BR112015024888B1 - igbt com uso de eletrodo de porta de trincheira - Google Patents

igbt com uso de eletrodo de porta de trincheira Download PDF

Info

Publication number
BR112015024888B1
BR112015024888B1 BR112015024888-8A BR112015024888A BR112015024888B1 BR 112015024888 B1 BR112015024888 B1 BR 112015024888B1 BR 112015024888 A BR112015024888 A BR 112015024888A BR 112015024888 B1 BR112015024888 B1 BR 112015024888B1
Authority
BR
Brazil
Prior art keywords
region
electrode
trench
semiconductor substrate
igbt
Prior art date
Application number
BR112015024888-8A
Other languages
English (en)
Other versions
BR112015024888A2 (pt
Inventor
Jun OKAWARA
Original Assignee
Toyota Jidosha Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Jidosha Kabushiki Kaisha filed Critical Toyota Jidosha Kabushiki Kaisha
Publication of BR112015024888A2 publication Critical patent/BR112015024888A2/pt
Publication of BR112015024888B1 publication Critical patent/BR112015024888B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

"IGBT COM USO DE ELETRODO DE PORTA DE TRINCHEIRA". A presente invenção refere-se a um IGBT no qual eletrodos de porta de trincheira são flexionados quando um substrato semicondutor é visto em uma vista plana, em que em uma posição que é posicionada em um lado interno de uma porção flexionada de um eletrodo de porta de trincheira e voltada para a superfície do substrato semicondutor, uma região de semicondutor interno do mesmo tipo de condutividade como uma região emissora da mesma é formada. O eletrodo de porta de trincheira é flexionado e, portanto, uma densidade de orifício durante a operação aumenta, pela qual um fenômeno de modulação de condutividade é ativado, e uma tensão de estado ligado é reduzida. Quando o IGBT é desligado, a região de semicondutor interno influencia a trajetória de movimento dos orifícios, de modo que as distâncias através das quais os orifícios se movem na região de corpo sejam encurtadas. Quando desligados, os orifícios são suscetíveis a escapar para uma região de contato de corpo. Tanto o aumento de densidade de corrente durante a operação quanto a prevenção de um curto-circuito do tipo latch-up são obtidos.

Description

CAMPO DA TÉCNICA
[001] A presente invenção refere-se a uma tecnologia em relação a um IGBT que usa um eletrodo de porta de trincheira.
ANTECEDENTES DA TÉCNICA
[002] O Documento de Patente 1 descreve um IGBT que tem eletrodos de porta de trincheira que são flexionados quando um substrato semicondutor é visto em uma vista plana. Com os eletrodos de porta de trincheira flexionada, em comparação a eletrodos de porta de trincheira estendidos linearmente, uma densidade de orifício aumenta em uma região de deriva posicionada dentro das porções flexionadas, que aceleram um fenômeno de modulação de condutividade e diminuem uma tensão de estado ligado do IGBT. É notado que o Documento de Patente 1 não foi publicado no tempo em que o presente pedido foi depositado.
[003] Em IGBTs, aparte de uma tensão de estado ligado baixa, a corrente entre um emissor e um coletor deve ser interrompida quando uma tensão no eletrodo de porta de trincheira é comutada para uma tensão de estado desligado. Um fenômeno no qual a corrente continua a fluir entre o emissor e o coletor, mesmo após a tensão no eletrodo de porta de trincheira ser comutada para a tensão de estado desligado, é chamado, no presente documento, de "curto-circuito do tipo latch-up". É necessário que nenhum curto-circuito do tipo latch-up ocorra em IGBTs.
LISTA DE CITAÇÃO DOCUMENTO DE PATENTE
[004] Documento de Patente 1: Relatório descritivo e desenhos anexos ao Pedido de Patente Japonesa no 2011-052100
SUMÁRIO DA INVENÇÃO PROBLEMA DA TÉCNICA
[005] Para prevenir um curto-circuito do tipo latch-up em um IGBT, um molde foi empregado, que reduz a corrente saturada para permitir que os orifícios possam escapar facilmente para um eletrodo emissor durante um desligamento. Com um eletrodo de porta de trincheira mencionado acima, isto é, um eletrodo de porta de trincheira flexionada é usado, uma densidade de corrente elevará e o fenômeno de curto-circuito do tipo latch-up ocorrerá mais prontamente. Uma técnica inovadora para prevenir o curto-circuito do tipo latch-up é necessária com o objetivo de possibilitar o uso prático de uma tecnologia para reduzir uma tensão de estado ligado com o uso de eletrodo de porta de trincheira flexionada. A saber, uma técnica inovadora para permitir que orifícios escapem prontamente para o eletrodo emissor durante o desligamento é exigida.
[006] Este relatório descritivo descreve uma configuração que permite que os orifícios escapem prontamente para um eletrodo emissor durante um desligamento em um IGBT que usa um eletrodo de porta de trincheira flexionada, revelando, desse modo, uma técnica para prevenir o curto-circuito do tipo latch-up. Essa técnica permite o uso do eletrodo de porta de trincheira flexionada enquanto se previne o curto-circuito do tipo latch-up, e diminui a tensão de estado ligado do IGBT.
SOLUÇÃO PARA O PROBLEMA
[007] Em um IGBT descrito neste relatório descritivo, um eletrodo de porta de trincheira é flexionado quando uma superfície frontal de um substrato semicondutor é visto em uma vista plana. Uma região de semicondutor (mais adiante chamada de "região de semicondutor interno") do mesmo tipo de condutividade, à medida que uma região emissora (isto é, tipo de condutividade oposto ao da base ou região de corpo) é formada em uma posição dentro de uma porção flexionada do eletrodo de porta de trincheira e exposta na superfície frontal do substrato semicondutor, e a região de semicondutor interno está em um estado flutuante. Isto é, a região de semicondutor interno não é configurada para ser conectada eletricamente a qualquer um dentre um eletrodo emissor, o eletrodo de porta de trincheira e um eletrodo coletor.
[008] Quando uma tensão do eletrodo de porta de trincheira do IGBT é comutada para uma tensão de estado desligado, os orifícios acumulados em uma região de deriva ou volume (mais adiante chamada de "região de deriva") se movem ao longo de um eletrodo de porta de trincheira através da região de corpo ou de base (mais adiante chamada de "região de corpo") e escapam de uma região de contato de corpo para o eletrodo emissor. Visto que a região de corpo precisa ter uma concentração de impurezas que permita a formação de uma camada invertida quando uma tensão de estado ligado é aplicada no eletrodo de porta de trincheira, a mesma tem uma concentração baixa de impurezas e, portanto, os orifícios podem se mover dificilmente através da mesma (mais adiante a região de corpo pode, algumas vezes, ser chamada de "região de corpo de concentração baixa" com o objetivo de distinguir a mesma da região de contato de corpo. Trata-se da mesma região).
[009] Sem provisão da região de semicondutor interno no estado flutuante mencionado acima, uma distância de movimento dos orifícios através de regiões de corpo de resistência alta e concentração baixa durante um desligamento se torna longa, de modo que os orifícios não possam escapar prontamente do eletrodo emissor. Em contraste, com a provisão da região de semicondutor interno, e com a região de semicondutor interno no estado flutuante, a distância de movimento dos orifícios através das regiões de corpo de resistência alta e concentração baixa durante o desligamento se torna curta, de modo que os orifícios possam escapar prontamente do eletrodo emissor. Empregando-se essa configuração, não apenas a densidade de corrente durante a operação é aumentada devido à inclinação do eletrodo de porta de trincheira, mas também o fenômeno de curto- circuito do tipo latch-up pode ser prevenido.
[0010] A região de semicondutor interno e a região emissora podem, de preferência, ser feitas da mesma composição. Isso permite a formação da região de semicondutor interno durante um processo de formação da região emissora.
[0011] Uma configuração na qual um filme isolante de intercamada que cobre uma superfície superior do eletrodo de porta de trincheira e isola o eletrodo de porta de trincheira do eletrodo emissor foi conhecida. Esse filme isolante de intercamada pode, de preferência, ser estendido até uma superfície da região de semicondutor interno. Através da mesma, o filme isolante de intercamada isola a região de semicondutor interno do eletrodo emissor. Desse modo, as regiões de semicondutor interno podem ser mantidas no estado flutuante sem aumentar o número de etapas do processo de produção.
[0012] É vantajoso que o eletrodo de porta de trincheira seja flexionado em uma pluralidade de localizações com o objetivo de reduzir a tensão de estado ligado. Por essa razão, o eletrodo de porta de trincheira pode, de preferência, ser formado em um padrão de formatos em T conectados. Através do mesmo, as porções flexionadas podem ser distribuídas igualmente através de uma área larga do substrato semicondutor.
[0013] A região de contato de corpo pode ser separada da região de semicondutor interno pela região de corpo na vista plana do substrato semicondutor e, também, a região de contato de corpo pode ser separada do filme isolante de porta pela região de corpo. Em um IGBT, a região emissora e o eletrodo de porta de trincheira precisam estar voltados entre si através do filme isolante de porta. A região emissora e os eletrodos de porta de trincheira precisam estar dopados com impurezas para reduzir a resistência. Se as duas regiões adjacentes são dopadas com impurezas de tipos de condutividade diferentes, haverá variação em uma concentração de impureza eficaz devido às variações nas áreas dopadas com impurezas, o que pode causar variações nas propriedades entre dispositivos semicondutores produzidos em massa. Desse modo, a região emissora e o eletrodo de porta de trincheira podem, de preferência, ser dopados com impurezas do mesmo tipo de condutividade. Consequentemente, o tipo de condutividade do eletrodo de porta de trincheira será oposto do tipo da região de contato de corpo. Se a região de contato de corpo pode ser fornecida em posições voltadas para os eletrodos de porta de trincheira através do filme isolante de porta, os orifícios podem escapar ainda melhor durante o desligamento e o fenômeno de curto- circuito do tipo latch-up pode ser prevenido. Para fazer isso, entretanto, há uma necessidade para dopar duas regiões adjacentes com impurezas de tipos de condutividade diferentes, o que pode causar variações nas propriedades de dispositivos semicondutores produzidos em massa. Em uma configuração na qual a região de contato de corpo é separada da região de semicondutor interno pela região de corpo em uma vista plana do substrato semicondutor, ou em uma configuração na qual a região de contato de corpo é separada do filme isolante de porta pela região de corpo, não há necessidade de dopar duas regiões adjacentes com impurezas de tipos de condutividade diferentes. Com a tecnologia na qual a região de semicondutor interno é adicionada à configuração na qual a região de contato de corpo é separada do filme isolante de porta pela região de corpo, é possível produzir em massa os dispositivos semicondutores com a tensão de estado ligado baixa, com variações de propriedade pequenas, e nos quais o curto-circuito do tipo latch-up dificilmente pode ocorrer.
BREVE DESCRIÇÃO DOS DESENHOS
[0014] A Figura 1 é um diagrama de um substrato semicondutor de um IGBT, de acordo com uma primeira modalidade, visto em uma vista plana, uma área X que ilustra uma vista plana na qual os eletrodos emissores e o filme isolante de intercamada são removidos, e uma área Y que ilustra uma vista plana na qual os eletrodos emissores são removidos.
[0015] A Figura 2(1) é uma vista em corte transversal ao longo da linha ll-ll da Figura 1 e a Figura 2(2) é uma vista em corte transversal de um IGBT existente.
[0016] A Figura 3 é um diagrama de um substrato semicondutor de um IGBT, de acordo com uma segunda modalidade vista na vista plana.
[0017] A Figura 4 é uma vista em corte transversal ao longo da linha IV-IV da Figura 3.
[0018] A Figura 5 é um diagrama de um substrato semicondutor de um IGBT de acordo com uma terceira modalidade vista em uma vista plana.
[0019] A Figura 6 é um diagrama que ilustra o padrão 1 de eletrodos de porta de trincheira flexionada.
[0020] A Figura 7 é um diagrama que ilustra o padrão 2 de eletrodos de porta de trincheira flexionada.
[0021] A Figura 8 é um diagrama que ilustra o padrão 3 de eletrodos de porta de trincheira flexionada.
[0022] A Figura 9 é um diagrama que ilustra o padrão 4 de eletrodos de porta de trincheira flexionada.
[0023] A Figura 10 é um diagrama que ilustra o padrão 5 de eletrodo de porta de trincheira flexionada.
[0024] A Figura 11 é um diagrama que ilustra o padrão 6 de eletrodos de porta de trincheira flexionada.
[0025] A Figura 12 é um diagrama que ilustra o padrão 7 de eletrodos de porta de trincheira flexionada.
[0026] A Figura 13 é um diagrama que ilustra o padrão 8 de eletrodos de porta de trincheira flexionada.
[0027] A Figura 14 é um diagrama que ilustra o padrão 9 de eletrodos de porta de trincheira flexionada.
DESCRIÇÃO DE MODALIDADES PRIMEIRA MODALIDADE
[0028] A Figura 1 é um diagrama do substrato semicondutor 2 do IGBT 30 de acordo com uma primeira modalidade vista em uma vista plana, e a Figura 2(1) é uma vista em corte transversal ao longo da linha ll-ll da Figura 1. Na Figura 1, a área X mostra uma vista plana na qual os eletrodos emissores e o filme isolante de intercamada são removidos, e a área Y mostra uma vista plana na qual os eletrodos emissores são removidos. Isso também se aplica à Figura 3 e à Figura 5. O IGBT 30 inclui o substrato semicondutor 2, o eletrodo emissor 24 formado na superfície frontal 2a do substrato semicondutor 2, e o eletrodo coletor 26 formado na superfície posterior 2b do substrato semicondutor 2. O eletrodo emissor 24 e o eletrodo coletor 26 são feitos de metal.
[0029] As seguintes regiões são formadas no substrato semicondutor 2:
[0030] Região emissora 10: É localizada como sendo exposta em uma área da superfície frontal 2a do substrato semicondutor 2. A mesma é dopada com uma concentração alta de uma impureza do tipo n e está em contato ôhmico com o eletrodo emissor 24.
[0031] Região de contato de corpo 8: É localizada como sendo exposta em uma área da superfície frontal 2a do substrato semicondutor 2. A mesma é dopada com uma concentração alta de uma impureza do tipo p e está em contato ôhmico com o eletrodo emissor 24. Embora algumas vezes seja chamada de "região de contato de base", no presente documento é chamada de "região de contato de corpo". A região emissora 10 é exposta em uma área da superfície frontal 2a do substrato semicondutor 2 diferente da área da superfície frontal 2a do substrato semicondutor 2 em que a região de contato de corpo 8 é exposta.
[0032] Região de semicondutor interno 6: É formada pela mesma composição e na mesma profundidade que a região emissora 10. Conforme mostrado na Figura 1, a mesma é formada em uma posição dentro de uma porção flexionada de um eletrodo de porta de trincheira 18 a ser descrita posteriormente e é exposta em uma área da superfície frontal 2a do substrato semicondutor 2.
[0033] Região de corpo 12: A mesma está em contato com a região emissora 10, regiões de contato de corpo 8 e regiões de semicondutor interno 6, e se estende mais profundamente que essas re-giões 10, 8 e 6. É dopada com uma concentração baixa da impureza do tipo p. Embora algumas vezes seja chamada de "região de base", no presente documento é chamada de "região de corpo". A região de corpo 12 é voltada para a superfície frontal 2a do substrato semicondutor 2 em áreas onde a região emissora 10, a região de contato de corpo 8 e a região de semicondutor interno 6 não são formadas.
[0034] Região de deriva 20: Separa a região de corpo 12 da região coletora 22 a ser descrita posteriormente. A mesma é uma região do substrato semicondutor 2 dopada com uma concentração baixa da impureza do tipo n e não processada, e é chamada algumas vezes de "região de volume". No presente documento, é chamada de "região de deriva".
[0035] Região coletora 22: É localizada para ser exposta na superfície posterior 2b do substrato semicondutor 2. A mesma é dopada com uma concentração alta da impureza do tipo p e está em contato ôhmico com o eletrodo coletor 26.
[0036] A trincheira 14 é formada para se estender em uma direção de profundidade da superfície frontal 2a do substrato semicondutor 2. A trincheira 14 se estende a partir da superfície frontal 2a através da região de corpo 12 e alcança a região de deriva 20. A trincheira 14 é formada em um padrão no qual os formatos em T que formam uma unidade (ver as porções de trincheira 14a, 14b e 14c) são conectados ambos em direções X e Y quando o substrato semicondutor 2 é visto na vista plana. Quando as porções de trincheira 14a e 14c são vistas, por exemplo, pode ser visto que a trincheira 14 é flexionada. Pode ser dito que um ponto denotado pelo número de referência 32 é localizado dentro de uma porção flexionada. Do mesmo modo, pode ser dito que um ponto denotado pelo número de referência 34 está localizado dentro de uma porção flexionada entre as porções de trincheira 14b e 14c, um ponto denotado pelo número de referência 36 está localizado dentro de uma porção flexionada entre as porções de trincheira 14d e 14c, e um ponto denotado pelo número de referência 38 está localizado dentro de uma porção flexionada entre as porções de trincheira 14e e 14c. As porções de trincheira 14b, 14c, 14e e 14f formam uma área retangular. Também pode ser dito que cada área retangular forma uma unidade do IGBT 30. Desse modo, cada área retangular é chamada de "célula" no presente documento. Uma célula tem quatro vértices, e a região de semicondutor interno 6 é formada em cada vértice.
[0037] A parede lateral e a superfície de fundo (coletivamente chamados de "superfície de parede") da trincheira 14 são cobertas com o filme isolante de porta 16. O eletrodo de porta de trincheira 18 é preenchido dentro do filme. O filme isolante de porta 16 é feito de óxido de silício, enquanto o eletrodo de porta de trincheira 18 é feito de polissilício dopado com impurezas.
[0038] Nos pontos denotados com o número de referência 10a na Figura 1, a região emissora 10 é voltada para o eletrodo de porta de trincheira 18 através do filme isolante de porta 16. A região de corpo 12 que separa a região emissora 10 e a região de deriva 20 nos pontos 10a em uma direção de profundidade também fica voltada para o eletrodo de porta de trincheira 18 através do filme isolante de porta 16. A região emissora 10 é de um tipo n, a região de corpo 12 é de um tipo p e a região de deriva 20 é do tipo n, de modo que a região emissora 10 e a região de deriva 20 não sejam normalmente conectadas eletricamente entre si. Quando, entretanto, uma tensão positiva é aplicada para o eletrodo de porta de trincheira 18, a região de corpo 12 que fica voltada para o eletrodo de porta de trincheira 18 através do filme isolante de porta 16 inverte para o tipo n em condutividade, de modo que a região emissora 10 e a região de deriva 20 sejam conectadas eletricamente entre si.
[0039] O número de referência 4 denota um filme isolante de intercamada que cobre superfícies superiores do eletrodo de porta de trincheira 18 e isola o eletrodo de porta de trincheira 18 do eletrodo emissor 24. O filme isolante de intercamada 4 também cobre superfícies superiores das regiões de semicondutor interno 6 e isola as regiões de semicondutor interno 6 do eletrodo emissor 24. Visto que as regiões de semicondutor interno 6 são isoladas do eletrodo emissor 24 pelo filme isolante de intercamada 4 e isoladas do eletrodo de porta de trincheira 18 pelo filme isolante de porta 16, quando o IGBT 30 é desligado, as regiões de semicondutor interno 6 são isoladas do eletrodo coletor 26 por junções p-n. Durante o tempo desligado do IGBT 30, as regiões de semicondutor interno 6 estão em um estado flutuante. O número de referência 4a denota as aberturas 4a formadas no filme isolante de intercamada 4. A região emissora 10 e a região de contato de corpo 8 são condutoras para o eletrodo emissor 24 por causa da abertura correspondente 4a.
[0040] Uma camada 40 indicada por linhas imaginárias é de uma camada do tipo n e é formada em uma profundidade intermediária da região de corpo do tipo p 12. A região de corpo 12 é dividida pela metade em uma região superior e uma região inferior pela camada do tipo n 40. A camada do tipo n 40 pode ser omitida.
[0041] Conforme mostrado na Figura 1, as regiões emissoras 10 e as regiões de semicondutor interno 6 são formadas em posições que se unem ao eletrodo de porta de trincheira 18. Essas regiões são ambas do tipo n, e qualquer variação nas áreas dopadas com impurezas dificilmente afetam a concentração efetiva das impurezas. As regiões de contato de corpo 8 e o eletrodo de porta de trincheira 18 são de tipos de condutividade diferentes, mas são separados entre si pela região de corpo 12, de modo que não tenha necessidade de dopar as duas regiões adjacentes com impurezas de tipos de condutividade diferentes. A configuração da Figura 1 pode ser produzida sem dopar duas regiões adjacentes com impurezas de tipos de condutividade diferentes. Embora o eletrodo de porta de trincheira 18 se una à região de corpo 12, a concentração de impurezas dopadas na região de corpo 12 é baixa, de modo que o eletrodo de porta de trincheira 18 e a região de corpo 12, que são de tipos de condutividade opostos e que se unem, não afetem amplamente os desempenhos do dispositivo semicondutor.
[0042] A seta A na Figura 2(1) indica uma trajetória de movimento de orifícios quando o dispositivo é desligado. Os orifícios se movem ao longo de uma trajetória que desvia as regiões de semicondutor interno 6 por conta das barreiras n-p entre as regiões de semicondutor interno do tipo n 6 e a região de corpo do tipo p 12.
[0043] A Figura 2(2) mostra um caso em que as regiões de semicondutor interno do tipo n 6 não são formadas, em que os orifícios se movem ao longo de uma trajetória de movimento B enquanto o dispositivo é desligado. A saber, os orifícios se movem ao longo da porta eletrodo 18 e se movem ao longo e próximos à superfície frontal 2a do substrato semicondutor 2 e alcançam as regiões de contato de corpo 8.
[0044] Uma comparação entre a Figura 2(1) e a Figura 2(2) mostra claramente que a distância indicada pela seta A é curta enquanto a distância indicada pela seta B é longa. Isto é, se não há a região de semicondutor interno do tipo n 6, a distância de movimento dos orifícios através da região de corpo 12, que tem uma concentração baixa de impurezas e uma resistência alta, é longa, enquanto, por outro lado, a formação da região de semicondutor interno do tipo n 6 permite que a distância de movimento dos orifícios através da região de corpo 12 se torne curta. A formação da região de semicondutor interno do tipo n 6 permite que os orifícios escapem facilmente para a região de contato de corpo 8 quando o dispositivo é desligado, de modo que o curto-circuito do tipo latch-up dificilmente possa ocorrer.
[0045] O IGBT 30 tem seu eletrodo coletor 26 conectado a uma tensão positiva, enquanto o eletrodo emissor 24 é aterrado quando em uso.
[0046] Quando nenhuma tensão positiva for aplicada ao eletrodo de porta de trincheira 18, as regiões emissoras do tipo n 10 e a região de deriva do tipo n 20 são separadas entre si pela região de corpo do tipo p 12, de modo que o IGBT 30 é desligado.
[0047] Quando a tensão positiva é aplicada ao eletrodo de porta de trincheira 18, a área da região de corpo 12, que separa as regiões emissoras do tipo n 10, e a região de deriva do tipo n 20, que fica voltada para eletrodo de porta de trincheira 18 através do filme isolante de porta 16, inverte para o tipo n em condutividade, pela qual um canal é formado. Como resultado, os elétrons se movem a partir do eletrodo emissor 24 para a região de deriva 20 através das regiões emissoras 10 e os canais, e os orifícios se movem a partir do eletrodo coletor 26 para a região de deriva 20, através da região coletora 22. O IGBT 30, desse modo, conduz por causa do fenômeno de modulação de condutividade que ocorre na região de deriva 20. No IGBT 30, o eletrodo de porta de trincheira 18 é flexionado. A densidade do orifício nas regiões de deriva, que são localizadas dentro das porções flexionadas, aumenta, de modo que o fenômeno de modulação de condutividade é acelerado. A tensão de estado ligado do IGBT 30, desse modo, é reduzida pela inclinação do eletrodo de porta de trincheira 18.
[0048] Para desligar o IGBT 30 novamente, a aplicação da tensão positiva para o eletrodo de porta de trincheira 18 é parada. Mudar o estado do dispositivo de LIGADO para DESLIGADO é chamado de "desligamento" no presente documento. O fenômeno de curto-circuito do tipo latch-up, no qual a corrente continua a fluir entre o eletrodo emissor e o eletrodo coletor mesmo após a aplicação da tensão positiva aos eletrodos de porta de trincheira ser parada, tende a ocorrer em IGBTs por conta de sua configuração de tiristor. O IGBT 30, conforme descrito com referência à Figura 2(1) e a Figura 2(2), é projetado de modo que os orifícios possam escapar facilmente para o eletrodo emissor 24 através das regiões de contato de corpo 8 quando o dispositivo é desligado e, desse modo, nenhum curto-circuito do tipo latch-up ocorre.
SEGUNDA MODALIDADE
[0049] Abaixo, apenas pontos diferentes da primeira modalidade serão explicados, para omitir uma descrição repetitiva. O mesmo se aplica à terceira e a quaisquer modalidades adicionais. Conforme mostrado na Figura 3, na segunda modalidade, a região emissora 10 é dividida em duas regiões 10b e 10c pela região de contato de corpo 8. Também nesse caso, o curto-circuito do tipo latch- up pode ser prevenido pela formação de regiões de semicondutor interno 6.
TERCEIRA MODALIDADE
[0050] Conforme mostrado na Figura 5, na terceira modalidade, a região emissora 10 é dividida em quatro regiões 10d, 10e, 10f e 10g pela região de contato de corpo 8. Nessa modalidade, a região emissora que fica voltada para o eletrodo de porta de trincheira 18 para suprir elétrons para o canal é formada em quatro localizações, de modo que a tensão de estado ligado é baixa. O curto-circuito do tipo latch-up pode ocorrer ainda mais facilmente, mas nesse caso, o curto- circuito do tipo latch-up também pode ser prevenido pela formação de regiões de semicondutor interno 6.
Exemplos de eletrodos de porta de trincheira fle-xionada
[0051] As Figuras 6 a 14 mostram exemplos de eletrodos de porta de trincheira flexionada. Os pontos denotados em círculos indicam áreas posicionadas dentro das porções flexionadas. O curto-circuito pode ser prevenido pela formação de regiões de semicondutor interno 6 em porções de canto indicada pelos círculos. Os numerais de referência 18a na Figura 13 e na Figura 14 denotam trincheiras simuladas. "Trincheira simulada", aqui, se refere a uma que tem a mesma configuração que a do eletrodo de porta de trincheira 18, mas não é conectada a uma tensão de porta que ajusta um circuito e, portanto, em um estado flutuante. Conforme mostrado na Figura 13, as regiões de semicondutor interno 6 podem ser formadas em áreas posicionadas dentro de porções flexionadas das trincheiras simuladas 18a. Alternativamente, nenhuma região de semicondutor interno 6 pode ser formada nas áreas posicionadas dentro das porções flexionadas das trincheiras simuladas 18a. Enquanto a região de corpo e a região de contato são do tipo p na descrição acima, essas podem ser do tipo de condu-tividade oposto.
[0052] Nas modalidades descritas acima, a região emissora 10 e as regiões de semicondutor interno 6 são formadas por uma mesma composição e para uma mesma profundidade. Portanto, a região emissora 10 e as regiões de semicondutor interno 6 podem ser formadas simultaneamente. O filme isolante de intercamada 4 que isola o eletrodo de porta de trincheira 18 do eletrodo emissor 24 também isola as regiões de semicondutor interno 6 do eletrodo emissor 24. Portanto, nenhuma camada isolante adicional precisa ser adicionada para isolar as regiões de semicondutor interno 6 do eletrodo emissor 24. Esses fatores permitem a produção fácil dos IGBTs, de acordo com as modalidades.
[0053] Embora modalidades tenham sido descritas em detalhes acima, essas são dadas apenas para propósitos ilustrativos e não para limitar o escopo das reivindicações. A tecnologia conforme estabelecida nas reivindicações inclui várias modificações e mudanças feitas aos exemplos específicos dados acima.
[0054] Os elementos técnicos descritos no relatório descritivo ou nos desenhos exibem somente a utilidade técnica destinada ou em várias combinações que não são limitadas às combinações conforme estabelecidas nas reivindicações no momento de depósito. A tecnologia ilustrada no relatório descritivo ou desenhos obtêm diversos objetivos ao mesmo tempo, e obter um dos objetivos por si próprio tem uma utilidade técnica. DESCRIÇÃO DOS SINAIS DE REFERÊNCIA 2: Substrato semicondutor 2a: Superfície frontal 2b: Superficie posterior 4: Filme isolante de intercamada 4a: Abertura 6: Região de semicondutor interno (tipo n) 8: Região de contato de corpo (tipo p) 10: Região emissora (tipo n) 10a: Área voltada para o eletrodo de porta de trincheira 18 10b, 10c: Região emissora dividida pela região de contato de corpo 10d, 10e, 10f, 10g: Região emissora dividida pela região de contato de corpo 12: Região de corpo (região de base) (tipo p) 14: Trincheira 14a, 14b, 14c, 14d, 14e e 14f: Porções de trincheira 16: Filme isolante de porta 18: Eletrodo de porta de trincheira 20: Região de deriva (região de volume) (tipo n) 22: Região coletora (tipo p) 24: Eletrodo emissor 26: Eletrodo coletor 30: IGBT 32: 34, 36 e 38: Áreas posicionadas dentro de trincheiras flexionadas A, B: Trajetória de movimento de orifícios Círculo: Posições dentro de trincheiras flexionadas

Claims (6)

1. IGBT (30), caracterizado pelo fato de que compreende: um substrato semicondutor (2); um eletrodo emissor (24) formado em uma superfície frontal (2a) do substrato semicondutor (2); e um eletrodo coletor (26) formado em uma superfície posterior (2b) do substrato semicondutor (2), em que o substrato semicondutor (2) compreende: uma região emissora (10) exposta na superfície frontal (2a) do substrato semicondutor (2); uma região coletora (22) exposta na superfície posterior (2b) do substrato semicondutor (2); uma região de corpo (12) em contato com a região emissora (10) e que se estende mais profundamente que a região emissora (10); uma região de deriva (20) que separa a região de corpo (12) e a região coletora (22); e uma região de contato de corpo (8) exposta na superfície frontal (2a) do substrato semicondutor (2), em que o substrato semicondutor (2) é formado com: uma trincheira (14) que se estende a partir da superfície frontal (2a) do substrato semicondutor (2) e que alcança a região de deriva (20); um filme isolante de porta (16) que cobre uma parede da trincheira (14); e um eletrodo de porta de trincheira (18) preenchido na trincheira (14), o eletrodo de porta de trincheira (18) está voltado para a região emissora (10), a região de corpo (12) e a região de deriva (20), nessa ordem, através do filme isolante de porta (16), em que a região emissora (10) e a região de contato de corpo (8) são configuradas para serem conectadas eletricamente ao eletrodo emissor (24), o eletrodo de porta de trincheira (18) é isolado do eletrodo emissor (24), a região coletora (22) é configurada para ser conectada eletricamente ao eletrodo coletor, o eletrodo de porta de trincheira (18) é flexionado quando o substrato semicondutor (2) é visto em uma vista plana, uma região de semicondutor interno (6) do mesmo tipo de condutividade à medida que a região emissora (10) é formada em uma posição dentro de uma porção flexionada do eletrodo de porta de trincheira (18) e exposta na superfície frontal (2a) do substrato semicondutor (2), e a região de semicondutor interno (6) não é configurada para ser conectada eletricamente ao eletrodo emissor (24).
2. IGBT (30), de acordo com a reivindicação 1, caracterizado pelo fato de que a região de semicondutor interno (6) e a região emissora (10) têm a mesma composição.
3. IGBT (30), de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente um filme isolante de intercamada que cobre uma superfície da região de semicondutor interno (6) e uma superfície do eletrodo de porta de trincheira (18), em que o filme isolante de intercamada isola a região de semicondutor interno (6) do eletrodo emissor (24) e isola o eletrodo de porta de trincheira (18) do eletrodo emissor (24).
4. IGBT (30), de acordo com a reivindicação 1, caracterizado pelo fato de que o eletrodo de porta de trincheira (18) fornece um padrão de formatos de T conectados quando o substrato semicondutor (2) é visto na vista plana.
5. IGBT (30), de acordo com a reivindicação 1, caracterizado pelo fato de que a região de contato de corpo (8) é separada da região de semicondutor interno (6) pela região de corpo (12) quando o substrato semicondutor (2) é visto na vista plana.
6. IGBT (30), de acordo com a reivindicação 1, caracterizado pelo fato de que a região de contato de corpo (8) é separada do filme isolante de porta (16) pela região de corpo (12) quando o substrato semicondutor (2) é visto na vista plana.
BR112015024888-8A 2013-04-02 2013-04-02 igbt com uso de eletrodo de porta de trincheira BR112015024888B1 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/060022 WO2014162498A1 (ja) 2013-04-02 2013-04-02 トレンチゲート電極を利用するｉｇｂｔ

Publications (2)

Publication Number Publication Date
BR112015024888A2 BR112015024888A2 (pt) 2017-07-18
BR112015024888B1 true BR112015024888B1 (pt) 2020-10-13

Family

ID=51657831

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112015024888-8A BR112015024888B1 (pt) 2013-04-02 2013-04-02 igbt com uso de eletrodo de porta de trincheira

Country Status (7)

Country Link
US (1) US9318590B2 (pt)
JP (1) JP5983864B2 (pt)
KR (1) KR101701667B1 (pt)
CN (1) CN105074931B (pt)
BR (1) BR112015024888B1 (pt)
DE (1) DE112013006905B4 (pt)
WO (1) WO2014162498A1 (pt)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
JP6304221B2 (ja) 2015-12-08 2018-04-04 トヨタ自動車株式会社 Ｉｇｂｔ
CN107636836B (zh) * 2015-12-11 2020-11-27 富士电机株式会社 半导体装置
WO2017099095A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置および製造方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
KR102518586B1 (ko) * 2018-10-05 2023-04-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP7390868B2 (ja) 2019-11-18 2023-12-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2021103708A (ja) * 2019-12-24 2021-07-15 株式会社デンソー 絶縁ゲートバイポーラトランジスタ
KR102399959B1 (ko) 2020-07-23 2022-05-19 (주)쎄미하우 절연 게이트 양극성 트랜지스터

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2786196B2 (ja) * 1987-07-21 1998-08-13 株式会社デンソー 絶縁ゲート型半導体装置
JP2894820B2 (ja) * 1990-10-25 1999-05-24 株式会社東芝 半導体装置
US5468982A (en) * 1994-06-03 1995-11-21 Siliconix Incorporated Trenched DMOS transistor with channel block at cell trench corners
WO2000038244A1 (de) * 1998-12-18 2000-06-29 Infineon Technologies Ag Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
DE10355588B4 (de) * 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP5261893B2 (ja) 2006-07-18 2013-08-14 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP2008288459A (ja) * 2007-05-18 2008-11-27 Toyota Industries Corp 半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP5365796B2 (ja) 2009-09-01 2013-12-11 株式会社リコー 感熱性粘着材料
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP5568036B2 (ja) 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5941448B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置
KR20150051067A (ko) * 2013-11-01 2015-05-11 삼성전기주식회사 전력 반도체 소자 및 그의 제조 방법
JP5998169B2 (ja) * 2014-03-26 2016-09-28 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
KR101701667B1 (ko) 2017-02-01
KR20150138317A (ko) 2015-12-09
US20160064537A1 (en) 2016-03-03
JP5983864B2 (ja) 2016-09-06
DE112013006905T5 (de) 2015-12-10
BR112015024888A2 (pt) 2017-07-18
WO2014162498A1 (ja) 2014-10-09
DE112013006905B4 (de) 2017-09-21
US9318590B2 (en) 2016-04-19
CN105074931B (zh) 2017-09-22
JPWO2014162498A1 (ja) 2017-02-16
CN105074931A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
BR112015024888B1 (pt) igbt com uso de eletrodo de porta de trincheira
JP6604430B2 (ja) 半導体装置
JP5482886B2 (ja) 半導体装置
BR112014002246B1 (pt) dispositivo semicondutor
US10340373B2 (en) Reverse conducting IGBT
JP2013152996A (ja) 半導体装置
CN106165101B (zh) 半导体装置
JP5537359B2 (ja) 半導体装置
US9853141B2 (en) Semiconductor device with front and rear surface electrodes on a substrate having element and circumferential regions, an insulating gate type switching element in the element region being configured to switch between the front and rear surface electrodes
JP2017501567A (ja) 絶縁ゲートバイポーラトランジスタ
JP2022000920A (ja) 半導体装置
JP5482701B2 (ja) 半導体素子
JP2010232335A5 (pt)
JP2010238721A (ja) 半導体装置およびその制御方法
JP5595067B2 (ja) 半導体装置
US20190214491A1 (en) Semiconductor device
CN105762182B (zh) 具有高抗闩锁能力的igbt器件
CN103325827B (zh) 半导体装置
JP2011134998A (ja) 半導体装置
JP2018082207A5 (pt)
JP5200148B2 (ja) 半導体装置
JP5884772B2 (ja) 半導体装置
CN105762177B (zh) 一种抗闩锁igbt器件
JP2009081168A (ja) 半導体装置とその内部における電界強度の計測方法
JP7181341B2 (ja) 電力半導体素子および電力半導体チップ

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according art. 34 industrial property law
B06U Preliminary requirement: requests with searches performed by other patent offices: suspension of the patent application procedure
B09A Decision: intention to grant
B16A Patent or certificate of addition of invention granted

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 02/04/2013, OBSERVADAS AS CONDICOES LEGAIS.