CN103325827B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103325827B
CN103325827B CN201210313334.5A CN201210313334A CN103325827B CN 103325827 B CN103325827 B CN 103325827B CN 201210313334 A CN201210313334 A CN 201210313334A CN 103325827 B CN103325827 B CN 103325827B
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
gate electrode
semiconductor substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210313334.5A
Other languages
English (en)
Other versions
CN103325827A (zh
Inventor
小野升太郎
斋藤涉
仲敏行
谷内俊治
山下浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103325827A publication Critical patent/CN103325827A/zh
Application granted granted Critical
Publication of CN103325827B publication Critical patent/CN103325827B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供能够减少导通电阻且保持高耐压的半导体装置。半导体装置具备：半导体基板；和多个栅电极，包括在与半导体基板平行的面内沿第一方向延伸的部分。半导体基板具有：第一导电型的第一半导体层；第二半导体层，设置在第一半导体层上，包括在与半导体基板平行的面内沿着相对于第一方向和与第一方向正交的第二方向交叉的第三方向延伸、并且相互邻接地交替配置的多个第一导电型的第一柱及第二导电型的第二柱；第二导电型的第三半导体层，设置在第二半导体层上的包含栅电极的正下方区域间的区域，从上方观察时其边缘位于栅电极正下方区域；和第一导电型的第四半导体层，设置在第三半导体层的正上方区域内，从上方观察时其边缘位于栅电极正下方区域。

Description

半导体装置
本申请享受以日本特许申请第2012-67427号（申请日：2012年3月23日）为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
作为功率用的半导体装置而被广泛使用的MOSFET（Metal-Oxide-SemiconductorField-EffectTransistor：金属氧化物半导体场效应晶体管）及IGBT（insulatedgatebipolartransistor：绝缘栅双极晶体管），具有高速切换特性及几十～几百V的反向截止电压（耐压），被广泛使用在家庭用电气设备、通信设备、车载用马达等的功率变换及控制中。为了实现这些设备的小型化、高效率化、低消耗功率化，需要降低半导体装置的导通电阻且保持高耐压。
发明内容
本发明的实施方式提供一种能够减少导通电阻且保持高耐压半导体装置。
实施方式的半导体装置具备：半导体基板；多个栅电极，设置在上述半导体基板上，包含在与上述半导体基板平行的面内沿第一方向延伸的部分；栅绝缘膜，设置在上述半导体基板和上述栅电极之间；第一电极，与上述半导体基板的上表面侧连接；以及第二电极，与上述半导体基板的下表面侧连接。上述半导体基板具有：第一导电型的第一半导体层，与上述第二电极连接；第二半导体层，设置在上述第一半导体层上，包含多个第一导电型的第一柱以及第二导电型的第二柱，该多个第一导电型的第一柱以及第二导电型的第二柱在与上述半导体基板平行的面内沿着相对于上述第一方向和与上述第一方向正交的第二方向交叉的第三方向延伸，并且相互邻接地交替配置；第二导电型的第三半导体层，设置在上述第二半导体层上的包含上述栅电极的正下方区域间的区域，从上方观察时其边缘位于上述栅电极正下方区域；以及第一导电型的第四半导体层，设置在上述第三半导体层的正上方区域内，从上方观察时其边缘位于上述栅电极正下方区域，该第四半导体层与上述第一电极连接。
附图说明
图1（a）是例示第一实施方式的半导体装置的截面图，（b）是例示第一实施方式的半导体装置的俯视图。
图2（a）及（b）是例示第一实施方式的半导体装置的俯视图。
图3（a）是例示第一实施方式的第一比较例的半导体装置的截面图，（b）及（c）是例示第一实施方式的第一比较例的半导体装置的俯视图。
图4（a）是例示第一实施方式的第二比较例的半导体装置的截面图，（b）及（c）是例示第一实施方式的第二比较例的半导体装置的俯视图。
图5是例示第一实施方式的变形例的半导体装置的俯视图，（a）表示第一变形例，（b）表示第二变形例，（c）表示第三变形例。
图6（a）是例示第二的实施方式的半导体装置的截面图，（b）及（c）是例示第二实施方式的半导体装置的俯视图。
附图标记说明
1：半导体装置，2：半导体装置，11：半导体基板，12：接触孔，13：栅电极，13a：延伸部分，13b：连接部分，16：栅绝缘膜，17绝缘膜，18：源电极，19：漏电极，21：漏极层，22漂移层，22a：上表面，22b：n型柱，22c：p型柱，22d：n-层，23：基极层，23a：上表面，23b：下表面，24源极层，24a：上表面，24b：下表面，25：空穴排出层，25a：上表面，25b：下表面，26：方向，28：直线，29：方向，30：方向，31：沟槽栅电极，32：沟槽栅绝缘膜，33：直线，101a：半导体装置，101b：半导体装置
具体实施方式
（第一实施方式）
以下，参照附图说明本发明的实施方式。
首先，说明第一实施方式。
图1（a）是例示第一实施方式的半导体装置的截面图，（b）是例示第一实施方式的半导体装置的俯视图。
图2（a）及（b）是例示第一实施方式的半导体装置的俯视图。
如图1（a）所示，在本实施方式的半导体装置1中，设置有半导体基板11。半导体基板11的内部构造将后述。以下，对半导体装置1中的半导体基板11以外的构成要素进行说明。
如图1（b）所示，在本说明书中，为了说明半导体装置1而采用XY正交坐标系。在该XY正交坐标系中，将与半导体基板11的上表面平行的面内的一个方向作为X方向。将与半导体基板11的上表面平行的面内的与X方向正交的方向作为Y方向。
在半导体基板11的上表面侧，以一定的宽度设置有沿X方向延伸的多个延伸部分13a。延伸部分13a含有导电材料。多个延伸部分13a在Y方向上以等间隔配置。在相邻的延伸部分13a之间，以一定的宽度设置有沿Y方向延伸的多个连接部分13b。连接部分13b含有导电材料。连接部分13b将相邻的延伸部分13a电连接。连接部分13b在X方向上以等间隔配置。通过由延伸部分13a和连接部分13b围起的部分，形成接触孔12。延伸部分13a及连接部分13b都以等间隔A配置，因此接触孔12成为1边的长度为A的正方形。
在栅电极13和半导体基板11之间设置有栅绝缘膜16。此外，在栅电极13的面向接触孔12的侧面上及栅电极13的上表面13a上，设置有绝缘膜17。
以覆盖绝缘膜17并经由接触孔12到达半导体基板11的方式，设置有源电极18。源电极18例如为金属膜。
另一方面，在半导体基板11的下表面11b侧设置有漏电极19。漏电极19例如为金属膜，与半导体基板11的下表面11b整体相接触。
接下来，说明半导体基板11的内部构造。
半导体基板11例如是由单结晶硅构成的硅基板。在半导体基板11中设置有漏极层21、漂移层22、基极层23、源极层24及空穴（hole）排出层25。
漏极层21配置在半导体基板11的下层。漏极层21含有成为施体（donor）的杂质例如磷。漏极层21的导电型为n型。
漂移层22接触地配置在漏极层21上。漂移层22含有n-层22d、多个n型柱22b及p型柱22c。
n-层22d接触地配置在漏极层21上。
如图1（a）和（b）及图2（a）和（b）所示，在栅电极13的下方，n型柱22b及p型柱22c具有一定宽度且从半导体基板11的上表面11a到n-层22d相互邻接地交替配置，并且沿着与X方向和Y方向分别成为45度的方向26延伸。
n-层22d含有成为施体的杂质例如磷。n-层22d的导电型为n型。其中，n-层22d的有效杂质浓度比漏极层21的有效杂质浓度低。
另外，在本说明书中，“有效杂质浓度”是指对半导体材料的导电有用的杂质浓度，例如在半导体材料含有成为施体的杂质和成为受体的杂质的双方的情况下，是指将施体和受体的抵消量除去后的量的浓度。
n型柱22b含有成为施体的杂质例如磷。n型柱22b的导电型为n型。其中，n型柱22b的有效杂质浓度比漏极层21的有效杂质浓度低。p型柱22c含有成为受体的杂质例如硼。p型柱22c的导电型为p型。n型柱22b及p型柱22c交替排列，由此实现超结（SuperJunction）构造（以下称为“SJ构造”）。
基极层23在漂移层22上，配置在包含接触孔12正下方区域的区域，即配置在包含栅电极13的延伸部分13a及连接部分13b的正下方区域间的区域。所谓正下方区域表示某个部分的正下方的区域，所谓接触孔12的正下方区域，是指从接触孔12将与半导体基板11的上表面正交的方向之中的漏极层21的方向覆盖的区域。基极层23含有成为受体的杂质例如硼。基极层23的导电型为p型。从上方观察，基极层23的边缘位于栅电极13的延伸部分13a及连接部分13b的正下方区域。即，从上方观察，基极层23的形状为大致正方形，基极层23比接触孔12大一圈，接触孔12位于基极层23的内部。基极层23的侧面与漂移层22的上层部分接触。
源极层24配置在基极层23的正上方区域内。源极层24含有成为施体的杂质例如磷。源极层24的导电型为n型。其中，源极层24的有效杂质浓度比n-层22d及n型柱22b的有效杂质浓度高。从上方观察，源极层24的形状为框状，源极层24的外侧边缘位于栅电极13的延伸部分13a及连接部分13b的正下方区域。即，从上方观察，由源极层24的外侧边缘围起的区域比接触孔12大一圈，比基极层23小一圈。源极层24外侧的侧面与基极层23的上层部分接触。
以由源极层24内侧的侧面包围的方式配置空穴排出层25。即，空穴排出层25在基极层23的正上方区域内贯通源极层24。此外，空穴排出层25由配置成包含p型柱22c的正上方区域。空穴排出层25含有成为受体的杂质例如硼。基极层23的导电型为p型。其中，空穴排出层25的有效杂质浓度比基极层23及p型柱22c的有效杂质浓度高。
空穴排出层25的下表面25b位于比源极层24的下表面24b靠下方的位置。空穴排出层25中的比源极层24的下表面24b靠下方的下层部分，伸出到源极层24的正下方区域。空穴排出层25的下表面25b与基极层23连接。
在半导体基板11的上表面11a中，空穴排出层25的上表面25a由源极层24的上表面24a包围。源极层24的上表面24a由基极层23的上表面23a包围。基极层23的上表面23a由漂移层22的上表面22a包围。半导体基板11的上表面11a的漂移层22的上表面22a配置在栅电极13的正下方区域内。
源极层24的上表面24a的位于延伸部分13a及连接部分13b侧的部分，被绝缘膜17的配置在栅电极13侧方的部分覆盖。另一方面，上表面24a的位于空穴排出层25侧的部分未被绝缘膜17覆盖。上表面24a的位于空穴排出层25侧的部分及空穴排出层25的上表面25a与源电极18接触。漏极层21的下表面21b与漏电极19接触。
接下来，对本实施方式的半导体装置的动作进行说明。
在半导体装置1中，若将相对于源电极18的电源电位成为正极的电源电位施加于漏电极，则从n型柱22b和基极层23的界面、以及n型柱22b和p型柱22c的各个界面起产生耗尽层。然后，从n型柱22b和基极层23的界面产生的耗尽层，从界面向上下方向延伸，在n型柱22b及基极层23中跨及规定宽度地延展。另一方面，从n型柱22b和p型柱22c的界面产生的耗尽层，从界面起向与界面垂直的方向中的n型柱22b侧及p型柱22c侧的两个方向延伸，跨及漂移层22整体地延展。
在该状态下，若对栅电极13施加比阈值高的电位，则在基极层23的栅绝缘膜17附近形成反转层，电流从漏电极19经由漏极层21、漂移层22的n型柱22b、基极层23的反转层、以及源极层24，流到源电极18。另一方面，若对栅电极13施加比阈值低的电位，则反转层消失而电流被截断。在使半导体装置1断开时，半导体基板11内所存在的空穴，经由空穴排出层25从源电极18被排出。
接下来，对本实施方式的效果进行说明。
在本实施方式中，将栅电极13的延伸部分13a相对于n型柱22b及p型22c延伸的方向26倾斜地配置。由此，各n型柱22b的至少一部分被延伸部分13a覆盖。由此，能够将各n型柱22b作为电流路径。因此，由于为SJ构造、并且不存在未成为电流路径的n型柱22b，因此能够减少半导体装置1的导通电阻并且保持高耐压。
此外，通过将栅电极13的延伸部分13a相对于方向26倾斜地配置，由此与使延伸部分13a与方向26正交的情况相比，能够增大延伸部分13a覆盖n型柱22b的上表面的面积。因此，能够增大电流路径的截面积，因此能够减少半导体装置1的导通电阻并且保持高耐压。
能够与n型柱22b的宽度无关地增大延伸部分13a的宽度。因此，能够增大延伸部分13a与漏电极19对置的面积。由此，能够使栅电容增加，能够降低开关噪声。
通过将空穴排出层25形成为包含p型柱22c的正上方区域，由此能够提高空穴排出效果。
栅电极13除了延伸部分13a之外还设置有连接部分13b。因此，能够进一步增大覆盖n型柱22b上表面的面积，能够进一步降低半导体装置1的导通电阻。
能够通过沿着X方向及Y方向这2个方向的侧面来形成格子状的栅电极13的接触孔12。因此，能够容易进行栅电极13的加工。
（第一实施方式的第一比较例）
接下来，对第一实施方式的第一比较例进行说明。
图3（a）是例示第一实施方式的第一比较例的半导体装置的截面图，（b）及（c）是例示第一实施方式的第一比较例的半导体装置的俯视图。
如图3（a）及（b）所示，在本比较例的半导体装置101a中，栅电极13在与半导体基板11的上表面平行的面内沿一个方向延伸。
在本比较例中也是，为了说明半导体装置101a而采用XY正交坐标轴系。在该XY正交坐标轴系中，将与半导体基板11的上表面平行的面内的栅电极13延伸的方向作为X方向。将与半导体基板11的上表面平行的面内的与X方向正交的方向作为Y方向。
栅电极13在Y方向上以等间隔配置。
如图3（c）所示，n型柱22b及p型柱22c延伸的方向26也为X方向。并且，栅电极13配置在n型柱22b上。栅电极13的宽度设为与n型柱22b相同的宽度。
如图3（a）所示，基极层23在漂移层上，配置在包含栅电极13的正下方区域间的区域。从上方观察，基极层23的边缘位于栅电极13的正下方区域。源极层24配置在基极层23的正上方区域内。源极层24的位于栅电极13侧的边缘，位于栅电极13的正下方区域。源极层24的位于栅电极13侧的侧面，与基极层23的上层部分接触。在栅电极13的正下方区域之间，以被源极层24的侧面夹着的方式配置有空穴排出层25。空穴排出层25配置在p型柱22c的正上方区域。空穴排出层25的下表面位于比源极层24的下表面靠下方的位置。空穴排出层25的下表面与基极层23连接。
在本比较例的半导体装置101a中，与上述第一实施方式的半导体装置1相比，栅电极13与漏电极19对置的面积较小。因此，半导体装置101a的栅电容与半导体装置1的栅电容相比变小。因此，开关噪声比半导体装置1的情况大。
（第一实施方式的第二比较例）
接下来，对第一实施方式的第二比较例进行说明。
图4（a）是例示第一实施方式的第二比较例的半导体装置的截面图，（b）及（c）是例示第一实施方式的第二比较例的半导体装置的俯视图。
如图4（a）～（c）所示，在本比较例的半导体装置101b中，与上述第一比较例同样，n型柱22b、p型柱22c及栅电极13在与半导体基板11的上表面平行的面内沿一个方向延伸。在本比较例中，为了说明半导体装置101b，也导入与上述第二比较例同样的XY正交坐标轴系。栅电极13配置在n型柱22b上。栅电极13的宽度设为与n型柱22b相同的宽度。然而，与上述第一比较例相比较，n型柱22b、p型柱22c及栅电极13的宽度变窄。本变形例的除上述以外的构成，与上述第一比较例相同，因此省略说明。
在半导体装置101b中，n型柱22b及p型柱22c的宽度较窄，因此即使较窄地设置耗尽层的宽度也能够保持耐压。因此，即使提高漂移层22的杂质浓度，也能够降低漂移层22的电阻。
然而，在半导体装置101b中，栅电极13与漏电极19对置的面积较窄，因此栅电容较小。为了使栅电容增加，若加宽栅电极13的宽度，则基极层23及源极层24的宽度变窄，使得基极层23及源极层24的形成变难。此外，使源极层24与源电极18的连接变难。
（第一实施方式的第一变形例）
接下来，对第一实施方式的第一变形例进行说明。
图5（a）是例示第一实施方式的第一变形例的半导体装置的俯视图。
如图5（a）所示，从上方观察，接触孔12的形状成为圆形。接触孔12沿着X方向及Y方向分别以等间隔配置。此外，接触孔12被配置成包含p型柱22c的正上方区域。在将接触孔12配置为被沿X方向延伸的2个直线28夹着的情况下，连接部分13b成为由2个直线28和接触孔12围起的形状。延伸部分13a是从栅电极13中除去了连接部分13b后的部分，是沿X方向延伸的部分。本变形例的上述以外的构成及动作，与上述第一实施方式相同。
接下来，对第一变形例的效果进行说明。
在本变形例中，从上方观察的接触孔12的形状成为圆形。由此，不形成电场容易集中的角部。因此，能够缓和电场集中，并提高半导体装置的耐压。本变形例的上述以外的效果，与上述第一实施方式相同。
（第一实施方式的第二变形例）
接下来，对第一实施方式的第二变形例进行说明。
图5（b）是例示第一实施方式的第二变形例的半导体装置的俯视图。
如图5（b）所示，从上方观察，接触孔12的形状成为八边形。接触孔12沿着X方向及Y方向以等间隔配置。此外，接触孔12被配置为包含p型柱22c的正上方区域。在将接触孔12配置成被沿X方向延伸的2个直线28夹着的情况下，连接部分13b成为由2个直线28和接触孔12围起的形状。延伸部分13a是从栅电极13除去了连接部分13b后的部分，是沿X方向延伸的部分。本变形例的上述以外的构成及动作，与上述第一实施方式相同。
接下来，对本变形例的效果进行说明。
在本变形例中，使从上方观察的接触孔12的各个内角的角度大于90度。由此，与内角的角度为90度以下的情况相比，能够缓和电场集中。因此，能够提高半导体装置的耐压。本变形例的上述以外的效果与上述第一实施方式相同。
（第一实施方式的第三变形例）
接下来，第一实施方式的第三变形例进行说明。
图5（c）是例示第一实施方式的第三变形例的半导体装置的俯视图。
如图5（c）所示，从上方观察，接触孔12的形状成为八边形。接触孔12被配置成包含p型柱22c的正上方区域。接触孔12沿着与p型柱22c及n型柱22b延伸的方向26所成的角度都小于45度的方向29和方向30，以等间隔配置。然而，与图5（b）不同，成为沿方向26延伸的八边形。伴随与此，延伸部分13a被配置成沿方向29延伸。在将接触孔12配置成被沿方向27延伸的直线33夹着的情况下，连接部分13b成为由2个直线33和接触孔12围起的形状。延伸部分13a是从栅电极13除去了连接部分13b后的部分，是沿方向29延伸的部分。
本变形例的上述以外的构成、动作及效果，与上述第一实施方式相同。
（第二实施方式）
接下来，对第二实施方式进行说明。
图6（a）是例示第二实施方式的半导体装置的截面图，（b）及（c）是例示第二实施方式的半导体装置的俯视图。
如图6（a）～（c）所示，在本实施方式的半导体装置2中，设置有沟槽栅电极31及沟槽栅绝缘膜32。
沟槽栅电极31在n型柱22b的上部，沿着n型柱22b及p型柱22c延伸的方向26而配置。沟槽栅电极31的上端31a与栅电极13连接。沟槽栅电极31的下端31b比基极层23的下表面23b靠下方。
沟槽栅绝缘膜32设置在沟槽栅电极31和半导体基板11之间。基极层23的边缘与沟槽栅绝缘膜32接触。源极层24的边缘与沟槽栅绝缘膜32接触。
栅电极13的延伸部分13a在与半导体基板11平行的面内沿着与方向26所成的角度小于45度的方向29延伸。栅电极13的连接部分13b，沿着与方向26所成的角度小于45度的方向30延伸。接触孔12的形状成为八边形。接触孔12沿着方向29及方向30以等间隔配置。接触孔12被配置成包含p型柱22c的正上方区域。本实施方式的上述以外的构成与上述第一实施方式相同。
接下来，对本实施方式的半导体装置2的动作进行说明。
在本实施方式中，反转层形成在基极层23中的栅绝缘膜16附近，并且还形成在基极层23中的沟槽栅绝缘膜32附近。本实施方式的上述以外的动作与上述第一实施方式相同。
接下来，对本实施方式的效果进行说明。
根据本实施方式，反转层还形成在基极层23中的沟槽栅绝缘膜32附近，因此能够增大电流路径的截面积。因此，能够降低半导体装置2的导通电阻并且保持高耐压。本实施方式的上述以外的效果与上述第一实施方式相同。
根据以上说明的实施方式，能够提高一种能够减少导通电阻并且能够保持高耐压半导体装置。
对本发明的几个实施方式进行了说明，但这些实施方式仅作为例子提示，不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明精神的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形，包含于发明的范围及精神、并且包含于技术方案的范围所记载的发明及其等同的范围内。此外，上述各实施方式能够相互组合实施。

Claims (9)

1.一种半导体装置，其中，具备：
半导体基板；
栅电极，具有：多个延伸部分，设置在上述半导体基板上，在与上述半导体基板平行的面内沿第一方向延伸，并沿着与上述第一方向正交的第二方向以等间隔配置；和多个连接部分，设置在上述半导体基板上，对相邻的上述延伸部分彼此进行连接，在各个相邻的上述延伸部分之间，沿着上述第一方向以等间隔配置；
沟槽栅电极，设置在上述半导体基板的上部内，上端与上述栅电极连接；
栅绝缘膜，设置在上述半导体基板和上述栅电极之间；
沟槽栅绝缘膜，设置在上述沟槽栅电极和上述半导体基板之间；
第一电极，与上述半导体基板的上表面侧连接；以及
第二电极，与上述半导体基板的下表面侧连接，
上述半导体基板具有：
第一导电型的第一半导体层，与上述第二电极连接；
第二半导体层，设置在上述第一半导体层上，包含多个第一导电型的第一柱及第二导电型的第二柱，该多个第一导电型的第一柱及第二导电型的第二柱在与上述半导体基板平行的面内沿着相对于上述第一方向和上述第二方向交叉的第三方向延伸，并且相互邻接地交替配置；
第二导电型的第三半导体层，设置在上述第二半导体层上的包含上述栅电极的正下方区域间的区域，从上方观察时其边缘位于上述栅电极正下方区域并且与上述沟槽栅绝缘膜接触，其下端比上述沟槽栅电极的下端靠上方；
第一导电型的第四半导体层，设置在上述第三半导体层的正上方区域内，与上述第一电极连接，从上方观察时其边缘位于上述栅电极正下方区域并且与上述沟槽栅绝缘膜接触；以及
第二导电型的第五半导体层，贯通上述第四半导体层，与上述第一电极连接，有效的杂质浓度比上述第三半导体层的有效杂质浓度高，
从上方观察时，由相邻的上述延伸部分及在上述第一方向上相邻的上述连接部分围起的接触孔的形状为四边形。
2.一种半导体装置，其中，具备：
半导体基板；
多个栅电极，设置在上述半导体基板上，包含在与上述半导体基板平行的面内沿第一方向延伸的部分；
栅绝缘膜，设置在上述半导体基板和上述栅电极之间；
第一电极，与上述半导体基板的上表面侧连接；以及
第二电极，与上述半导体基板的下表面侧连接，
上述半导体基板具有：
第一导电型的第一半导体层，与上述第二电极连接；
第二半导体层，设置在上述第一半导体层上，包含多个第一导电型的第一柱及第二导电型的第二柱，该多个第一导电型的第一柱及第二导电型的第二柱在与上述半导体基板平行的面内沿着相对于上述第一方向和与上述第一方向正交的第二方向交叉的第三方向延伸，并且相互邻接地交替配置；
第二导电型的第三半导体层，设置在上述第二半导体层上的包含上述栅电极的正下方区域间的区域，从上方观察时其边缘位于上述栅电极正下方区域；以及
第一导电型的第四半导体层，设置在上述第三半导体层的正上方区域内，从上方观察时其边缘位于上述栅电极正下方区域，该第四半导体层与上述第一电极连接。
3.如权利要求2所述的半导体装置，其中，还具备：
沟槽栅电极，设置在上述第一柱的上部内，上端与上述栅电极连接；以及
沟槽栅绝缘膜，设置在上述沟槽栅电极和上述半导体基板之间，
上述第三半导体层的下端比上述沟槽栅电极的下端靠上方，其边缘与上述沟槽栅绝缘膜接触，
上述第四半导体层的边缘与上述沟槽栅绝缘膜接触。
4.如权利要求2所述的半导体装置，其中，
上述半导体基板还具有：
第二导电型的第五半导体层，贯通上述第四半导体层，有效杂质浓度比上述第三半导体层的有效杂质浓度高，
上述第三半导体层还与上述第五半导体层连接。
5.如权利要求2所述的半导体装置，其中，
上述栅电极具有：
延伸部分，沿上述第一方向延伸；以及
连接部分，对相邻的上述延伸部分彼此进行连接。
6.如权利要求5所述的半导体装置，其中，
上述延伸部分沿着上述第二方向以等间隔配置，
上述连接部分在各个相邻的上述延伸部分之间设有多个，并沿着上述第一方向以等间隔排列。
7.如权利要求5或6所述的半导体装置，其中，
从上方观察时，由相邻的上述延伸部分和在上述第一方向上相邻的上述连接部分围起的接触孔的形状为多边形。
8.如权利要求7所述的半导体装置，其中，
从上方观察时，上述接触孔的形状为四边形。
9.如权利要求5或6所述的半导体装置，其中，
从上方观察时，由相邻的上述延伸部分和在上述第一方向上相邻的上述连接部分围起的接触孔的形状为圆形。
CN201210313334.5A 2012-03-23 2012-08-29 半导体装置 Expired - Fee Related CN103325827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP067427/2012 2012-03-23
JP2012067427A JP2013201191A (ja) 2012-03-23 2012-03-23 半導体装置

Publications (2)

Publication Number Publication Date
CN103325827A CN103325827A (zh) 2013-09-25
CN103325827B true CN103325827B (zh) 2016-02-17

Family

ID=49194480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210313334.5A Expired - Fee Related CN103325827B (zh) 2012-03-23 2012-08-29 半导体装置

Country Status (3)

Country Link
US (1) US9048313B2 (zh)
JP (1) JP2013201191A (zh)
CN (1) CN103325827B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029794B1 (ko) * 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치
US10355132B2 (en) * 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
CN111133586B (zh) * 2017-10-05 2023-04-07 三菱电机株式会社 半导体装置
CN109509792A (zh) * 2018-10-12 2019-03-22 龙腾半导体有限公司 优化emi的超结mosfet版图结构及制造方法
JP7175864B2 (ja) * 2019-09-17 2022-11-21 株式会社東芝 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436172B2 (ja) 1999-03-02 2003-08-11 信越半導体株式会社 半導体装置の製造方法
JP4774586B2 (ja) 1999-10-21 2011-09-14 富士電機株式会社 半導体素子の製造方法
JP4635304B2 (ja) 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
JP2002319681A (ja) * 2001-04-24 2002-10-31 Matsushita Electric Works Ltd 半導体装置
JP3743395B2 (ja) 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4393144B2 (ja) 2003-09-09 2010-01-06 株式会社東芝 電力用半導体装置
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
JP4851738B2 (ja) 2005-06-29 2012-01-11 新電元工業株式会社 半導体装置
JP2007266267A (ja) 2006-03-28 2007-10-11 Toshiba Corp 半導体装置
JP4539680B2 (ja) * 2007-05-14 2010-09-08 株式会社デンソー 半導体装置およびその製造方法
CN103762243B (zh) * 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
JP5196980B2 (ja) * 2007-12-10 2013-05-15 株式会社東芝 半導体装置
US7671408B2 (en) * 2008-07-09 2010-03-02 Texas Instruments Incorporated Vertical drain extended MOSFET transistor with vertical trench field plate
JP2010210476A (ja) 2009-03-11 2010-09-24 Hitachi Cable Ltd 光ファイバの被覆材剥ぎ取り荷重測定装置及びその測定方法

Also Published As

Publication number Publication date
CN103325827A (zh) 2013-09-25
US9048313B2 (en) 2015-06-02
JP2013201191A (ja) 2013-10-03
US20130248988A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5580150B2 (ja) 半導体装置
CN102403339A (zh) 半导体装置
CN103325827B (zh) 半导体装置
US9571087B2 (en) Method of operating a reverse conducting IGBT
CN103219339A (zh) 半导体器件
US9293548B2 (en) Semiconductor device
CN103493207A (zh) 高击穿电压半导体器件
US8536647B2 (en) Semiconductor device
JP2013201167A (ja) 電力用半導体装置
US20200388704A1 (en) Silicon carbide semiconductor device
JP2013069866A (ja) 半導体装置
CN103681785A (zh) 半导体装置
CN109923663A (zh) 半导体装置
WO2012113818A2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
CN105409006B (zh) 半导体装置
JP2012004458A (ja) 半導体装置およびその製造方法
JP2008306022A (ja) 半導体装置
KR20110082676A (ko) 전하 균형 전력 디바이스 및 그 제조 방법
JP2010045238A (ja) 電力用半導体装置
KR101357620B1 (ko) 반도체 장치용 3ｄ 채널 구조물
US20150364585A1 (en) Power semiconductor device
KR101420528B1 (ko) 전력 반도체 소자
CN100456480C (zh) 横向绝缘栅双极型晶体管
JP7222758B2 (ja) 半導体装置
KR20230111785A (ko) 슈퍼정션 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160217

Termination date: 20210829