JP4539680B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4539680B2
JP4539680B2 JP2007128565A JP2007128565A JP4539680B2 JP 4539680 B2 JP4539680 B2 JP 4539680B2 JP 2007128565 A JP2007128565 A JP 2007128565A JP 2007128565 A JP2007128565 A JP 2007128565A JP 4539680 B2 JP4539680 B2 JP 4539680B2
Authority
JP
Japan
Prior art keywords
conductivity type
layer
column
trench
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007128565A
Other languages
English (en)
Other versions
JP2008283151A (ja
Inventor
巧 柴田
庄一 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007128565A priority Critical patent/JP4539680B2/ja
Priority to KR1020080043616A priority patent/KR100969851B1/ko
Priority to CN200810099508A priority patent/CN100583455C/zh
Priority to US12/153,032 priority patent/US7915671B2/en
Priority to DE102008023474A priority patent/DE102008023474A1/de
Publication of JP2008283151A publication Critical patent/JP2008283151A/ja
Application granted granted Critical
Publication of JP4539680B2 publication Critical patent/JP4539680B2/ja
Priority to US13/024,347 priority patent/US8349693B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、スーパージャンクションとして機能するＰＮコラム層が形成されてなる半導体装置およびその製造方法に関する。
縦型ＭＯＳトランジスタは、横型ＭＯＳトランジスタに較べて高集積化することができ、電力制御等の電力用途に適している。一方、従来の縦型ＭＯＳトランジスタにおいては、トレードオフ関係にある高耐圧化と低オン抵抗（低導通損失）化が、大きな課題であった。
近年、電力用途に用いられる半導体装置の分野では、高耐圧化と低オン抵抗化の両立が可能な半導体装置であって、スーパージャンクション（ＳＪ）として機能するＰＮコラム層をドリフト層として持つ縦型の半導体装置（以下、ＳＪ−ＭＯＳと略記）が知られるようになった。該ＳＪ−ＭＯＳが、例えば、特開２００２−７６３３９号公報（特許文献１）、特開２００４−２００４４１号公報（特許文献２）および特開２００５−１９５２８号公報（特許文献３）等に開示されている。
図９（ａ），（ｂ）は、上記ＳＪ−ＭＯＳの代表例を示す図で、それぞれ、ＳＪ−ＭＯＳ１００，２００を模式的に示した斜視図である。
図９（ａ），（ｂ）に示すＳＪ−ＭＯＳ１００，２００は、互いに類似した構造を有している。すなわち、図９（ａ），（ｂ）のＳＪ−ＭＯＳ１００，２００は、どちらもＮチャネルのＳＪ−ＭＯＳで、Ｎ導電型（ｎ＋）のシリコン基板１をドレイン領域としている。シリコン基板１上には、シリコンからなるエピタキシャル層であって、直方体形状で同じ高さのＮ導電型（ｎ）コラム２ｎとＰ導電型（ｐ）コラム２ｐが当接して交互に配置されてなるＰＮコラム層１０，３０が形成されている。ＰＮコラム層１０，３０上には、シリコンからなるエピタキシャル層であって、チャネル形成層であるＰ導電型（ｐ）層３が形成され、Ｐ導電型層３の表層部に、ソース領域であるＮ導電型（ｎ＋）領域４が形成されている。また、側壁絶縁膜５と埋込多結晶シリコン６からなる直方体形状のトレンチ絶縁ゲート電極２０，４０が、Ｐ導電型層３を貫通するようにして、Ｎ導電型領域４に隣接して形成されている。尚、図９（ａ），（ｂ）に示すＳＪ−ＭＯＳ１００，２００の各構成要素の導電型を全て逆転すれば、ＰチャネルのＳＪ−ＭＯＳが得られる。
一方、図９（ａ），（ｂ）に示すＳＪ−ＭＯＳ１００，２００は、それぞれ、ＰＮコラム層１０，３０とトレンチ絶縁ゲート電極２０，４０の配置関係が異なっている。すなわち、図９（ａ）に示すＳＪ−ＭＯＳ１００では、ＰＮコラム層１０とトレンチ絶縁ゲート電極２０（およびソース領域４）が、基板面内において平行な配置関係にある。これに対して、図９（ｂ）に示すＳＪ−ＭＯＳ２００では、ＰＮコラム層３０とトレンチ絶縁ゲート電極４０（およびソース領域４）が、基板面内において直交する配置関係にある。尚、ＳＪ−ＭＯＳのＰＮコラム層とトレンチ絶縁ゲート電極の配置関係は、図９（ａ），（ｂ）に示した平行および直交する配置関係に限らず、基板面内において斜めに交わる配置関係とすることも可能である。
特開２００２−７６３３９号公報 特開２００４−２００４４１号公報 特開２００５−１９５２８号公報
図９（ａ）に示すＳＪ−ＭＯＳ１００を製造するにあたっては、オン抵抗を低減するために、通常、トレンチ絶縁ゲート電極２０をＮ導電型コラム２ｎの幅Ｗｎ内に入れるためのアライメントが行われる。これに対して、図９（ｂ）に示すＳＪ−ＭＯＳ２００のようにＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において直交あるいは斜めに交わる配置関係にあるＳＪ−ＭＯＳでは、アライメント工程を省略することができ、製造コストを低減することができる。
また、ＳＪ−ＭＯＳにおいては、オン抵抗の低減と共に、それとトレードオフの関係にあるスイッチング速度の向上（スイッチング損失の低減）も要求されている。すなわち、オン抵抗を低減するためには、トレンチ絶縁ゲート電極２０，４０の配置密度およびＰＮコラム層１０，３０におけるＮ導電型コラム２ｎとＰ導電型コラム２ｐの配置密度を高くする必要がある。これに対して、スイッチング速度を向上するためには、トレンチ絶縁ゲート電極２０，４０の配置密度を低くして、側壁絶縁膜５の面積に依存する寄生のゲート・ドレイン間容量を小さくする必要がある。このトレードオフの関係にある低オン抵抗化とスイッチング速度の向上の要求に対して、図９（ｂ）に示すＳＪ−ＭＯＳ２００のようにＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において直交する配置関係にあるＳＪ−ＭＯＳは、図９（ａ）に示すＳＪ−ＭＯＳ１００に較べて、トレンチ絶縁ゲート電極とＰＮコラム層の配置関係に関する制約がないため、設計自由度が大きい。
そこで本発明は、ＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において直交または斜めに交わる配置関係にある半導体装置およびその製造方法であって、低オン抵抗化とスイッチング速度向上を両立して特性向上を図ることができ、かつ安価に製造することのできる半導体装置およびその製造方法を提供することを目的としている。
請求項１に記載の半導体装置は、ドレイン領域である第１導電型のシリコン基板上に、シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなる半導体装置であって、前記シリコン基板が、（１１０）面方位であり、前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１１２）面と当接して、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなることを特徴としている。
上記半導体装置は、ドレイン領域である（１１０）面方位のシリコン基板に対して、第１導電型コラムと第２導電型コラムの当接面が（１１１）面方位のＰＮコラム層となっている。上記半導体装置は、例えば（１００）面方位のシリコン基板と（１００）面方位のＰＮコラム層の組み合わせからなる半導体装置に較べて、後述する製造方法により、トレンチ内にボイドのない埋め込みエピタキシャル成長が可能である。このため、製造された上記半導体装置においては、（１００）面方位のシリコン基板と（１００）面方位のＰＮコラム層の組み合わせからなる半導体装置に較べて、耐圧低下を防止できると共に、ＰＮコラム層におけるリーク電流を大幅に低減することができる。
また、上記半導体装においては、トレンチ絶縁ゲート電極の側壁面が、（１１１）面方位にあるＰＮコラム層の第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されている。上記半導体装置においては、ＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において平行な配置関係にある半導体装置に較べて、トレンチ絶縁ゲート電極とＰＮコラム層の配置関係に関する制約が少ないないため、低オン抵抗化とスイッチング速度の向上の要求に対する設計自由度が大きい。また、アライメント工程を省略することができ、製造コストを低減することができる。
さらに、上記半導体装置においては、前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１１２）面と当接するようにしている。従って、当該半導体装置においては、ＰＮコラム層とトレンチ絶縁ゲート電極が、基板面内において直交する半導体装置となる。当該半導体装置は、ＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において斜めに交わる半導体装置と較べて、製造工程における種々のツールの基板に対する位置合わせが容易であり、製造コストを低減することができる。
以上のようにして、上記半導体装置は、ＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において交わる配置関係にある半導体装置であって、低オン抵抗化とスイッチング速度向上を両立して特性向上を図ることができ、かつ安価に製造することのできる半導体装置とすることができる。
請求項２に記載の半導体装置は、ドレイン領域である第１導電型のシリコン基板上に、シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなる半導体装置であって、前記シリコン基板が、（１１０）面方位であり、前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１００）面と当接して、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなることを特徴としている。
上記半導体装置についても、請求項１に記載の半導体装置と同様に、（１００）面方位のシリコン基板と（１００）面方位のＰＮコラム層の組み合わせからなる半導体装置に較べて、耐圧低下を防止できると共に、ＰＮコラム層におけるリーク電流を大幅に低減することができる。また、ＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において平行な配置関係にある半導体装置に較べて、低オン抵抗化とスイッチング速度の向上の要求に対する設計自由度が大きく、アライメント工程を省略することができ、製造コストを低減することができる。
一方、上記半導体装置においては、請求項１に記載の半導体装置と異なり、ＰＮコラム層とトレンチ絶縁ゲート電極が、基板面内において、５４．７°の角度で斜めに交わる半導体装置となる。当該半導体装置においては、トレンチ絶縁ゲート電極の側壁面が他の面方位に較べて界面準位の形成され難い（１００）面でチャネルとなる第２導電型層と当接しているため、他の面方位で当接する場合に較べて、当該半導体装置のオン抵抗等の各特性を向上することができる。
上記半導体装置において、請求項３に記載のように、前記トレンチ絶縁ゲート電極を、基板面内において、等間隔に並んで配置する場合には、前記トレンチ絶縁ゲート電極の配置間隔が、４０μｍ以下であることが好ましい。この場合には、トレンチ絶縁ゲート電極の配置間隔を、４０μｍ以下の値で適宜設定することで、所望の許容電流を持つ半導体装置とすることができる。特に、請求項４に記載のように、前記トレンチ絶縁ゲート電極の配置間隔が、２０μｍ以下である場合には、飽和電流の大きな半導体装置とすることができる。
また、請求項５に記載のように、前記トレンチ絶縁ゲート電極の配置間隔が、５μｍ以上である場合には、オン抵抗値Ｒｏｎとスイッチング速度に影響するゲート・ドレイン間容量値Ｑｇｄの積Ｒｏｎ×Ｑｇｄを小さくすることができ、低オン抵抗化とスイッチング速度向上をより促進して特性向上を図ることができ、特に、請求項６に記載のように、前記トレンチ絶縁ゲート電極の配置間隔を、１０μｍ以上とした場合には、オン抵抗値Ｒｏｎは増大するもののゲート・ドレイン間容量値Ｑｇｄが小さく安定化した値となり、特にスイッチング速度を向上することができる。尚、例えばＰＮコラム層の不純物濃度を適宜設定することで、オン抵抗値Ｒｏｎを別途小さくすることができる。
請求項７〜１３に記載の発明は、上記半導体装置の製造方法に関する発明である。
請求項７に記載の発明は、ドレイン領域である第１導電型のシリコン基板上に、シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなり、前記シリコン基板が、（１１０）面方位であり、前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、前記トレンチ絶縁ゲート電極の側壁面が、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなる半導体装置の製造方法であって、前記（１１０）面方位のシリコン基板上に、シリコンからなる第１導電型エピタキシャル層を形成し、前記第１導電型エピタキシャル層に、側壁面が（１１１）面方位である直方体形状のトレンチを、基板面内において並んで配置されるよう形成し、前記トレンチを埋め戻して、シリコンからなる第２導電型埋込エピタキシャル層を形成し、前記第１導電型エピタキシャル層を、前記第１導電型コラムとし、前記第２導電型埋込エピタキシャル層を、前記第２導電型コラムとし、前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１１２）面と当接するように、該トレンチ絶縁ゲート電極を形成することを特徴としている。
これにより、上記請求項１に記載の半導体装置を製造方法することができる。
上記製造方法は、ＰＮコラム層を形成するにあたって、シリコン基板上に形成した第１導電型エピタキシャル層にトレンチを形成し、該トレンチを埋め戻して第２導電型埋込エピタキシャル層を形成し、それぞれ、第１導電型コラムと第２導電型コラムとする形成方法である。この方法によれば、例えば上記第１導電型エピタキシャル層に対して選択的にイオン注入した後、注入イオンを熱拡散させて、それぞれ、第１導電型コラムと第２導電型コラムとする形成方法に較べて、寸法精度の高いかつアスペクト比（コラム深さ／コラム幅）の大きいＰＮコラム層の形成が可能である。
特に、上記半導体装置では、ドレイン領域である（１１０）面方位のシリコン基板に対して、第１導電型コラムと第２導電型コラムの当接面が（１１１）面方位のＰＮコラム層を形成しているため、前述したように、（１００）面方位のシリコン基板に対して（１００）面方位のＰＮコラム層を形成する場合に較べて、ボイドのない埋め込みエピタキシャル成長が可能である。これによって、上記方法により製造される半導体装置では、耐圧低下を防止できると共に、ＰＮコラム層におけるリーク電流を大幅に低減することができる。
請求項８に記載の発明は、ドレイン領域である第１導電型のシリコン基板上に、シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなり、前記シリコン基板が、（１１０）面方位であり、前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、前記トレンチ絶縁ゲート電極の側壁面が、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなる半導体装置の製造方法であって、前記（１１０）面方位のシリコン基板上に、シリコンからなる第１導電型エピタキシャル層を形成し、前記第１導電型エピタキシャル層に、側壁面が（１１１）面方位である直方体形状のトレンチを、基板面内において並んで配置されるよう形成し、前記トレンチを埋め戻して、シリコンからなる第２導電型埋込エピタキシャル層を形成し、前記第１導電型エピタキシャル層を、前記第１導電型コラムとし、前記第２導電型埋込エピタキシャル層を、前記第２導電型コラムとし、前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１００）面と当接するように、該トレンチ絶縁ゲート電極を形成することを特徴としている。これにより、上記請求項２に記載の半導体装置を製造方法することができる。
上記製造方法についても、請求項７に記載の製造方法と同様に、例えば上記第１導電型エピタキシャル層に対して選択的にイオン注入した後、注入イオンを熱拡散させて、それぞれ、第１導電型コラムと第２導電型コラムとする形成方法に較べて、寸法精度の高いかつアスペクト比（コラム深さ／コラム幅）の大きいＰＮコラム層の形成が可能である。また、（１００）面方位のシリコン基板に対して（１００）面方位のＰＮコラム層を形成する場合に較べて、ボイドのない埋め込みエピタキシャル成長が可能であり、これによって、耐圧低下を防止できると共に、ＰＮコラム層におけるリーク電流を大幅に低減することができる。
上記製造方法においては、請求項９に記載のように、前記トレンチを、ウエットエッチングにより形成することが好ましい。これによれば、前記トレンチをドライエッチングで形成する場合に較べて、ダメージが少なく、より安価に形成することができる。
上記製造方法においては、請求項１０に記載のように、前記第２導電型埋込エピタキシャル層を、減圧ＣＶＤにより形成することが好ましい。これによれば、物理蒸着法等の他のエピタキシャル層形成方法でトレンチを埋め戻す場合に較べて、第２導電型埋込エピタキシャル層の成長速度を大幅に高めることができる。
前記減圧ＣＶＤに際しては、特に請求項１１に記載のように、シリコンソースガス（例えばＳｉＨ２Ｃｌ２）とハロゲン化物ガス（例えばＨＣｌ）を同時に流して、前記トレンチを埋め戻すことが好ましい。これによれば、トレンチ開口部よりもトレンチ底部の成長速度を高くすることができ、トレンチの底面から第２導電型埋込エピタキシャル層を成長させることができるため、ボイドや結晶欠陥の少ない第２導電型埋込エピタキシャル層を形成することができる。
また、前記減圧ＣＶＤに際しては、請求項１２に記載のように、前記トレンチの幅を、３μｍ以下とすることが好ましい。これによれば、高アスペクト比のトレンチとなるため第２導電型埋込エピタキシャル層を高い成長速度で形成することができ、第１導電型コラムと第２導電型コラムの配置密度の高いＰＮコラム層を高いスループットで形成することができる。
尚、請求項１３に記載のように、前記トレンチの幅は、０．１μｍ以上とすることが好ましい。この場合には、寸法精度の高いトレンチを容易に形成することができる。
本発明は、スーパージャンクション（ＳＪ）として機能するＰＮコラム層をドリフト層として持つ縦型の半導体装置（以下、ＳＪ−ＭＯＳと略記）およびその製造方法に関するものである。以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１は、本発明のＳＪ−ＭＯＳの一例で、図１（ａ）は、ＳＪ−ＭＯＳ２０１を模式的に示した斜視図であり、図１（ｂ）は、ＳＪ−ＭＯＳ２０１におけるシリコン基板１ａ、ＰＮコラム層３０ａおよびトレンチ絶縁ゲート電極４０ａの配置関係を模式的に示した上面図である。尚、図１に示すＳＪ−ＭＯＳ２０１において、図９（ｂ）に示したＳＪ−ＭＯＳ２００と同様の部分については、同じ符号を付した。また、図１に示すＳＪ−ＭＯＳ２０１の斜視図は、図９（ｂ）に示したＳＪ−ＭＯＳ２００の斜視図に対して、９０°回転した方向から見た斜視図となっている。
図１に示すＳＪ−ＭＯＳ２０１は、図９（ｂ）に示したＳＪ−ＭＯＳ２００と同様の構造を有している。すなわち、図１に示すＳＪ−ＭＯＳ２０１は、図９（ｂ）に示したＳＪ−ＭＯＳ２００と同様に、ＮチャネルのＳＪ−ＭＯＳで、Ｎ導電型（ｎ＋）のシリコン基板１ａをドレイン領域としている。シリコン基板１ａ上には、シリコンからなるエピタキシャル層であって、直方体形状で同じ高さのＮ導電型（ｎ）コラム２ｎとＰ導電型（ｐ）コラム２ｐが当接して交互に配置されてなるＰＮコラム層３０ａが形成されている。ＰＮコラム層３０ａ上には、シリコンからなるエピタキシャル層であって、チャネル形成層であるＰ導電型（ｐ）層３が形成され、Ｐ導電型層３の表層部に、ソース領域であるＮ導電型（ｎ＋）領域４が形成されている。また、側壁絶縁膜５と埋込多結晶シリコン６からなる直方体形状のトレンチ絶縁ゲート電極４０ａが、Ｐ導電型層３を貫通するようにして、Ｎ導電型領域４に隣接して形成されている。尚、ソース領域であるＮ導電型領域４に隣接して共通接続されているＰ導電型（ｐ＋）領域３ａは、Ｐ導電型層３の電位を固定するために形成されたオーミック接続領域である。
図１に示すＳＪ−ＭＯＳ２０１は、図９（ｂ）に示したＳＪ−ＭＯＳ２００と同様に、ＰＮコラム層３０ａとトレンチ絶縁ゲート電極４０ａ（およびソース領域４とＰ導電型領域３ａ）が、基板面内において直交する配置関係にある。尚、図１に示すＳＪ−ＭＯＳ２０１の各構成要素の導電型を全て逆転すれば、ＰチャネルのＳＪ−ＭＯＳが得られる。
一方、図１に示すＳＪ−ＭＯＳ２０１は、図９（ｂ）に示したＳＪ−ＭＯＳ２００と異なり、特性向上のため、シリコン基板１ａの面方位、ＰＮコラム層３０ａの形成方位およびトレンチ絶縁ゲート電極４０ａの形成方位が、さらに細かく規定されている。すなわち、図１に示すＳＪ−ＭＯＳ２０１は、シリコン基板１ａが、（１１０）面方位であり、ＰＮコラム層３０ａにおけるＮ導電型コラム２ｎとＰ導電型コラム２ｐの当接面が、（１１１）面方位となっている。また、トレンチ絶縁ゲート電極４０ａの側壁面は、基板面内において、Ｎ導電型コラム２ｎとＰ導電型コラム２ｐの当接面に対して直交（９０°）するように配置されており、Ｐ導電型層３の（１１２）面と当接する配置関係にある。
図２は、図１に示すＳＪ−ＭＯＳ２０１の電気特性の一例で、ドレイン電圧とドレイン電流の関係を示す図である。図２では、図１のＳＪ−ＭＯＳ２０１に関する特性だけでなく、比較のために、（１００）面方位のシリコン基板と（１００）面方位のＰＮコラム層の組み合わせからなるＳＪ−ＭＯＳ９１の特性を同時に示した。
図１に示すＳＪ−ＭＯＳ２０１は、上述したように、ドレイン領域である（１１０）面方位のシリコン基板１ａに対して、Ｎ導電型コラム２ｎとＰ導電型コラム２ｐの当接面が（１１１）面方位のＰＮコラム層３０ａとなっている。このＳＪ−ＭＯＳ２０１は、例えば（１００）面方位のシリコン基板と（１００）面方位のＰＮコラム層の組み合わせからなるＳＪ−ＭＯＳ９１に較べて、後述する製造方法により、ボイドのない埋め込みエピタキシャル成長が可能である。このため、製造されたＳＪ−ＭＯＳ２０１においては、（１００）面方位のシリコン基板と（１００）面方位のＰＮコラム層の組み合わせからなるＳＪ−ＭＯＳ９１に較べて、耐圧低下を防止できると共に、図２に示すように、ＰＮコラム層３０ａにおけるリーク電流（Ｉｄ）を大幅に低減することができる。
また、図１に示すＳＪ−ＭＯＳ２０１においては、図９（ｂ）に示したＳＪ−ＭＯＳ２００と同様に、トレンチ絶縁ゲート電極４０ａの側壁面が、（１１１）面方位にあるＰＮコラム層３０ａのＮ導電型コラム２ｎとＰ導電型コラム２ｐの当接面に対して、直交するように配置されている。従って、図１に示すＳＪ−ＭＯＳ２０１においても、図９（ａ）に示したＰＮコラム層１０とトレンチ絶縁ゲート電極２０が基板面内において平行な配置関係にあるＳＪ−ＭＯＳ１００に較べて、トレンチ絶縁ゲート電極４０ａとＰＮコラム層３０ａの配置関係に関する制約が少ないため、低オン抵抗化とスイッチング速度の向上の要求に対する設計自由度が大きい。また、アライメント工程を省略することができ、製造コストを低減することができる。
以上のようにして、図１に示すＳＪ−ＭＯＳ２０１は、ＰＮコラム層３０ａとトレンチ絶縁ゲート電極４０ａが基板面内において交わる配置関係にある半導体装置であって、低オン抵抗化とスイッチング速度向上を両立して特性向上を図ることができ、かつ安価に製造することのできる半導体装置とすることができる。
図３は、別のＳＪ−ＭＯＳの例で、ＳＪ−ＭＯＳ２０２におけるシリコン基板１ａ、ＰＮコラム層３０ａおよびトレンチ絶縁ゲート電極４０ｂの配置関係を模式的に示した上面図である。尚、図３に示すＳＪ−ＭＯＳ２０２において、図１に示したＳＪ−ＭＯＳ２０１と同様の部分については、同じ符号を付した。
図３に示すＳＪ−ＭＯＳ２０２は、図１に示したＳＪ−ＭＯＳ２０１と同じ配置関係にある（１１０）面方位のシリコン基板１ａと（１１１）面方位に形成されたＰＮコラム層３０ａを有している。従って、図３に示すＳＪ−ＭＯＳ２０２についても、前述した図１に示すＪ−ＭＯＳ２０１と同様に、（１００）面方位のシリコン基板と（１００）面方位のＰＮコラム層の組み合わせからなるＳＪ−ＭＯＳ９１に較べて、耐圧低下を防止できると共に、図２に示すように、ＰＮコラム層３０ａにおけるリーク電流（Ｉｄ）を大幅に低減することができる。
一方、図１に示したＳＪ−ＭＯＳ２０１では、トレンチ絶縁ゲート電極４０ａの側壁面が、基板面内において、Ｎ導電型コラム２ｎとＰ導電型コラム２ｐの当接面に対して直交（９０°）するように配置されており、Ｐ導電型層３の（１１２）面と当接する配置関係にあった。これに対して、図３に示したＳＪ−ＭＯＳ２０１では、トレンチ絶縁ゲート電極４０ｂの側壁面が、基板面内において、図３では図示を省略した図１（ａ）に示すＰ導電型層３の（１００）面と当接するように配置されており、Ｎ導電型コラム２ｎとＰ導電型コラム２ｐの当接面に対して斜め（５４．７°）に交わる配置関係にある。
図３に示すＳＪ−ＭＯＳ２０２においても、図１に示したＳＪ−ＭＯＳ２０１と同様に、図９（ａ）に示したＰＮコラム層１０とトレンチ絶縁ゲート電極２０が基板面内において平行な配置関係にあるＳＪ−ＭＯＳ１００に較べて、トレンチ絶縁ゲート電極４０ｂとＰＮコラム層３０ａの配置関係に関する制約が少ないため、低オン抵抗化とスイッチング速度の向上の要求に対する設計自由度が大きい。また、アライメント工程を省略することができ、製造コストを低減することができる。
一方、図１に示すＳＪ−ＭＯＳ２０１においては、ＰＮコラム層３０ａとトレンチ絶縁ゲート電極４０ａが基板面内において直交しているため、図３に示すＰＮコラム層３０ａとトレンチ絶縁ゲート電極４０ｂが基板面内において斜めに交わるＳＪ−ＭＯＳ２０２と較べて、製造工程における種々のツールの基板に対する位置合わせが容易であり、製造コストを低減することができる。これに対して、図３に示すＳＪ−ＭＯＳ２０２においては、トレンチ絶縁ゲート電極４０ｂの側壁面が、他の面方位に較べて界面準位の形成され難い（１００）面でチャネルとなるＰ導電型層３と当接しているため、他の面方位で当接する場合に較べて、当該ＳＪ−ＭＯＳ２０２のオン抵抗等の各電気特性を向上することができる。
図４は、図１に示すＳＪ−ＭＯＳ２０１において、トレンチ絶縁ゲート電極４０ａを基板面内において等間隔に並んで配置する場合の図１（ｂ）に示す配置間隔（ゲートピッチ）Ｐｇａと飽和電流Ｉｍａｘの関係を示す図である。また、図５は、トレンチ絶縁ゲート電極４０ａの配置間隔（ゲートピッチ）Ｐｇａとオン抵抗値Ｒｏｎおよびゲート・ドレイン間電荷量Ｑｇｄの関係を示す図である。図５（ａ）は、ゲートピッチＰｇａとオン抵抗値Ｒｏｎの関係を示す図であり、図５（ｂ）は、ゲートピッチＰｇａとゲート・ドレイン間電荷量Ｑｇｄの関係を示す図であり、図５（ｃ）は、ゲートピッチＰｇａと積Ｒｏｎ×Ｑｇｄの関係を示す図である。尚、図５においては、比較のために、トレンチ絶縁ゲート電極をＰＮコラム層３０ａに対して平行に配置したＳＪ−ＭＯＳの値を、黒く塗りつぶした丸で示した。
図４に示すように、トレンチ絶縁ゲート電極４０ａの配置間隔Ｐｇａが４０μｍより大きな場合には、飽和電流Ｉｍａｘが小さな値で一定となってしまうため、所望の電流を流すためには、素子面積を大きくする必要がある。従って、トレンチ絶縁ゲート電極４０ａの配置間隔Ｐｇａは、４０μｍ以下であることが好ましい。この場合には、トレンチ絶縁ゲート電極４０ａの配置間隔を、４０μｍ以下の値で適宜設定することで、所望の許容電流を持つＳＪ−ＭＯＳとすることができる。特に、図４に示すように、トレンチ絶縁ゲート電極４０ａの配置間隔Ｐｇａが２０μｍ以下である場合には、許容電流の大きなＳＪ−ＭＯＳとすることができる。
一方、図５（ｃ）に示すように、トレンチ絶縁ゲート電極４０ａの配置間隔Ｐｇａが５μｍ以上である場合には、オン抵抗値Ｒｏｎとスイッチング速度に影響するゲート・ドレイン間電荷量Ｑｇｄの積Ｒｏｎ×Ｑｇｄを小さくすることができ、低オン抵抗化とスイッチング速度向上をより促進して特性向上を図ることができる。特に、トレンチ絶縁ゲート電極４０ａの配置間隔を１０μｍ以上とした場合には、図５（ａ）に示すようにオン抵抗値Ｒｏｎは増大するものの、図５（ｂ）に示すようにゲート・ドレイン間電荷量Ｑｇｄが小さく安定化した値となり、特にスイッチング速度を向上することができる。尚、ＰＮコラム層３０ａの不純物濃度を適宜設定することで、オン抵抗値Ｒｏｎを別途小さくすることができる。
尚、図４と図５では、図１に示すＳＪ−ＭＯＳ２０１のトレンチ絶縁ゲート電極４０ａの配置間隔Ｐｇａを用いて、飽和電流Ｉｍａｘ、オン抵抗値Ｒｏｎおよびゲート・ドレイン間電荷量Ｑｇｄとの関係を説明したが、同様の関係を、図３に示すＳＪ−ＭＯＳ２０２のトレンチ絶縁ゲート電極４０ｂの配置間隔Ｐｇｂについても得ることができる。
次に、図１に示すＳＪ−ＭＯＳ２０１の製造方法について説明する。
図６（ａ）〜（ｃ）と図７は、ＳＪ−ＭＯＳ２０１の製造方法を示す工程別の斜視図である。
最初に、図６（ａ）に示すように、（１１０）面方位のＮ導電型（ｎ＋）シリコン基板１ａ上に、シリコンからなるＮ導電型（ｎ）エピタキシャル層２ｎａを形成する。Ｎ導電型エピタキシャル層２ｎａの不純物濃度は、例えば、１×１０１５〜５×１０１６ｃｍ−３の範囲とする。
次に、図６（ｂ）に示すように、Ｎ導電型エピタキシャル層２ｎａに、側壁面が（１１１）面方位である直方体形状のトレンチＴを、基板面内において並んで配置されるよう形成する。トレンチＴは、例えば、幅Ｗｔを０．８μｍとし、深さを１３μｍとする。このトレンチＴは、ウエットエッチングにより形成することが好ましく、（１１０）面方位の基板を用いることで、側面が（１１１）面方位のトレンチが可能となる。これによれば、トレンチＴをドライエッチングで形成する場合に較べて、ダメージが少なく、より安価に形成することができる。
次に、図６（ｃ）に示すように、シリコンからなるＰ導電型（ｐ）埋込エピタキシャル層２ｐａをトレンチＴに形成して、トレンチＴを埋め戻す。このＰ導電型埋込エピタキシャル層２ｐａは、減圧ＣＶＤにより形成することが好ましい。これによれば、物理蒸着法等の他のエピタキシャル層形成方法でトレンチＴを埋め戻す場合に較べて、Ｐ導電型埋込エピタキシャル層２ｐａの成長速度を大幅に高めることができる。また、減圧ＣＶＤに際しては、特にシリコンソースガス（例えば、ＳｉＨ２Ｃl２）とハロゲン化物ガス（例えば、ＨＣｌ）を同時に流して、該混合ガス中で減圧エピタキシャル成長させてトレンチＴを埋め戻すことが好ましい。これによれば、トレンチＴの開口部よりもトレンチＴの底部の成長速度を高くすることができ、トレンチＴの底面からＰ導電型埋込エピタキシャル層２ｐａを成長させることができるため、ボイドや結晶欠陥の少ないＰ導電型埋込エピタキシャル層２ｐａを形成することができる。成長条件は、例えば、成長温度を８００℃〜１１５０℃、真空度４０Ｔｏｒｒ、ＳｉＨ２Ｃl２流量０．１ｓｌｍ、Ｈ２流量３０ｓｌｍ、ＨＣｌ流量０．５ｓｌｍとして、残されたＮ導電型エピタキシャル層２ｎａをＮ導電型コラム２ｎとし、トレンチＴに埋め込まれたＰ導電型埋込エピタキシャル層２ｐａをＰ導電型コラム２ｐとして、ＰＮコラム層３０ａを形成する。
図８は、トレンチＴの幅Ｗｔを変えた場合について、Ｐ導電型埋込エピタキシャル層２ｐａの成長時間と成長膜厚の関係の一例を示した図である。
図８に示すように、減圧ＣＶＤでＰ導電型埋込エピタキシャル層２ｐａを形成に際しては、トレンチＴの幅Ｗｔを、３μｍ以下とすることが好ましい。これによれば、高アスペクト比のトレンチＴとなるため、Ｐ導電型埋込エピタキシャル層２ｐａを形成するための成長時間を短くできることによって、Ｎ導電型コラム２ｎとＰ導電型コラム２ｐの配置密度の高いＰＮコラム層３０ａを、高いスループットで形成することができる。尚、トレンチＴの幅Ｗｔは、０．１μｍ以上とすることが好ましい。この場合には、寸法精度の高いトレンチＴを容易に形成することができる。
再び工程図に戻って、次に、図７に示すように、ＰＮコラム層３０ａ上に、シリコンからなるエピタキシャル層であって、チャネル形成層となるＰ導電型（ｐ）層３を形成する。次に、Ｐ導電型層３の表層部に、ソース領域であるＮ導電型（ｎ＋）領域４とＰ導電型層３の電位を固定するためのＰ導電型（ｐ＋）領域３ａを形成する。最後に、Ｐ導電型層３を貫通するようにして、Ｎ導電型領域４に隣接して、側壁がＰ導電型層３の（１１２）面方位となるように直方体形状のトレンチを形成し、側壁絶縁膜５を形成した後、多結晶シリコン６で埋め戻して、トレンチ絶縁ゲート電極４０ａを形成する。
以上で、図１に示すＳＪ−ＭＯＳ２０１を製造することができる。尚、図３に示すＳＪ−ＭＯＳ２０２については、図６（ａ）〜（ｃ）の工程は同じにして、図７に示す工程において、トレンチ絶縁ゲート電極４０ａ（およびソース領域４とＰ導電型領域３ａ）形成方位をＰ導電型層３の（１００）面方位とすることで、同様に製造することができる。
図６と図７に示した製造方法によれば、例えば図６（ｂ），（ｃ）の工程の代わりに、図６（ａ）のＮ導電型エピタキシャル層２ｎａに対して選択的にイオン注入した後、注入イオンを熱拡散させてそれぞれＮ導電型コラムとＰ導電型コラムとする形成方法に較べて、寸法精度の高いＰＮコラム層３０ａの形成が可能である。
特に、ＳＪ−ＭＯＳ２０１，２０２では、ドレイン領域である（１１０）面方位のシリコン基板１ａに対して、Ｎ導電型コラム２ｎとＰ導電型コラム２ｐの当接面が（１１１）面方位のＰＮコラム層３０ａを形成しているため、（１００）面方位のシリコン基板に対して（１００）面方位のＰＮコラム層を形成する場合に較べて、ボイドのない埋め込みエピタキシャル成長が可能である。これによって、図６と図７に示す製造方法により製造されるＳＪ−ＭＯＳ２０１，２０２では、耐圧低下を防止できると共に、図２に示したように、ＰＮコラム層におけるリーク電流を大幅に低減することができる。
以上のようにして、上記した半導体装置（ＳＪ−ＭＯＳ）およびその製造方法は、ＰＮコラム層とトレンチ絶縁ゲート電極が基板面内において直交または斜めに交わる配置関係にある半導体装置およびその製造方法であって、低オン抵抗化とスイッチング速度向上を両立して特性向上を図ることができ、かつ安価に製造することのできる半導体装置およびその製造方法となっている。
本発明の半導体装置（ＳＪ−ＭＯＳ）の一例で、（ａ）は、ＳＪ−ＭＯＳ２０１を模式的に示した斜視図であり、（ｂ）は、ＳＪ−ＭＯＳ２０１におけるシリコン基板１ａ、ＰＮコラム層３０ａおよびトレンチ絶縁ゲート電極４０ａの配置関係を模式的に示した上面図である。 図１に示すＳＪ−ＭＯＳ２０１の電気特性の一例で、ドレイン電圧とドレイン電流の関係を示す図である。 別のＳＪ−ＭＯＳの例で、ＳＪ−ＭＯＳ２０２におけるシリコン基板１ａ、ＰＮコラム層３０ａおよびトレンチ絶縁ゲート電極４０ｂの配置関係を模式的に示した上面図である。 図１に示すＳＪ−ＭＯＳ２０１において、トレンチ絶縁ゲート電極４０ａを基板面内において等間隔に並んで配置する場合の図１（ｂ）に示す配置間隔（ゲートピッチ）Ｐｇａと飽和電流Ｉｍａｘの関係を示す図である。 （ａ）は、ゲートピッチＰｇａとオン抵抗値Ｒｏｎの関係を示す図であり、（ｂ）は、ゲートピッチＰｇａとゲート・ドレイン間電荷量Ｑｇｄの関係を示す図であり、（ｃ）は、ゲートピッチＰｇａと積Ｒｏｎ×Ｑｇｄの関係を示す図である。 （ａ）〜（ｃ）は、ＳＪ−ＭＯＳ２０１の製造方法を示す工程別の斜視図である。 ＳＪ−ＭＯＳ２０１の製造方法を示す工程別の斜視図である。 トレンチＴの幅Ｗｔを変えた場合について、Ｐ導電型埋込エピタキシャル層２ｐａの成長時間と成長膜厚の一例を示した図である。 （ａ），（ｂ）は、ＳＪ−ＭＯＳの代表例を示す図で、それぞれ、ＳＪ−ＭＯＳ１００，２００を模式的に示した斜視図である。
符号の説明
９１，１００，２００〜２０２ 半導体装置（ＳＪ−ＭＯＳ）
１，１ａ シリコン基板（ドレイン領域）
１０，３０，３０ａ ＰＮコラム層
２ｎ Ｎ導電型（ｎ）コラム
２ｎａ Ｎ導電型エピタキシャル層
Ｔ トレンチ
２ｐａ Ｐ導電型埋込エピタキシャル層
２ｐ Ｐ導電型（ｐ）コラム
３ Ｐ導電型（ｐ）層
４ Ｎ導電型（ｎ＋）領域（ソース領域）
２０，４０，４０ａ，４０ｂ トレンチ絶縁ゲート電極
５ 側壁絶縁膜
６ 埋込多結晶シリコン

Claims (13)

  1. ドレイン領域である第１導電型のシリコン基板上に、
    シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、
    前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、
    前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、
    直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなる半導体装置であって、
    前記シリコン基板が、（１１０）面方位であり、
    前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、
    前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１１２）面と当接して、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなることを特徴とする半導体装置。
  2. ドレイン領域である第１導電型のシリコン基板上に、
    シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、
    前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、
    前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、
    直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなる半導体装置であって、
    前記シリコン基板が、（１１０）面方位であり、
    前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、
    前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１００）面と当接して、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなることを特徴とする半導体装置。
  3. 前記トレンチ絶縁ゲート電極が、基板面内において、等間隔に並んで配置され、
    前記トレンチ絶縁ゲート電極の配置間隔が、４０μｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記トレンチ絶縁ゲート電極の配置間隔が、２０μｍ以下であることを特徴とする請求項３に記載の半導体装置。
  5. 前記トレンチ絶縁ゲート電極の配置間隔が、５μｍ以上であることを特徴とする請求項３または４に記載の半導体装置。
  6. 前記トレンチ絶縁ゲート電極の配置間隔が、１０μｍ以上であることを特徴とする請求項５に記載の半導体装置。
  7. ドレイン領域である第１導電型のシリコン基板上に、
    シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、
    前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、
    前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、
    直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなり、
    前記シリコン基板が、（１１０）面方位であり、
    前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、
    前記トレンチ絶縁ゲート電極の側壁面が、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなる半導体装置の製造方法であって、
    前記（１１０）面方位のシリコン基板上に、シリコンからなる第１導電型エピタキシャル層を形成し、
    前記第１導電型エピタキシャル層に、側壁面が（１１１）面方位である直方体形状のトレンチを、基板面内において並んで配置されるよう形成し、
    前記トレンチを埋め戻して、シリコンからなる第２導電型埋込エピタキシャル層を形成し、
    前記第１導電型エピタキシャル層を、前記第１導電型コラムとし、前記第２導電型埋込エピタキシャル層を、前記第２導電型コラムとし、
    前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１１２）面と当接するように、該トレンチ絶縁ゲート電極を形成することを特徴とする半導体装置の製造方法。
  8. ドレイン領域である第１導電型のシリコン基板上に、
    シリコンからなるエピタキシャル層であって、直方体形状で同じ高さの第１導電型コラムと第２導電型コラムが当接して交互に配置されてなるＰＮコラム層が形成され、
    前記ＰＮコラム層上に、シリコンからなるエピタキシャル層であって、チャネル形成層である第２導電型層が形成され、
    前記第２導電型層の表層部に、ソース領域である第１導電型領域が形成され、
    直方体形状のトレンチ絶縁ゲート電極が、前記第２導電型層を貫通するようにして、前記第１導電型領域に隣接して形成されてなり、
    前記シリコン基板が、（１１０）面方位であり、
    前記ＰＮコラム層における前記第１導電型コラムと第２導電型コラムの当接面が、（１１１）面方位であり、
    前記トレンチ絶縁ゲート電極の側壁面が、基板面内において、前記第１導電型コラムと第２導電型コラムの当接面に対して交わるように配置されてなる半導体装置の製造方法であって、
    前記（１１０）面方位のシリコン基板上に、シリコンからなる第１導電型エピタキシャル層を形成し、
    前記第１導電型エピタキシャル層に、側壁面が（１１１）面方位である直方体形状のトレンチを、基板面内において並んで配置されるよう形成し、
    前記トレンチを埋め戻して、シリコンからなる第２導電型埋込エピタキシャル層を形成し、
    前記第１導電型エピタキシャル層を、前記第１導電型コラムとし、前記第２導電型埋込エピタキシャル層を、前記第２導電型コラムとし、
    前記トレンチ絶縁ゲート電極の側壁面が、前記第２導電型層の（１００）面と当接するように、該トレンチ絶縁ゲート電極を形成することを特徴とする半導体装置の製造方法。
  9. 前記トレンチを、ウエットエッチングにより形成することを特徴とする請求項７または８に記載の半導体装置の製造方法。
  10. 前記第２導電型埋込エピタキシャル層を、減圧ＣＶＤにより形成することを特徴とする請求項７乃至９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記減圧ＣＶＤに際して、シリコンソースガスとハロゲン化物ガスを同時に流して、前記トレンチを埋め戻すことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記トレンチの幅を、３μｍ以下とすることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記トレンチの幅を、０．１μｍ以上とすることを特徴とする請求項７乃至１２のいずれか一項に記載の半導体装置の製造方法。
JP2007128565A 2007-05-14 2007-05-14 半導体装置およびその製造方法 Expired - Fee Related JP4539680B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007128565A JP4539680B2 (ja) 2007-05-14 2007-05-14 半導体装置およびその製造方法
KR1020080043616A KR100969851B1 (ko) 2007-05-14 2008-05-09 수퍼 정션 구조를 가지는 반도체 장치 및 그 제조 방법
CN200810099508A CN100583455C (zh) 2007-05-14 2008-05-13 具有超结结构的半导体器件及其制造方法
US12/153,032 US7915671B2 (en) 2007-05-14 2008-05-13 Semiconductor device having super junction structure
DE102008023474A DE102008023474A1 (de) 2007-05-14 2008-05-14 Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
US13/024,347 US8349693B2 (en) 2007-05-14 2011-02-10 Method of manufacturing a semiconductor device having a super junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007128565A JP4539680B2 (ja) 2007-05-14 2007-05-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008283151A JP2008283151A (ja) 2008-11-20
JP4539680B2 true JP4539680B2 (ja) 2010-09-08

Family

ID=39869038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128565A Expired - Fee Related JP4539680B2 (ja) 2007-05-14 2007-05-14 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7915671B2 (ja)
JP (1) JP4539680B2 (ja)
KR (1) KR100969851B1 (ja)
CN (1) CN100583455C (ja)
DE (1) DE102008023474A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
JP4883099B2 (ja) * 2009-01-28 2012-02-22 ソニー株式会社 半導体装置及び半導体装置の製造方法
CN102208336B (zh) * 2010-03-31 2013-03-13 上海华虹Nec电子有限公司 形成交替排列的p型和n型半导体薄层的工艺方法
CN102214561A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结半导体器件及其制造方法
JP5206726B2 (ja) 2010-04-12 2013-06-12 株式会社デンソー 力学量検出装置およびその製造方法
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
JP5278492B2 (ja) 2010-06-16 2013-09-04 株式会社デンソー 半導体装置の製造方法
CN103208510B (zh) * 2012-01-17 2015-08-12 世界先进积体电路股份有限公司 半导体装置及其制造方法
JP5848142B2 (ja) 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 縦型プレーナパワーｍｏｓｆｅｔの製造方法
JP2013201191A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP2015023166A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
US9698261B2 (en) 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
JP2016163004A (ja) * 2015-03-05 2016-09-05 株式会社東芝 半導体装置および半導体装置の製造方法
CN105006484A (zh) * 2015-06-12 2015-10-28 无锡新洁能股份有限公司 一种超结半导体器件及其制造方法
CN105489501B (zh) * 2016-01-15 2019-04-09 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN105679830A (zh) * 2016-01-29 2016-06-15 上海华虹宏力半导体制造有限公司 超级结器件
JP6154083B1 (ja) * 2016-03-31 2017-06-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
CN107302023A (zh) * 2017-07-13 2017-10-27 深圳市金誉半导体有限公司 超结型沟槽功率mosfet器件及其制备方法
CN111129109A (zh) * 2019-12-04 2020-05-08 深圳第三代半导体研究院 一种碳化硅高压mos器件及其制造方法
US20240290830A1 (en) * 2021-07-15 2024-08-29 Mitsubishi Electric Corporation Silicon carbide semiconductor device and electric power converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133801A (ja) * 1998-10-27 2000-05-12 Toshiba Corp 高耐圧半導体素子
JP2000260984A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 高耐圧半導体素子
JP2001332726A (ja) * 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法
JP2002076339A (ja) * 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合半導体素子
JP2006253223A (ja) * 2005-03-08 2006-09-21 Fuji Electric Holdings Co Ltd 超接合半導体装置
JP2007096137A (ja) * 2005-09-29 2007-04-12 Denso Corp 半導体基板の製造方法およびエピタキシャル成長装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US671381A (en) * 1899-12-08 1901-04-02 William R Jenkins Hoe.
JP3485081B2 (ja) 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP2004200441A (ja) 2002-12-19 2004-07-15 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US6713810B1 (en) 2003-02-10 2004-03-30 Micron Technology, Inc. Non-volatile devices, and electronic systems comprising non-volatile devices
JP4365601B2 (ja) 2003-03-07 2009-11-18 パナソニック電工株式会社 電磁装置および照明器具
JP4194890B2 (ja) 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
US7811907B2 (en) 2005-09-29 2010-10-12 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133801A (ja) * 1998-10-27 2000-05-12 Toshiba Corp 高耐圧半導体素子
JP2000260984A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 高耐圧半導体素子
JP2001332726A (ja) * 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法
JP2002076339A (ja) * 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合半導体素子
JP2006253223A (ja) * 2005-03-08 2006-09-21 Fuji Electric Holdings Co Ltd 超接合半導体装置
JP2007096137A (ja) * 2005-09-29 2007-04-12 Denso Corp 半導体基板の製造方法およびエピタキシャル成長装置

Also Published As

Publication number Publication date
US8349693B2 (en) 2013-01-08
JP2008283151A (ja) 2008-11-20
CN100583455C (zh) 2010-01-20
CN101308875A (zh) 2008-11-19
KR20080100775A (ko) 2008-11-19
US7915671B2 (en) 2011-03-29
US20080283912A1 (en) 2008-11-20
DE102008023474A1 (de) 2008-11-20
KR100969851B1 (ko) 2010-07-13
US20110136308A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP4539680B2 (ja) 半導体装置およびその製造方法
JP5217257B2 (ja) 半導体装置およびその製造方法
US8829608B2 (en) Semiconductor device
JP4939760B2 (ja) 半導体装置
TWI804649B (zh) 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法
US20120018800A1 (en) Trench Superjunction MOSFET with Thin EPI Process
US20020155685A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20070075361A1 (en) Method for producing a trench transistor and trench transistor
CN102254827B (zh) 制造超结半导体器件的方法
CN103545370A (zh) 用于功率mos晶体管的装置和方法
JP6377302B1 (ja) 半導体装置
JP5729400B2 (ja) 半導体素子の製造方法
JP2007300034A (ja) 半導体装置及び半導体装置の製造方法
CN104064470A (zh) 半导体装置及其制造方法
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
JP4595327B2 (ja) 半導体素子
CN105826360A (zh) 沟槽型半超结功率器件及其制作方法
JP2008306022A (ja) 半導体装置
JP4491307B2 (ja) 半導体装置およびその製造方法
US8072027B2 (en) 3D channel architecture for semiconductor devices
US20240304708A1 (en) Insulated gate bipolar transistor and method of manufacturing same
CN103378147B (zh) 双垂直沟道晶体管
JP2023070568A (ja) 半導体装置およびその製造方法
JP2009295749A (ja) 半導体装置及びその製造方法
CN102610659A (zh) 电压控制变容器及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R151 Written notification of patent or utility model registration

Ref document number: 4539680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees