JP2017079292A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017079292A JP2017079292A JP2015207488A JP2015207488A JP2017079292A JP 2017079292 A JP2017079292 A JP 2017079292A JP 2015207488 A JP2015207488 A JP 2015207488A JP 2015207488 A JP2015207488 A JP 2015207488A JP 2017079292 A JP2017079292 A JP 2017079292A
- Authority
- JP
- Japan
- Prior art keywords
- region
- withstand voltage
- semiconductor substrate
- weak
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ゲート酸化膜の劣化を抑制しつつ高速スイッチングを実現する半導体装置を提供する。【解決手段】この半導体装置は、半導体基板における一面の表層にゲート電極を備え、一面と、一面と反対側の裏面との間で電流が流れる縦型のスイッチング素子である。半導体基板は、半導体基板を正面視したときに、他の領域に較べて動耐圧が弱くされた弱耐圧領域を有し、ゲート電極と半導体基板との間に介在するゲート絶縁膜のうち少なくとも弱耐圧領域に属するゲート絶縁膜は、弱耐圧領域を除く部分に較べてアバランシェ耐性が高くされた強耐圧膜とされる。【選択図】図1
Description
縦型の絶縁ゲートバイポーラトランジスタを備えた半導体装置に関する。
縦型の絶縁ゲートバイポーラトランジスタ(以下、縦型IGBTと云う)をスイッチング素子として採用するとき、動作時の高い電流密度と低スイッチング損失とを両立することが求められる。ところが、スイッチング損失を低減することを目的にスイッチング速度を高速化すると、スイッチング時に局所的なダイナミックアバランシェ現象を生じて過渡的な耐圧が低下する。
ダイナミックアバランシェ現象の発生に対して、特許文献1には、IGBT素子形成領域とガードリング形成領域との間にIGBT素子形成領域のゲートトレンチよりも耐圧が弱くされたダミートレンチを形成した半導体装置が開示されている。特許文献1に開示された半導体装置では、ダイナミックアバランシェ現象が発生した際にダミートレンチにブレークダウン電流が集中するため、IGBT素子形成領域におけるゲートトレンチに電界が集中することを抑制できる。
ところで、基板は、高精度でグラインドされて略均一な厚さに調整されているとはいえ、厚さのばらつきは発生してしまう。このため、例えば、ガードリング近傍にダミートレンチが形成されていたとしても、IGBTが形成された基板に局所的に薄くなっている箇所が存在すると、当該箇所でダイナミックアバランシェ現象が発生する場合がある。これにより、ゲート酸化膜の劣化を加速させてしまう虞がある。
ダイナミックアバランシェ現象は基板の厚さに依ってランダムに発生するため、基板全面に亘って動耐圧を確保する必要があり、スイッチング速度に十分な設計マージンを確保しなければならない。
本発明は、上記問題点を鑑みてなされたものであり、ゲート酸化膜の劣化を抑制しつつ高速スイッチングを実現する半導体装置を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
上記目的を達成するために、本発明は、半導体基板(10)における一面の表層にゲート電極(11)を備え、一面(10a)と、一面と反対側の裏面(10b)との間で電流が流れる縦型の半導体装置であって、半導体基板は、半導体基板を正面視したときに、他の領域に較べて動耐圧が弱くされた弱耐圧領域(A)を有し、ゲート電極と半導体基板との間に介在するゲート絶縁膜(12)のうち少なくとも弱耐圧領域に属するゲート絶縁膜は、弱耐圧領域を除く部分に較べてアバランシェ耐性が高くされた強耐圧膜とされることを特徴としている。
この半導体装置は弱耐圧領域を有している。このため、アバランシェ降伏が生じる条件下に置かれた場合には、降伏現象が弱耐圧領域において積極的に生じることになる。すなわち、設計者の意図した箇所でアバランシェ降伏を発生させることができる。
そのうえで、この半導体装置では、弱耐圧領域に属するゲート絶縁膜が、弱耐圧領域を除く部分に較べてアバランシェ耐性が強くされた強耐圧膜とされている。このため、弱耐圧領域においてアバランシェ降伏現象が生じても、弱耐圧領域を除く部分で降伏現象が生じる場合に較べて、ゲート絶縁膜の劣化を抑制することができる。
このように、アバランシェ降伏現象が生じる程度に高速にスイッチングを行っても、ゲート絶縁膜の劣化を生じにくくできる。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
(第1実施形態)
最初に、図1および図2を参照して、本実施形態に係る半導体装置の概略構成について説明する。
最初に、図1および図2を参照して、本実施形態に係る半導体装置の概略構成について説明する。
本実施形態における半導体装置は例えば絶縁ゲートバイポーラトランジスタ(IGBT)である。図1に示すように、この半導体装置100は、半導体基板10に、ゲート電極11と、ゲート絶縁膜12と、ベース領域13と、エミッタ領域14と、コレクタ領域15と、フィールドストップ領域16と、ドリフト領域17とを備えている。
半導体基板10は、シリコンを主成分とし不純物のドープによってN導電型とされている。半導体装置100は、半導体基板10の一面10a側に設けられる図示しないエミッタ電極と、一面10aと反対の裏面10bに設けられる図示しないコレクタ電極との間に電流が流れる縦型のIGBTである。本実施形態における半導体基板10は、裏面10bの一部に凹部10cが形成されている。換言すれば、半導体基板10の板厚が薄くなるように裏面10bが凹状となっている。この凹部10cが形成された部分では、その他の部分に較べて半導体基板10の板厚が薄くなっているため、半導体基板10の一面10aと裏面10bとの間でアバランシェ降伏が生じうる電圧が低くなる。つまり、凹部10cは特許請求の範囲に記載の降伏部に相当する。
ゲート電極11は、半導体基板10の一面10a側の表層に形成されたトレンチ内にポリシリコンが埋め込まれて形成されたトレンチゲートである。図1に示すように、本実施形態におけるゲート電極11は半導体基板10の深さ方向に所定深さまで延びて形成されている。また、図2に示すように、ゲート電極11は深さ方向に直交する一方向に延びて形成されている。ゲート電極11には図示しないゲート配線が接続され、ゲート電圧が印加されるようになっている。ゲート電圧が所定の閾値電圧Vth以上である場合には、後述するベース領域13にチャネルを生じてエミッタ領域14とドリフト領域17の間で電荷が移動できるようになる。これによりエミッタ領域14とコレクタ領域15との間でIGBTの出力電流が流れる。
ゲート絶縁膜12は、例えば半導体基板10が酸化されて形成される酸化膜である。ゲート絶縁膜12はゲート電極11が形成されるトレンチの内壁に形成され、半導体基板10とゲート電極11との間に介在して両者を互いに絶縁している。本実施形態における半導体基板10は、図2に示すように、便宜的に領域Aと、領域Aを除く領域(以降、領域Bと呼称する)とを有している。領域Aにおけるゲート絶縁膜12の膜厚は、領域Bにおける膜厚と比較して厚くなっている。つまり、領域Aにおけるゲート絶縁膜12は、領域Bと比較してアバランシェ耐性が強化された強耐圧膜とされている。なお、本実施形態における領域Aは、図2に示すように2箇所に形成されているが、1箇所でも良いし、3箇所でも良い。ただし、領域AはIGBTの機能を奏する領域に対してごく一部に形成されるものであり、少なくともIGBTの機能を奏する領域に対して領域Aの占める面積は領域Bよりも小さくなっている。
なお、半導体基板10の裏面10bに形成された降伏部たる凹部10cは、半導体基板10を正面視したときに領域Aの内部に収まるように形成されている。本実施形態では、図1に示すように、ゲート絶縁膜12が相対的に厚くされた領域Aに該当する裏面10bに凹部10cが形成されている。凹部10cはゲート電極11の延設方向に沿って溝状となっており、半導体基板10を正面視すればゲート電極11に沿った帯状を成している。
上記した領域Aは特許請求の範囲に記載の弱耐圧領域に相当する。降伏部たる凹部10cは、弱耐圧領域たる領域Aにおける裏面10bの少なくとも一部に形成されている。半導体基板10を正面視したとき凹部10cが形成された部分とその近傍の領域はアバランシェ降伏電圧が領域Bに較べて低下している。このため、弱耐圧領域に属するゲート絶縁膜12の膜厚を領域Bよりも厚くして強耐圧膜とし、アバランシェ耐性を高くしている。
ベース領域13は、半導体基板10の一面10aの表層に形成されたP導電型の半導体領域である。
エミッタ領域14は、半導体基板10の一面10aの表層に形成されたN導電型の半導体領域である。エミッタ領域14は一部を一面10aに露出させつつ、ベース領域13に取り囲まれて形成されている。エミッタ領域14はゲート絶縁膜12に接触しつつゲート電極11の延設方向に沿って形成されている。エミッタ領域14は図示しないエミッタ電極と電気的に接触している。
コレクタ領域15は、半導体基板10の裏面10bの表層に形成されたP導電型の半導体領域である。コレクタ領域15は裏面10bの全面に亘って形成されている。このため、コレクタ領域15は裏面10bに形成された凹部10cにおける側面10dおよび底面10eにも面に沿って形成されている。コレクタ領域15は図示しないコレクタ電極と電気的に接触している。
フィールドストップ領域16は、半導体基板10内部の電界を緩和するために、半導体基板10の裏面10b側の表層であってコレクタ領域15に隣接するように形成されたN導電型の半導体領域である。フィールドストップ領域16は裏面10bの全面に亘って形成されている。このため、フィールドストップ領域16は裏面10bに形成された凹部10cにおける側面10dおよび底面10eにも面に沿って形成されている。
ドリフト領域17は、ベース領域13とフィールドストップ領域16との間に存在するN導電型の半導体領域である。
次に、本実施形態に係る半導体装置100を採用することによる作用効果について説明する。
本実施形態における半導体装置100は、半導体基板10の裏面10bに降伏部たる凹部10cが形成されている。凹部10cが形成された部分では、その他の部分に較べて半導体基板10の板厚が薄くなっているため、半導体基板10の一面10aと裏面10bとの間でアバランシェ降伏が生じうる電圧を意図的に低くすることができる。つまり、アバランシェ降伏が発生する程度の高速スイッチング下でIGBTを動作させても、アバランシェ降伏は半導体基板10内にランダムに発生せず、凹部10cおよびその近傍で発生させることができる。すなわち、設計者がアバランシェ降伏の発生箇所を制御することができる。
そして、この凹部10cは、弱耐圧領域(すなわち領域A)に形成されている。弱耐圧領域では、ゲート絶縁膜12が強耐圧膜とされているので、弱耐圧領域を除く領域(すなわち領域B)に較べてアバランシェ耐性が高くされている。このため、アバランシェ降伏が発生したとしても、領域Bに属するゲート絶縁膜12に較べてゲート絶縁膜12の劣化を抑制することができる。
このように、この半導体装置100を採用すれば、スイッチング損失を抑制するためにアバランシェ降伏現象が生じる程度の速さでスイッチングを行っても、ゲート絶縁膜12の劣化を生じにくくできる。
なお、IGBT全体としての素子耐圧は領域Bにおける耐圧として設計すればよい。通常、ゲート電極11に電荷が印加されてオン状態にある場合の耐圧(動耐圧Von)は、オフ状態にある場合の耐圧(静耐圧Voff)よりも小さくなる。素子全体として要求される耐圧Vは、動耐圧Vonよりも小さく設計されるべきである。
弱耐圧領域を除く領域である領域Bのドリフト領域17において生じる電圧φが、φ<Vを満たしていればよい。このとき、弱耐圧領域である領域Aではφ>Vとなる場合が有り得るが、弱耐圧領域では、ゲート絶縁膜12が強耐圧膜とされているので、ゲート絶縁膜12の劣化を抑制することができる。
ところで、領域Aにおけるゲート絶縁膜12の膜厚が領域Bに較べて厚くされていれば、アバランシェ耐性を絶対的に高くすることができる。しかしながら、領域Aにおける凹部10cでは半導体基板10の板厚が薄くなっているので、アバランシェ降伏発生時の電界強度が領域Bに較べて大きくなる虞がある。
そこで、凹部10cの深さに基づいてゲート絶縁膜12の厚膜化の程度を決定することが好ましい。具体的には、半導体基板10の板厚をTとし、凹部10cの深さをdとするとき、領域Aに属するゲート絶縁膜12の膜厚を、領域Bに属するゲート絶縁膜12のT/(T−d)倍以上に設定することが好ましい。
凹部10cが形成された部分の半導体基板10の板厚はT−dである。よって、領域Aにおいてゲート絶縁膜12にかかる電界強度は、領域Bに対して概ねT/(T−d)倍となる。したがって、領域Aに属するゲート絶縁膜12の膜厚を、領域Bに属するゲート絶縁膜12のT/(T−d)倍以上に設定することにより、アバランシェ降伏発生時におけるゲート絶縁膜12の耐圧を担保できる。
(変形例1)
第1実施形態における領域Aのゲート絶縁膜12は、その膜厚が領域Bよりも厚くなっているため、IGBTがオンするための閾値電圧Vthが、領域Bと比較して上昇してしまう。
第1実施形態における領域Aのゲート絶縁膜12は、その膜厚が領域Bよりも厚くなっているため、IGBTがオンするための閾値電圧Vthが、領域Bと比較して上昇してしまう。
ところで、通常、ゲート電極11はゲート電圧を印加するためのゲート配線が接続されているが、本変形例では、領域Aにおけるゲート電極11にはゲート配線を接続しない。これによれば、弱耐圧領域たる領域Aにおけるゲート電極11は電気的にフローティングとなる。このため、領域Aにおけるゲート電極11はベース領域13にチャネルを生じさせることがなく、IGBTのオンオフに寄与しない。したがって、ゲート絶縁膜12の膜厚が領域Bよりも厚くなっていることによる閾値電圧Vthの上昇を抑制することができる。
(変形例2)
変形例1ではゲート絶縁膜12の厚膜化に起因する閾値電圧Vthの上昇を抑制する態様として、ゲート電極11をフローティングにする例を示した。この態様の他、本変形例では、ベース領域13の不純物濃度に差をつける例を示す。
変形例1ではゲート絶縁膜12の厚膜化に起因する閾値電圧Vthの上昇を抑制する態様として、ゲート電極11をフローティングにする例を示した。この態様の他、本変形例では、ベース領域13の不純物濃度に差をつける例を示す。
具体的には、弱耐圧領域たる領域Aにおけるベース領域13の不純物濃度を、領域Bにおけるベース領域13の濃度よりも低く設定する。これによれば、領域Aにおいて閾値電圧Vthを低下させることができる。このため、ゲート絶縁膜12の厚膜化に起因する閾値電圧Vthの上昇を、ベース領域13の不純物濃度の減少に起因する閾値電圧Vthの低下で相殺することができる。
(変形例3)
第1実施形態における降伏部たる凹部10cは、図1および図3に示すように、矩形の断面を持つ溝である。しかしながら、凹部10cの断面形状は矩形に限定されるものではない。凹部10cの断面形状は、図4に示すように略半円でも良いし、図5に示すように、くさび形でもよい。
第1実施形態における降伏部たる凹部10cは、図1および図3に示すように、矩形の断面を持つ溝である。しかしながら、凹部10cの断面形状は矩形に限定されるものではない。凹部10cの断面形状は、図4に示すように略半円でも良いし、図5に示すように、くさび形でもよい。
第1実施形態に例示した矩形の凹部10cでは、側面10dと底面10eの繋目である角部で電界が集中するが、図4に示すような略半円の凹部10cではこれを抑制できる。これにより、裏面10b側における半導体基板10の劣化を抑制することができる。
逆に、図5に示すように凹部10cの断面がくさび形の態様では、底部の一点に電界が集中するので、弱耐圧領域において、アバランシェ降伏を発生させる箇所をより限定することができる。これにより、弱耐圧領域として設定する面積を抑制することができる。
(変形例4)
第1実施形態における弱耐圧領域は、図2に示すように、ゲート電極11の延設方向に沿った帯状に形成されている。しかしながら、この例に限定されるものではない。例えば、図6に示すように、弱耐圧領域が点状になっていても良い。このような態様では、降伏部たる凹部10cは、図7〜図9に示すように、半導体基板10の裏面10bをスポット状に穿った形状とする。
第1実施形態における弱耐圧領域は、図2に示すように、ゲート電極11の延設方向に沿った帯状に形成されている。しかしながら、この例に限定されるものではない。例えば、図6に示すように、弱耐圧領域が点状になっていても良い。このような態様では、降伏部たる凹部10cは、図7〜図9に示すように、半導体基板10の裏面10bをスポット状に穿った形状とする。
具体的には、図7に示すように、凹部10cの形状を直方体状とすることができる。また、図8に示すように、凹部10cの形状を略半球状とすることができる。また、図9に示すように、凹部10cの形状を錐状とすることができる。なお錐状とは、円錐、三角錐、四角錐等を指し、底面に相当する部分の形状を問わない。
(第2実施形態)
第1実施形態および変形例1〜4では、半導体基板10の裏面10bに凹部10cが形成されることで降伏部を成す例について説明した。降伏部は、アバランシェ降伏が領域Bよりも生じやすくするための裏面10b側の構造であるが、これは凹部10cに限定されない。
第1実施形態および変形例1〜4では、半導体基板10の裏面10bに凹部10cが形成されることで降伏部を成す例について説明した。降伏部は、アバランシェ降伏が領域Bよりも生じやすくするための裏面10b側の構造であるが、これは凹部10cに限定されない。
例えば、本実施形態における半導体装置110では、図10に示すように、コレクタ領域15のうち領域Aに属する少なくとも一部が、その不純物濃度が領域Bよりも高くされた高濃度コレクタ領域15aとなっている。このような態様では、高濃度コレクタ領域15aとドリフト領域17との間のポテンシャル勾配が領域Bよりも大きくなる。このため、領域Aでは領域Bよりも電界強度が大きくなるので、半導体基板10の一面10aと裏面10bとの間でアバランシェ降伏が生じうる電圧が低くなる。つまり、この高濃度コレクタ領域15aが特許請求の範囲に記載の降伏部に相当する。
なお、図10では簡単のためにフィールドストップ領域16を除いているが、第1実施形態と同様にフィールドストップ領域16を有していても良いし、第1実施形態のように凹部10cと組み合わせて実施しても良い。また、半導体基板10の一面10a側の構造は第1実施形態と同様である。
(第3実施形態)
第2実施形態では、コレクタ領域15の不純物濃度を降伏部と領域Bとで差をつけることで、領域Aにおけるアバランシェ降伏電圧を低下させる例について説明した。この他、フィールドストップ領域16の不純物濃度を領域Bに対して低くすることでも降伏部を形成できる。
第2実施形態では、コレクタ領域15の不純物濃度を降伏部と領域Bとで差をつけることで、領域Aにおけるアバランシェ降伏電圧を低下させる例について説明した。この他、フィールドストップ領域16の不純物濃度を領域Bに対して低くすることでも降伏部を形成できる。
例えば、本実施形態における半導体装置120では、図11に示すように、フィールドストップ領域16のうち領域Aに属する少なくとも一部が、その不純物濃度が領域Bよりも低くされた低濃度フィールドストップ領域16aとなっている。このような態様では、低濃度フィールドストップ領域16aとドリフト領域17との間のポテンシャル勾配が領域Bよりも大きくなる。このため、領域Aでは領域Bよりも電界強度が大きくなるので、半導体基板10の一面10aと裏面10bとの間でアバランシェ降伏が生じうる電圧が低くなる。つまり、この低濃度フィールドストップ領域16aが特許請求の範囲に記載の降伏部に相当する。
なお、低濃度フィールドストップ領域16aの不純物濃度は、ドリフト領域17の不純物濃度とフィールドストップ領域16の不純物濃度との間で任意に設定できる。低濃度フィールドストップ領域16aの不純物濃度がドリフト領域17と同一の場合は、実質的に当該箇所にフィールドストップ領域としての不純物ドープが実施されていない状態を指す。
また、低濃度フィールドストップ領域16aが形成されたうえに、第2実施形態と同様に、高濃度コレクタ領域15aも形成されるような態様でも良い。さらに、第1実施形態のように凹部10cと組み合わせて実施しても良い。
(第4実施形態)
上記した各実施形態では、半導体基板10の裏面10bに、アバランシェ降伏電圧が領域Bよりも低くなるような低耐圧構造、すなわち降伏部が形成される例を示した。これに対して、本実施形態では、半導体基板10の一面10a側に低耐圧構造が形成された例について説明する。
上記した各実施形態では、半導体基板10の裏面10bに、アバランシェ降伏電圧が領域Bよりも低くなるような低耐圧構造、すなわち降伏部が形成される例を示した。これに対して、本実施形態では、半導体基板10の一面10a側に低耐圧構造が形成された例について説明する。
本実施形態における半導体装置130は、図12に示すように、ドリフト領域17のうちベース領域13に接する領域であって領域Aに属する少なくとも一部に、電荷蓄積領域18を有している。電荷蓄積領域18はドリフト領域17よりも不純物濃度が高くされたN導電型の半導体領域である。
電荷蓄積領域18では、ドリフト領域17よりも高濃度のN導電型であるから、ベース領域13からドリフト領域17に至るポテンシャル勾配が領域Bに較べて大きくなっている。このため、領域Aでは領域Bよりも電界強度が大きくなるので、半導体基板10の一面10aと裏面10bとの間でアバランシェ降伏が生じうる電圧が低くなる。
なお、本実施形態における半導体装置130では、裏面10bは平面状をなし、コレクタ領域15およびフィールドストップ領域16の不純物濃度も裏面10b全面に亘って一様であるが、第1実施形態〜第3実施形態の態様を組み合わせても良い。
(その他の実施形態)
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記した各実施形態においては、半導体装置100〜130として、絶縁ゲートバイポーラトランジスタ(IGBT)を例に説明したが、本発明はゲート絶縁膜12を有する種々の縦型スイッチング素子に適用可能である。例えば縦型のMOSFETにも適用可能である。
また、弱耐圧領域(領域A)の形状として、第1実施形態のような帯状や変形例4のような点状を例示したが、L字状やその他形状としても良い。また、これらが共存していても良い。
また、上記した各実施形態における半導体領域の不純物濃度を具体的に例示していないが、スイッチング素子が要求仕様を満たしつつ動作するための適切な値に設定される。なお、半導体基板10を正面視したときに一部のみ形成される弱耐圧領域では、要求仕様に定められる耐圧を必ずしも満足していなくても良い。
10…半導体基板,11…ゲート電極,12…ゲート絶縁膜,13…ベース領域,14…エミッタ領域,15…コレクタ領域,16…フィールドストップ領域,17…ドリフト領域,10c…凹部(降伏部),A…弱耐圧領域
Claims (11)
- 半導体基板(10)における一面(10a)の表層にゲート電極(11)を備え、前記一面と、前記一面と反対側の裏面(10b)との間で電流が流れる縦型の半導体装置であって、
前記半導体基板は、前記半導体基板を正面視したときに、他の領域に較べて動耐圧が弱くされた弱耐圧領域(A)を有し、
前記ゲート電極と前記半導体基板との間に介在するゲート絶縁膜(12)のうち少なくとも前記弱耐圧領域に属する前記ゲート絶縁膜は、前記弱耐圧領域を除く部分に較べてアバランシェ耐性が高くされた強耐圧膜とされる半導体装置。 - 前記弱耐圧領域における前記裏面のうち少なくとも一部は、前記弱耐圧領域を除く領域(B)に比べて前記一面との間のアバランシェ降伏電圧が低くなるようにされた降伏部(10c,15a,16a)を有する請求項1に記載の半導体装置。
- 前記半導体基板の裏面側の表層に、絶縁ゲートバイポーラトランジスタを構成する不純物領域であるコレクタ領域(15)を備え、
前記降伏部は、前記弱耐圧領域を除く部分に比べて前記コレクタ領域の不純物濃度が高い請求項2に記載の半導体装置。 - 前記半導体基板の裏面側の表層に、絶縁ゲートバイポーラトランジスタを構成する不純物領域であるコレクタ領域(15)と、前記コレクタ領域よりも前記一面側に不純物領域であるフィールドストップ領域(16)と、を備え、
前記降伏部は、前記弱耐圧領域を除く部分に比べて前記フィールドストップ領域の不純物濃度が低い請求項2または請求項3に記載の半導体装置。 - 前記降伏部は、前記弱耐圧領域を除く部分に比べて前記半導体基板の板厚が薄くなるように前記裏面が凹状となっている請求項2〜4のいずれか1項に記載の半導体装置。
- 前記弱耐圧領域は、前記半導体基板を正面視したときに、前記ゲート電極の延設方向に沿って帯状に形成される請求項1〜5のいずれか1項に記載の半導体装置。
- 前記弱耐圧領域は、前記半導体基板を正面視したときに、点状に形成される請求項1〜5のいずれか1項に記載の半導体装置。
- 前記強耐圧膜は、前記弱耐圧領域を除く部分に比べて、前記ゲート絶縁膜の膜厚が厚い請求項1〜7のいずれか1項に記載の半導体装置。
- 前記弱耐圧領域における前記裏面のうち少なくとも一部は、前記弱耐圧領域を除く領域に比べて前記一面との間のアバランシェ降伏電圧が低くなるようにされた降伏部(10c)を有し、
前記降伏部は、前記弱耐圧領域を除く部分に比べて前記半導体基板の板厚が長さdだけ薄くなるように前記裏面が凹状となっており、
前記強耐圧膜の膜厚は、前記半導体基板の板厚をTとしたとき、前記弱耐圧領域を除く部分における前記ゲート絶縁膜の膜厚に対して、T/(T−d)倍以上とされる請求項8に記載の半導体装置。 - 前記強耐圧膜に対応する前記ゲート電極は電気的にフローティングとされる請求項8または請求項9のいずれか1項に記載の半導体装置。
- 前記ゲート絶縁膜に隣接し、前記ゲート電極に電圧が印加されることによりチャネルを生じる不純物領域であるベース領域(13)を備え、
前記強耐圧膜とされる前記ゲート絶縁膜に対応する前記ベース領域は、前記弱耐圧領域を除く部分に比べて不純物濃度が低い請求項8または請求項9のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207488A JP2017079292A (ja) | 2015-10-21 | 2015-10-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207488A JP2017079292A (ja) | 2015-10-21 | 2015-10-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017079292A true JP2017079292A (ja) | 2017-04-27 |
Family
ID=58667161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207488A Pending JP2017079292A (ja) | 2015-10-21 | 2015-10-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017079292A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020036015A1 (ja) * | 2018-08-14 | 2020-02-20 | 富士電機株式会社 | 半導体装置および製造方法 |
JP2020102540A (ja) * | 2018-12-21 | 2020-07-02 | トヨタ自動車株式会社 | 半導体装置 |
-
2015
- 2015-10-21 JP JP2015207488A patent/JP2017079292A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020036015A1 (ja) * | 2018-08-14 | 2020-02-20 | 富士電機株式会社 | 半導体装置および製造方法 |
JPWO2020036015A1 (ja) * | 2018-08-14 | 2021-02-15 | 富士電機株式会社 | 半導体装置および製造方法 |
US11901443B2 (en) | 2018-08-14 | 2024-02-13 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method |
JP2020102540A (ja) * | 2018-12-21 | 2020-07-02 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6022774B2 (ja) | 半導体装置 | |
US9391070B2 (en) | Semiconductor device | |
JP6515484B2 (ja) | 半導体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
JP2007184486A (ja) | 半導体装置 | |
JP5941448B2 (ja) | 半導体装置 | |
JP2007123570A (ja) | 半導体装置 | |
JP2012064641A (ja) | 半導体装置 | |
JP5983864B2 (ja) | トレンチゲート電極を利用するigbt | |
JP2008277352A (ja) | 半導体装置 | |
JP5365019B2 (ja) | 半導体装置 | |
JP2008244466A (ja) | 半導体装置 | |
JP2016058428A (ja) | 半導体装置 | |
JP2011055017A (ja) | 半導体装置 | |
JP2020177973A (ja) | 半導体装置 | |
CN111326510B (zh) | 半导体装置 | |
JP2019117867A (ja) | 半導体装置 | |
JP2017079292A (ja) | 半導体装置 | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
JP6173987B2 (ja) | 半導体装置 | |
JPWO2019012813A1 (ja) | 半導体装置 | |
JP2010093080A (ja) | 半導体装置 | |
JP7010184B2 (ja) | 半導体装置 | |
US9184247B2 (en) | Power semiconductor device capable of maintaining a withstand voltage | |
JP2013069871A (ja) | 半導体装置 |