DE112011105681B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112011105681B4
DE112011105681B4 DE112011105681.8T DE112011105681T DE112011105681B4 DE 112011105681 B4 DE112011105681 B4 DE 112011105681B4 DE 112011105681 T DE112011105681 T DE 112011105681T DE 112011105681 B4 DE112011105681 B4 DE 112011105681B4
Authority
DE
Germany
Prior art keywords
layer
diode
igbt
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011105681.8T
Other languages
English (en)
Other versions
DE112011105681T5 (de
Inventor
Tomoharu IKEDA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112011105681T5 publication Critical patent/DE112011105681T5/de
Application granted granted Critical
Publication of DE112011105681B4 publication Critical patent/DE112011105681B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Abstract

Verfahren zum Herstellen eines Halbleiterbauelements, umfassend ein Halbleitersubstrat (100), in dem ein Diodengebiet (12) und ein IGBT-Gebiet (11) ausgebildet sind, wobei das Diodengebiet (12) umfasst: eine Anodenschicht (125) eines ersten Leitfähigkeitstyps an einer oberen Oberfläche des Halbleitersubstrates, eine Dioden-Bodyschicht (113) des ersten Leitfähigkeitstyps, ausgebildet auf einer unteren Oberflächenseite der Anodenschicht, eine Dioden-Driftschicht (112) eines zweiten Leitfähigkeitstyps, ausgebildet auf einer unteren Oberflächenseite der Dioden-Bodyschicht, eine Kathodenschicht (121) des zweiten Leitfähigkeitstyps, ausgebildet auf einer unteren Oberflächenseite der Dioden-Driftschicht (112), und mit einer höheren Dichte an Fremdatomen des zweiten Leitfähigkeitstyps als in der Dioden-Driftschicht (112), eine erste Schicht (143) innerhalb eines Diodengrabens (141), die die Dioden-Driftschicht (112) von der oberen Oberflächenseite des Halbleitersubstrates her erreicht, und eine zweite Schicht (144) in der ersten Schicht (143), und mit einem unteren Ende, das tiefer als die Grenze zwischen der Dioden-Bodyschicht (113) und der Dioden-Driftschicht (112) angeordnet ist, und wobei das IGBT-Gebiet umfasst: eine Emitterschicht (114) des zweiten Leitfähigkeitstyps an der oberen Oberfläche des Halbleitersubstrats, eine IGBT-Bodyschicht (113) des ersten Leitfähigkeitstyps, ausgebildet an einer lateralen Seite und an einer unteren Oberflächenseite der Emitterschicht (114), und mit einem Teil davon an der oberen Oberfläche des Halbleitersubstrats (100), eine IGBT-Driftschicht (112) des zweiten Leitfähigkeitstyps, ausgebildet an einer unteren Oberflächenseite der IGBT-Bodyschicht (113), ...

Description

  • Technisches Gebiet
  • Die in der vorliegenden Beschreibung beschriebene Technik bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • Stand der Technik
  • Die Anmeldeschrift US 2009/0 278 166 A1 offenbart eine Halbleitervorrichtung, bei der sowohl ein IGBT-Gebiet und ein Dioden-Gebiet in dem gleichen Halbleitersubstrat enthalten sind mit einem Gebiet niedriger Lebensdauer, das in wenigstens einem Teil der Driftschicht innerhalb des Dioden-Gebiets ausgebildet ist und die Lebensdauer der Löcher verringert.
  • Die Patentschrift US 6 247 460 B1 offenbart einen Ansammel-Graben auf der vorderen Oberfläche eines Vorrichtungssubstrates. Gemäß einer Ausführungsform induziert der Ansammelungs-Graben Stress und bildet gleichzeitig eine Einfangzone zum Ansammeln von Verunreinigungen in einer IC-Struktur.
  • Die Anmeldeschrift US 2007/0 080 407 A1 offenbart einen IGBT mit einem erweiterten N+-Typ Gebiet, das selektiv in einem P+-Typ Gebiet ausgebildet ist, um eine integrierte Diode zusammen mit dem N+-Typ Gebiet, einem N–-Typ Basisgebiet und einem P–-Typ Basisgebiet in einem Halbleitersubstrat zu bilden. Das N–-Typ Basisgebiet enthält ein Rekombinationsgebiet zwischen dem P-Typ Basisgebiet und einer Kollektorelektrode um Minoritätsladungsträger, die um das Rekombinationsgebiet herum angesammelt sind, in einem ersten Basisgebiet durch das Rekombinationsgebiet zu akquirieren, um die Recovery-Eigenschaften der Diode zu verbessern, ohne die Spannung in der Vorwärtsrichtung zu erhöhen.
  • Die veröffentlichten Japanischen Patentanmeldungen JP 2007-103 770 A und JP 2008-192 737 A beschreiben Halbleitervorrichtungen mit jeweils einem Halbleitersubstrat, in dem ein Diodengebiet und ein IGBT-Gebiet ausgebildet sind. In den Diodengebieten dieser Halbleitervorrichtungen wird eine Defektschicht zum Kontrollieren der Lebenszeit eines Leitungsträgers ausgebildet, um die Ausheilcharakteristik einer Diode zu verbessern. Die Defektschicht wird durch Beschuss mit leichten Ionen oder Ähnlichem in eine Tiefenrichtung des Halbleitersubstrates erzeugt. Um die Defektschicht selektiv in dem Diodengebiet auszubilden, werden die leichten Ionen oder Ähnliches in einem Zustand auf das Halbleitersubstrat geschossen, in dem die Gebiete des Halbleitersubstrates, in denen die Defektschicht nicht ausgebildet werden soll, durch eine Maske bedeckt sind.
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Beim Bestrahlen mit leichten Ionen oder Ähnlichem unter Verwendung einer Maske muss eine Ausrichtungsjustierung zum Ausrichten der Position der Defektschicht und der Position des Diodengebietes durchgeführt werden. Falls die Ausrichtungsgenauigkeit unzureichend ist und die Position, an der die Maske ausgebildet ist, ungeeignet ist, wird die Defektschicht letztendlich auch in dem IGBT-Gebiet ausgebildet. Falls die Defektschicht in dem IGBT-Gebiet ausgebildet wird, kann sich die IGBT-Charakteristik derart verschlechtern, dass sich ein höherer Verlust aufgrund eines erhöhten Widerstandes im Einschaltfall des IGBT ergibt.
  • Eine Aufgabe der vorliegenden Erfindung ist es daher, eine Ausgestaltung eines Halbleiterbauelements bereitzustellen, welche die selektive Ausbildung einer Defektschicht in einem Diodengebiet ermöglicht, ohne eine Bestrahlung mit leichten Ionen oder Ähnlichem unter Verwendung einer Maske durchzuführen, durch ein Verfahren zur Herstellung der Halbleitervorrichtung bereitzustellen.
  • Lösung des technischen Problems
  • Die vorliegende Beschreibung offenbart eine Halbleitervorrichtung mit einem Halbleitersubstrat, in dem ein Diodengebiet und ein IGBT-Gebiet ausgebildet sind. Das Diodengebiet umfasst: eine an der oberen Oberfläche des Halbleitersubstrats freigelegte Anodenschicht vom ersten Leitfähigkeitstyp; eine auf der unteren Oberflächenseite der Anodenschicht ausgebildete Dioden-Bodyschicht eines ersten Leitfähigkeitstyps; eine auf der unteren Oberflächenseite der Dioden-Bodyschicht ausgebildete Dioden-Driftschicht von einem zweiten Leitfähigkeitstyp; eine auf der unteren Oberflächenseite der Dioden-Driftschicht ausgebildete Kathodenschicht vom zweiten Leitfähigkeitstyp, und mit einer höheren Dichte an Fremdatomen als in der Dioden-Driftschicht; eine erste Schicht innerhalb eines Diodengrabens, welche die Dioden-Driftschicht von der oberen Oberflächenseite des Halbleitersubstrates her erreicht; und eine zweite Schicht innerhalb der ersten Schicht, wobei ein unteres Ende der zweiten Schicht näher an dem Übergang zwischen der Dioden-Bodyschicht und der Dioden-Driftschicht angeordnet ist. Das IGBT-Gebiet umfasst: eine an der oberen Oberfläche des Halbleitersubstrates freigelegte Emitterschicht vom zweiten Leitfähigkeitstyp; eine an einer lateralen Seite und einer unteren Oberflächenseite der Emitterschicht ausgebildete IGBT-Bodyschicht vom ersten Leitfähigkeitstyp, wobei ein Teil davon an der oberen Oberfläche des Halbleitersubstrates freigelegt ist; eine auf der unteren Oberflächenseite der IGBT-Bodyschicht ausgebildete IGBT-Driftschicht vom zweiten Leitfähigkeitstyp; eine auf der unteren Oberflächenseite der IGBT-Driftschicht ausgebildete Kollektorschicht vom ersten Leitfähigkeitstyp; und ein IGBT-Gate, das die IGBT-Bodyschicht von der oberen Oberflächenseite des Halbleitersubstrates durchdringt und bis zur IGBT-Driftschicht reicht. Die zweite Schicht drückt die erste Schicht in einer Richtung von innen nach außen des Diodengrabens. Ein Lebensdauer-Kontrollgebiet wird mindestens in einer Tiefe des unteren Endes der zweiten Schicht in der Dioden-Driftschicht ausgebildet, und die Kristalldefektdichte in dem Lebensdauer-Kontrollgebiet ist höher als die Kristalldefektdichte außerhalb des Lebensdauer-Kontrollgebietes.
  • Gemäß dem oben beschriebenen Halbleiterbauelement presst die zweite Schicht die erste Schicht in einer Richtung von innen nach außen des Diodengrabens. Die erste Schicht ist daher in einem Bereich gepresst, in dem die zweite Schicht ausgebildet ist, aber nicht in einem Bereich, in dem die zweite Schicht nicht ausgebildet ist. Ein Lebensdauer-Kontrollgebiet mit hoher Kristalldefektdichte ist daher wenigstens in der Nähe des unteren Endes der zweiten Schicht in dem Halbleitersubstrat ausgebildet. Da das untere Ende der zweiten Schicht tiefer als der Übergang zwischen der Dioden-Bodyschicht und der Dioden-Driftschicht liegt, wird das Lebensdauer-Kontrollgebiet in der Dioden-Driftschicht ausgebildet. Es kann daher eine Halbleitervorrichtung bereitgestellt werden, bei der in einem Diodengebiet selektiv eine Defektschicht ausgebildet ist, ohne eine Bestrahlung mit leichten Ionen oder Ähnlichem unter Verwendung einer Maske. Da das Lebensdauer-Kontrollgebiet entsprechend der Position des Diodengrabens ausgebildet wird, wird keine Ausrichtungsjustierung benötigt, und eine hervorragende Wiederholbarkeit kann erreicht werden. Da die Ausrichtungsjustierung und die Bestrahlung mit leichten Ionen oder Ähnlichem nicht länger benötigt werden, kann der Herstellungsprozess vereinfacht werden, und gleichzeitig kann das Halbleiterbauelement mit dem Lebensdauer-Kontrollgebiet zuverlässig hergestellt werden.
  • In dem oben beschriebenen Halbleiterbauelement kann das zweite Material, das ein Material der zweiten Schicht ist, ein Oxid des ersten Materials sein, das ein Material der ersten Schicht ist.
  • Die vorliegende Erfindung stellt ein Verfahren zur Herstellung des oben beschriebenen Halbleiterbauelements bereit. Dieses Verfahren zur Herstellung umfasst: Einfüllen eines ersten Materials, das ein Material der ersten Schicht ist, in den Diodengraben, der in diesem Zustand einen Hohlraum enthält; und Auffüllen und Ausbreiten eines zweiten Materials, das ein Material der zweiten Schicht ist, in den Hohlraum des aufgefüllten ersten Materials. Außerdem kann das zweite Material ein Oxid des ersten Materials sein, und während des Ausbreitens kann das erste Material im Inneren des Hohlraums oxidiert und ausgebreitet werden.
  • Kurze Beschreibung der Figuren
  • 1 ist eine Querschnittsansicht eines Halbleiterbauelementes hergestellt nach dem erfindungsgemäßen Verfahren.
  • 2 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 3 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 4 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 5 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 6 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 7 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 8 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 9 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 10 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 11 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 12 zeigt eine Querschnittsansicht eines Halbleiterbauelementes.
  • 13 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 14 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • 15 zeigt ein Diagramm, das ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements darstellt.
  • Beschreibung der Ausführungsformen
  • Die vorliegende Beschreibung offenbart ein Verfahren zur Herstellung eines Halbleiterbauelementes mit einem Halbleitersubstrat, in dem ein Diodengebiet und ein IGBT-Gebiet ausgebildet sind. In dem Diodengebiet ist ein vertikaler Diodengraben ausgebildet, der von einer oberen Oberflächenseite des Halbleitersubstrates her eine Dioden-Driftschicht erreicht. Eine erste Schicht ist in dem Diodengraben eingebettet, und eine zweite Schicht kann in der ersten Schicht vergraben sein. Ein unteres Ende der zweiten Schicht ist tiefer als der Übergang zwischen der Dioden-Bodyschicht und der Dioden-Driftschicht angeordnet. Die zweite Schicht kann die erste Schicht in eine Richtung von innen nach außen des Diodengrabens drücken. Ein Lebensdauer-Kontrollgebiet kann in der Dioden-Driftschicht ausgebildet sein. Das Lebensdauer-Kontrollgebiet kann in der Nähe des unteren Endes der zweiten Schicht ausgebildet sein. Insbesondere kann das Lebensdauer-Kontrollgebiet mindestens in einer Tiefe des unteren Endes der zweiten Schicht ausgebildet sein, und kann sich außerdem bis über (eine obere Oberflächenseite des Halbleitersubstrates) oder unter (eine untere Oberflächenseite des Halbleitersubstrates) das untere Ende der zweiten Schicht erstrecken.
  • Für die erste Schicht kann das gleiche Material, wie es für die Gate-Elektrode in dem IGBT-Gebiet verwendet wird, genutzt werden. Wird für das erste Material, das ein Material der ersten Schicht ist, das gleiche Material verwendet wie für die Gate-Elektrode des IGBT-Gebiets, kann das Ausbilden der ersten Schicht und der Gate-Elektrode miteinander kombiniert werden. Materialien, die bevorzugter Weise, aber natürlich nicht darauf beschränkt sind, als erstes Material verwendet werden können, sind Polysilizium, Siliziumnitrit (SiNx), Siliziumgermanium (SiGe) und Siliziumcarbid (SiC). Die erste Schicht kann von einer oberen Oberflächen-Elektrode (zum Beispiel einer Emitter-Elektrode), die auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet ist, durch eine Isolationsschicht isoliert sein. Alternativ dazu können die erste Schicht und die obere Oberflächenelektrode elektrisch miteinander verbunden sein.
  • Die zweite Schicht muss nur in der ersten Schicht vergraben sein und die erste Schicht in der Richtung von innen nach außen des Diodengrabens drücken. Beispielsweise kann die zweite Schicht durch Einfüllen eines Materials, dessen Volumen sich bei thermischer Behandlung ausdehnt, in einem Hohlraum der ersten Schicht ausgebildet werden. Alternativ dazu kann die zweite Schicht auch durch Durchführung einer Wärmebehandlung und Verwendung eines Materials, das in dem Hohlraum in der ersten Schicht ausgebildet wird und dessen Volumen sich ausdehnt, hergestellt werden. Aufgrund der Erzeugung oder der Volumenausdehnung der zweiten Schicht durch eine Wärmebehandlung drückt die zweite Schicht die erste Schicht von der Innenseite zur Außenseite des Diodengrabens. Ein zweites Material, das als Material für die zweite Schicht verwendet wird, wird bevorzugter Weise erzeugt oder im Volumen ausgedehnt in der Wärmebehandlung (zum Beispiel Ausbilden eines Siliziumoxidfilms als Oberflächen isolierender Film oder eine Wärmebehandlung durch Ausheilen nach dem Einbringen der Fremdstoffionen), die üblicherweise in dem Herstellungsprozess des Halbleiterbauelements durchgeführt wird.
  • Die zweite Schicht ist bevorzugter Weise ein Oxid, das durch Oxidation der ersten Schicht hergestellt wird. In diesem Fall wird die erste Schicht bevorzugter Weise in einem Zustand mit Hohlraum ausgebildet, und die zweite Schicht danach durch Oxidation eines Teils, der dem Hohlraum der ersten Schicht gegenüber steht, und durch das Aufwachsen eines Oxidfilms auf der oberen Oberfläche der ersten Schicht im Inneren des Hohlraums ausgebildet. Der Schritt des Ausbildens der zweiten Schicht kann unter Verwendung der Wärmebehandlung, die üblicherweise in dem Herstellungsprozess des Halbleiterbauelements durchgeführt wird, ausgeführt werden. In der vorliegenden Beschreibung bedeutet „eine erste Schicht mit einem Hohlraum”, dass obere Oberflächen der ersten Schicht durch einen Abstand voneinander getrennt sind oder aber im Inneren des Diodengrabens miteinander in Kontakt stehen. Für die zweite Schicht muss es nur möglich sein, während des Ausbildens der Schicht wenigstens den Hohlraum aufzufüllen und bevorzugter Weise so expandieren zu können, dass das Volumen des Hohlraumes überschritten wird.
  • Das Halbleiterbauelement kann außerdem eine Pufferschicht in Kontakt mit der unteren Oberfläche der Driftschicht, und eine Kollektorschicht und eine Kathodenschicht in Kontakt mit einer unteren Oberfläche der Pufferschicht aufweisen. Außerdem können die erste Schicht und die zweite Schicht von der oberen Oberflächenelektrode isoliert sein oder können in Kontakt mit der oberen Oberflächenelektrode stehen.
  • Das Halbleiterbauelement kann mittels dem erfindungsgemäßen Verfahren hergestellt werden. Ohne einen komplizierten Herstellungsprozess ergänzen zu müssen, kann die erste Schicht und die zweite Schicht im Inneren des Grabens in dem Diodengebiet ausgebildet werden, und die Gate-Elektrode kann in dem Graben in dem IGBT-Gebiet in dem Zustand ohne Hohlraum ausgebildet werden. Insbesondere wenn die erste Schicht und die Gate-Elektrode aus dem gleichen Material hergestellt sind oder wenn, zusätzlich, die zweite Schicht eine Oxidschicht ist, die durch thermische Behandlung der ersten Schicht erzeugt wurde, kann die erste Schicht und die zweite Schicht des Diodengebiets gleichzeitig mit dem Ausbilden der Gate-Elektrode, eines Oberflächen-Isolationsfilms oder Ähnlichem ausgebildet werden. Hierdurch kann die Anzahl der Prozessschritte weiter verringert werden. Beispielsweise durch das Vorgeben einer Grabenbreite (eine Breite in einer Richtung senkrecht zur Längsrichtung eines Grabens) des Diodengates breiter als die Grabenbreite des IGBT-Gates, kann die erste Schicht in einem Zustand mit Hohlraum im Inneren des Diodengrabens ausgebildet werden, und die Gate-Elektrode kann in den IGBT-Graben im Zustand ohne Hohlraum eingebracht werden. Zusätzlich kann die erste Schicht und die Gate-Elektrode in gleicher Art und Weise durch Anpassen eines geneigten Designs hergestellt werden, indem die Grabenbreite des IGBT-Gates von der oberen Oberflächenseite zur unteren Oberfläche des Halbleitersubstrats hin schmaler wird, während die Grabenbreite des Diodengates in die Tiefenrichtung des Halbleitersubstrats konstant bleibt.
  • Außerdem hat die Position, an der das Lebensdauer-Kontrollgebiet ausgebildet wird, eine höhere Reproduzierbarkeit verglichen mit dem konventionellen Bestrahlen mit geladenen Teilchen, wenn das Lebensdauer-Kontrollgebiet durch Ausbilden der zweiten Schicht hergestellt wird. Gemäß der vorliegenden Erfindung kann das Lebensdauer-Kontrollgebiet durch die Prüfung in der Beziehung zwischen den Positionen der zweiten Schicht oder ähnlicher und der Position des Lebensdauer-Kontrollgebiets durch ein Experiment oder eine vorher durchgeführte Simulation mit verbesserter Reproduzierbarkeit an geeigneter Stelle ausgebildet werden. Durch die sichergestellte Reproduzierbarkeit muss der Abstand zwischen dem IGBT-Gebiet und dem Diodengebiet unter Berücksichtigung der Produktionstoleranz nicht groß gewählt werden. Falls daher selbst der Abstand zwischen dem IGBT-Gebiet und dem Diodengebiet kleiner als üblich designed wird, kann trotzdem sichergestellt werden, dass das Lebensdauer-Kontrollgebiet nicht innerhalb des IGBT-Gebiets ausgebildet wird.
  • [Erste Ausführungsform]
  • (Halbleiterbauelement)
  • Das Halbleiterbauelement 10, wie in 1 gezeigt, ist ein RC-IGBT mit einem Halbleitersubstrat 100, in dem ein IGBT und eine Diode ausgebildet sind.
  • Die Halbleitervorrichtung umfasst: ein Halbleitersubstrat 100; isolierte Gates 130; Dummy-Gates 140, auf einer oberen Oberfläche des Halbleitersubstrats 100 ausgebildete obere Oberflächen-Isolationsschichten 150; obere Oberflächenelektroden 102, die in Kontakt mit der oberen Oberfläche des Halbleitersubstrats 100 stehen; und untere Oberflächen-Elektroden 103, die in Kontakt mit einer unteren Oberfläche des Halbleitersubstrats 100 stehen. Das Halbleitersubstrat 100 umfasst ein IGBT-Gebiet 11 und ein Diodengebiet 12. Die isolierten Gates 130 und die Dummy-Gates 140 sind entsprechend in dem Halbleitersubstrat 100 mit in etwa konstanten Intervallen ausgebildet.
  • Das Halbleitersubstrat 100 umfasst n+-Typ Emitterschichten 114, p+-Typ Bodycontact-Schichten 115, p+-Typ Anodenschichten 125, eine p-Typ Bodyschicht 113, eine n-Typ Driftschicht 112, eine p+-Typ Kollektorschicht 111 und eine n+-Typ Kathodenschicht 121. Die Emitterschichten 114, die Bodycontact-Schichten 115 und die Anodenschichten 125 sind auf der oberen Oberfläche des Halbleitersubstrats 100 herausgestellt und sind in Kontakt mit der oberen Oberflächenelektrode 102. Die Bodyschicht 113 ist auf den unteren Oberflächen der Emitterschichten 114, der Bodycontact-Schichten 115 und der Anodenschichten 125 ausgebildet. Die Driftschicht 112 ist auf der unteren Oberfläche der Bodyschicht 113 ausgebildet. Die Kollektorschicht 111 und die Kathodenschicht 121 sind auf der unteren Oberfläche der Driftschicht 112 ausgebildet. Die Kollektorschicht, die Bodycontact-Schichten 115 und die Anodenschichten 125 haben eine höhere Dichte an p-Typ-Fremdatomen als die Bodyschicht 113. Die Emitterschichten 114 und die Kathodenschicht 121 haben eine höhere Dichte an n-Typ-Fremdatomen als die Driftschicht 112. In dem Halbleiterbauelement 10 sind die Dioden-Driftschicht und die IGBT-Driftschicht als eine einzige Schicht (Driftschicht 112) ausgebildet. Von der Driftschicht 112 gehört ein Teil zur IGBT-Region 11, die IGBT-Driftschicht, und ein anderer Teil, die Dioden-Driftschicht, zum Diodengebiet 12. Außerdem sind in dem Halbleiterbauelement 10 ein Teil der Dioden-Bodyschicht und der IGBT-Bodyschicht als eine einzige Schicht (Bodyschicht 113) ausgebildet. Von der Bodyschicht 113 ist der Teil des IGBT-Gebiets 11 die IGBT-Bodyschicht, und der Teil in dem Diodengebiet 12 die Dioden-Bodyschicht. Die IGBT-Bodyschicht umfasst außerdem die Bodycontact-Schicht 115.
  • In dem IGBT-Gebiet 11 durchdringen die isolierten Gates 130 die Bodyschicht 113 von der oberen Oberflächenseite des Halbleitersubstrats 100 her und reichen bis zur Driftschicht 112. Jedes isolierte Gate 130 umfasst eine Gate-Isolationsschicht 132 auf der Innenwand eines Grabens 131, der auf der oberen Oberflächenseite des Halbleitersubstrats 100 ausgebildet ist, und eine Gate-Elektrode 131, die von der Gate-Isolationsschicht 132 bedeckt ist und die in dem Graben 131 eingefüllt ist. Die isolierten Gates 130 sind in Kontakt mit der Bodyschicht 113 eines Abschnitts, der die Emitterschichten 114 und die Driftschicht 112 voneinander isoliert. Die Gate-Elektroden 133 sind durch die oberen Oberflächen-Isolationsschichten 150 von der oberen Oberflächenelektrode 102 isoliert.
  • In dem Diodengebiet 12 durchdringen die Dummy-Gates 140 die Bodyschicht 113 von der oberen Oberflächenseite des Halbleitersubstrats 100 her und reichen bis zur Driftschicht 112. Jedes Dummy-Gate 140 umfasst einen Dummy-Gate-Isolationsfilm 142 auf einer Innenwand eines Grabens 141, eine erste Schicht 143, die in den Graben 141 gefüllt ist und von dem Dummy-Gate-Isolationsfilm 142 bedeckt ist, und eine zweite Schicht 144, vergraben in der ersten Schicht 143. Die Dummy-Gates 140 sind in Kontakt mit der Bodyschicht 113. Jede erste Schicht 143 ist von der oberen Oberflächenelektrode 102 durch den oberen Oberflächen-Isolationsfilm 150 isoliert. Die Grabenbreite D12 der Dummy-Gates 140 ist breiter als die Grabenbreite D11 der Isolationsgates 130. Jede zweite Schicht 144 erstreckt sich entlang der longitudinalen Richtung der Dummy-Gates 140. Außerdem ist ein unteres Ende 144a jeder zweiten Schicht 144 tiefer angeordnet als ein Übergang zwischen der Bodyschicht 113 und der Driftschicht 112. In dem Bereich, in dem die zweiten Schichten 144 entlang der Tiefenrichtung des Halbleitersubstrats 100 ausgebildet sind, drücken die zweiten Schichten 144 entsprechend die ersten Schichten 143 in einer Richtung von innen nach außen der Gräben 141. Die ersten Schichten 143 werden in dem Bereich, in dem die zweiten Schichten 144 nicht ausgebildet sind, nicht gedrückt. Jede zweite Schicht 144 ist in Richtung der unteren Oberfläche des Halbleitersubstrats 100 in Längsrichtung des Dummy-Gates und in Graben-Breitenrichtung (eine Querrichtung) mit der ersten Schicht 143 in Kontakt. Zusätzlich ist jede zweite Schicht 144 in Richtung der oberen Oberfläche des Halbleitersubstrats 100 in Kontakt mit einer oberen Oberflächenisolationsschicht 153. Die Gate-Elektroden 133 und die ersten Schichten 143 sind aus dem gleichen Material (Polysilizium) gebildet. Die zweiten Schichten sind aus einem Material gebildet, das ein Oxid (Siliziumoxid) der ersten Schichten 143 ist.
  • Ein Lebensdauer-Kontrollgebiet 127 ist in der Driftschicht 112 in dem Diodengebiet 52 ausgebildet. Das Lebensdauer-Kontrollgebiet 127 erstreckt sich bis zu einem Übergang zwischen dem IGBT-Gebiet 51 und dem Diodengebiet 52 (übereinstimmend mit einem Übergangsgebiet zwischen der Kollektorschicht 111 und der Kathodenschicht 121), ist aber nicht in dem IGBT-Gebiet 51 ausgebildet. Das Lebensdauer-Kontrollgebiet 127 wird in einer Tiefe der unteren Enden 144a der zweiten Schichten 144 und in der Nähe davon ausgebildet und erstreckt sich in planarer Richtung des Halbleitersubstrats 100 in dieser Tiefe. Die Kristall-Defektdichte innerhalb des Lebensdauer-Kontrollgebiets 127 ist größer als die Kristall-Defektdichte in der Driftschicht 112 außerhalb des Lebensdauer-Kontrollgebiets 127. Aufgrund des in dem Diodengebiet 52 ausgebildeten Lebensdauer-Kontrollgebiets 127 ist die Lebensdauer eines Ladungsträgers verringert, und die Dioden-Charakteristik (zum Beispiel Ausheilcharakteristik) kann verbessert werden. Auf der anderen Seite, da das Lebensdauer-Kontrollgebiet 127 nicht in dem IGBT-Gebiet 51 ausgebildet ist, wird die IGBT-Charakteristik nicht beeinflusst (zum Beispiel der Anstieg des On-Widerstands des IGBT).
  • (Verfahren zur Herstellung eines Halbleiterbauelements)
  • Im Folgenden wird nun ein Verfahren zur Herstellung des Halbleiterbauelements mit Fokus auf einen Herstellungsprozess von isolierten Gates 130 und Dummy-Gates 140 beschrieben. Wie schon vorher beschrieben, ist das erste Material, das das Material der ersten Schicht 143 ist, Polysilizium, und das zweite Material, das das Material der zweiten Schicht 144 ist, Siliziumoxid, welches ein Oxid des ersten Materials ist.
  • Zuerst wird ein Halbleiterwafer 500 vorbereitet. Der Halbleiterwafer 500 ist ein n-Typ-Siliziumwafer. Wie in 2 gezeigt, wird ein strukturierter Fotolack 601 auf einer oberen Oberfläche des Halbleiterwafers 500 ausgebildet, und der Siliziumwafer wird geätzt. Dementsprechend werden Gräben 531 in dem IGBT-Gebiet 51 und Gräben 541 in dem Diodengebiet 52 ausgebildet. Ähnlich zu 1 haben die Gräben 531 die Breite D11 und die Gräben 541 die Breite D12 (D11 < D12). Anstelle des Fotolacks 601 kann auch ein Siliziumnitrit-Film verwendet werden.
  • Als Nächstes wird der Fotolack 601 entfernt, und nach einer Behandlung (chemisches Trockenätzen, Opferoxidation oder ähnliches) zum Entfernen der Defektschicht während des Ätzens wird eine Oberflächenoxidation durchgeführt. Dementsprechend wird, wie in 3 gezeigt, eine Oxidschicht 602 als Isolationsschicht auf der oberen Oberfläche des Halbleiterwafers 500 und auf den inneren Wänden der Gräben 531 und 541 ausgebildet.
  • Als Nächstes wird, wie in 4 dargestellt, eine Polysiliziumschicht 630 abgeschieden. Die Polysiliziumschicht 630 wird in die Gräben 531 gefüllt und entlang der inneren Wände der Gräben 541 abgeschieden. Die Polysiliziumschicht 630, abgeschieden entlang der inneren Wände eines jeden Grabens 541, steht sich selbst gegenüber und ist über einen Freiraum (einen Hohlraum 544) von einer Trennoberfläche 631 separiert und in Kontakt miteinander über eine Kontaktoberfläche 632. Ein unteres Ende jeder Trennoberfläche 631 (mit anderen Worten, ein unteres Ende des Hohlraums 544) ist so ausgerichtet, dass es tiefer angeordnet ist als ein Übergang zwischen einer Bodyschicht und einer Driftschicht, wenn die Bodyschicht in einem später beschriebenen Schritt ausgebildet wird. Da die Gräben 531 schmaler in der Breite sind als die Gräben 541, bildet sich beim Auffüllen der Gräben 531 mit der Polysiliziumschicht 630 kein Hohlraum, und zur gleichen Zeit bilden sich beim Ausbilden der Polysiliziumschicht 630 in den Gräben 541 die Hohlräume 544. Durch entsprechendes Anpassen der Breite D11 der Gräben 531, der Breite 541 und der Dicke P der Polysiliziumschicht 630, so dass die Bedingung D11 < 2P < D12 erfüllt ist, kann die Polysiliziumschicht 630 innerhalb der Gräben 531 und 541 wie in 4 gezeigt ausgebildet werden. Die in die Gräben 531 gefüllte Polysiliziumschicht 630 wird zu Gate-Elektroden 133. Die Polysiliziumschicht 630 innerhalb der Gräben 541 wird zu den ersten Schichten 143.
  • Als Nächstes wird, wie in 5 gezeigt, ein überschüssiger Bereich der Polysiliziumschicht 630 mittels eines Verfahrens, wie beispielsweise Trockenätzen, entfernt. In dem Diodengebiet 52 werden obere Abschnitte der Polysiliziumschicht 630 entfernt und die Trennoberflächen 631 freigelegt. In diesem Schritt wird bevorzugter Weise anisotropes Ätzen durch Verwenden eines Verfahrens, wie beispielsweise reaktives Ionenätzen durchgeführt, um einem exzessiven Ausbreiten der Trennoberflächen 631 vorzubeugen.
  • Als Nächstes wird, wie in 6 gezeigt, eine Oberflächenoxidation der Polysiliziumschicht 630 durchgeführt. Dementsprechend wird eine Oxidschicht 640 auf den oberen Oberflächen der Polysiliziumschicht 630 und oberen Oberflächen der Oxidschicht 602, die in 5 freigelegt wurden, ausgebildet. Die Oxidschicht 640 wird auch auf den oberen Oberflächen der Trennoberflächen 631 der Polysiliziumschicht 630 ausgebildet, und die Hohlräume 544 im Inneren der Gräben 541 werden mit der Oxidschicht 640 gefüllt. Hohlraum-Oxidschichten 641, die einen Teil der Oxidschicht 640 bilden, die in den Hohlraum gefüllt wurden, werden in der Polysiliziumschicht 630 vergraben. Da sich die Hohlraum-Oxidschichten 641 über das Volumen der Hohlräume 544 hinaus ausdehnen, drücken die Hohlraum-Oxidschichten 641 in einem Bereich, in dem die Hohlraum-Oxidschichten 641 in Tiefenrichtung des Halbleiterwafers 500 ausgebildet sind, die ersten Schichten 143 in eine Richtung von innen nach außen der Gräben 541. In einem Bereich, in dem die Hohlraum-Oxidschichten 641 nicht ausgebildet sind, wird die Polysiliziumschicht 640 nicht gepresst. Daher wird aufgrund der Ausbildung der Hohlraum-Oxidschichten 641, wie in 6 durch Pfeile dargestellt, Druck in dem Diodengebiet 52 erzeugt, der auf den Halbleiterwafer 500 in einem Bereich, in dem die Hohlraum-Oxidschichten 641 ausgebildet sind, einwirkt. Aufgrund dieses Drucks wird, wie in 7 dargestellt, ein Kristall-Defektgebiet 527 in dem Halbleiterwafer 500 erzeigt. Da das Kristall-Defektgebiet 527 mit dem unteren Ende der Hohlraum-Oxidschichten 641 beginnend ausgebildet wird, kann das Kristall-Defektgebiet 527 durch Justierung der Tiefe der unteren Enden der Hohlraum-Oxidschichten 641 (oder eine Tiefe der unteren Enden der Hohlräume 544), bezüglich seiner Position (Tiefe) justiert werden.
  • Wie in 8 gezeigt, werden als Nächstes die Halbleiterschichten, wie die Kollektorschicht 511, die Kathodenschicht 521, die Bodyschicht 513, die Emitterschicht 514, die Bodycontact-Schicht 515 und die Anodenschicht 525 in dem Halbleiterwafer 500 ausgebildet. Außerdem wird der obere Oberflächen-Isolationsfilm 550, die obere Oberflächenelektrode 502, die untere Oberflächenelektrode 503 und Ähnliche auf der oberen Oberfläche oder einer unteren Oberfläche des Halbleiterwafers 500 ausgebildet. Das Kristall-Defektgebiet 527 ist in einer Driftschicht 512 des Diodengebiets 52 ausgebildet und wirkt als Lebensdauer-Kontrollgebiet, das die Lebensdauer eines Ladungsträgers verringert. Durch Vereinzeln des Halbleiterwafers 500 oder Ähnliches, wie in 8 gezeigt, kann das Halbleiterbauelement 10 aus 1 hergestellt werden.
  • Wie schon vorher beschrieben, ist in dem Halbleiterbauelement 10 das zweite Material, welches das Material der zweiten Schichten 144 ist, ein Oxid, das durch Oxidation des ersten Materials, welches das Material der ersten Schichten 143 ist, erzeugt wurde. Die zweiten Schichten 144 werden durch die übliche Wärmebehandlung in dem Herstellungsprozess des Halbleiterbauelements erzeugt. Durch die Herstellung der Hohlraum-Oxidschichten 641, die die zweiten Schichten 144 ergeben, die Ausdehnung derer Volumen, und das Drücken der Polysiliziumschicht 630, welche die ersten Schichten 143 ergeben durch die Hohlraum-Oxidschichten 641, in Richtung von innen nach außen der Diodengräben, wird das Kristall-Defektgebiet 527 in der Halbleiterschicht um die Gräben 541 herum erzeugt. Da die unteren Enden der Hohlraum-Oxidschichten 641 tiefer ausgebildet sind als der Übergang zwischen der Bodyschicht 513 und der Driftschicht 512, wird das Lebensdauer-Kontrollgebiet in der Dioden-Driftschicht ausgebildet. Auf der anderen Seite, da die Gate-Elektroden ohne Hohlraum in die IGBT-Gräben gefüllt werden, wird dort kein Kristall-Defektgebiet 527 erzeugt. Ein Halbleiter-Bauelement, das selektiv nur in dem Diodengebiet eine Defektschicht ermöglicht, ohne mit leichten Ionen unter Verwendung einer Maske beschossen zu werden, kann daher bereitgestellt werden. Da das Lebensdauer-Kontrollgebiet entsprechend der Position der Diodengräben ausgebildet wird, ist keine Ausrichtungsjustierung notwendig, und es wird überragende Reproduzierbarkeit erreicht. Gemäß der ersten Ausführungsform kann der Herstellungsprozess vereinfacht werden, und das Lebensdauer-Kontrollgebiet kann sehr genau ausgebildet werden.
  • (Modifizierungen)
  • Die Konfiguration der ersten Schicht mit Hohlraum und ausgebildet in einem Diodengraben ist nicht auf die Gräben 541, wie in 4 und ähnliche beschränkt. Zum Beispiel, wie in 9 gezeigt, kann das Design derart angepasst werden, dass eine Polysiliziumschicht 630a mit einer Kontaktoberfläche 632a, aber ohne Trennoberfläche im Inneren des Grabens 541 ausgebildet ist. Durch Oberflächen-Oxidation der Polysiliziumschichten 630a kann ein Oxidfilm auf der oberen Oberfläche jeder Kontaktoberfläche 632a ausgebildet werden, und ein Kristall-Defektgebiet wird durch den Druck ausgebildet, der erzeugt wird, wenn der Oxidfilm auf die gleichen Art und Weise wie in den 6 und 7 gezeigt erzeugt wird.
  • Im Gegensatz dazu kann ein Design auch, wie in 10 gezeigt, angepasst werden, indem eine Polysiliziumschicht 630b eine Trennoberfläche 631b enthält, aber keine Kontaktoberfläche innerhalb jedes Grabens 541 erzeugt wird. Eine Oxidschicht 640b wird auf der oberen Oberfläche jeder der Trennoberflächen 631b, wie in 11 gezeigt, durch Oberflächenoxidation der Polysiliziumschicht 630b erzeugt. Durch Anpassen des Designs, indem der Abstand d der gegenüberliegenden Trennoberflächen 631b, wie in 10 gezeigt, und der Dicke des Oxidfilms 640b, wie in 11 gezeigt, mit einer Beziehung gemäß 2a > d, wird durch den Druck, der entsteht, wenn die zweite Schicht auf gleiche Art und Weise wie in den 6 und 7 gezeigt erzeugt wird, ein Kristall-Defektgebiet ausgebildet.
  • [Zweite Ausführungsform]
  • Ein in 12 gezeigtes Halbleiterbauelement 30 entspricht einem RC-IGBT mit einem Halbleitersubstrat 300, in dem ein IGBT und eine Diode ausgebildet sind. Das Halbleiterbauelement 30 unterscheidet sich von dem Halbleiterbauelement 10 in der Form der isolierten Gates 330 in dem IGBT-Gebiet 31 und durch Dummy-Gates 340 in dem Diodengebiet 32. In den isolierten Gates 300 wird die Grabenbreite der Gräben 331 von der oberen Oberflächenseite zur unteren Oberflächenseite des Halbleitersubstrats 300 hin schmaler. In den Dummy-Gates 340 bleibt die Grabenbreite der Gräben 341 von der oberen Oberflächenseite des Halbleitersubstrats 300 bis zur Nähe der Bodenoberflächen der Gräben 341 hin nahezu konstant. Die Grabenbreite D32 der Dummy-Gates 340 ist schmaler als die Grabenbreite D31 der isolierten Gates 330. Da die anderen Elemente ähnlich denen des Halbleiterbauelements 10 wie in 1 gezeigt sind, wird auf die Wiederholung der Beschreibung verzichtet und die Hunderter-Ziffern der Referenzzeichen aus 1 durch Dreihunderter-Ziffern, wie in 12 gezeigt, ersetzt.
  • In dem Halbleiterbauelement 30 wird die Grabenbreite der Gräben 331 der isolierten Gates 330 von der oberen Oberflächenseite zur unteren Oberflächenseite des Halbleitersubstrats 300 hin schmaler. In dem Herstellungsprozess des Halbleiterbauelements 30 ist es daher unwahrscheinlicher, dass sich beim Auffüllen mit Polysilizium oder dergleichen, das die Gate-Elektroden 333 erzeugt, ein Hohlraum ergibt. Da aber die Grabenbreiten der Gräben 341 der Dummy-Gates 340 in Tiefenrichtung des Halbleitersubstrats 300 nahezu konstant sind, sind, wenn die ersten Schichten 343 gleichzeitig mit den Gate-Elektroden 333 erzeugt werden, Hohlräume wahrscheinlicher als in den ersten Schichten 343. Durch das Bereitstellen von Gräben 331 mit einer Form, wie in 12 gezeigt, können die ersten Schichten 343 selbst dann mit Hohlraum in den Gräben 341 ausgebildet werden, wenn die Grabenbreite D32 der Dummy-Gates 340 schmaler ist als die Grabenbreite D31 der isolierten Gates 330, und gleichzeitig können die Gate-Elektroden 333 in die Gräben 331 ohne Hohlraum eingefüllt werden. Danach können auf gleiche Art und Weise wie gemäß der ersten Ausführungsform die zweiten Schichten und ein Lebensdauer-Kontrollgebiet 327 durch die Wärmebehandlung, wie sie in dem üblichen Herstellungsprozess einer Halbleitervorrichtung durchgeführt wird, hergestellt werden.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements 30 wird im Folgenden beschrieben. Als erstes wird ein n-Typ Halbleiterwafer 700 (Siliziumwafer) vorbereitet. Dann wird, wie in 12 gezeigt, eine strukturierte Maske 811 auf der oberen Oberfläche eines IGBT-Gebiets 71 und eine strukturierte Maske 801 auf der oberen Oberfläche eines Diodengebiets 72 eines Halbleiterwafers 700 ausgebildet. Die Maske 801 wird durch eine Siliziumnitritschicht gebildet, und die Maske 811 wird durch einen Siliziumoxidfilm gebildet. In dem Zustand, in dem die Masken 801 und 811 ausgebildet sind, wird unter Verwendung eines Ätzmittels (zum Beispiel KOH oder einem Tetramethylammoniumhydroxid (TMAH-Lösung) oder einem Plasma (zum Beispiel Plasma gemischt aus SF6, HBr und O2), die selektiv Silizium ätzen, ein Ätzprozess durchgeführt. Wie in 13 dargestellt, werden entsprechende Gräben 731 in dem IGBT-Gebiet 71 und Gräben 741 in dem Diodengebiet 72 ausgebildet. Die Grabenbreiten der Gräben 731 und der Gräben 741 sind von der oberen Oberflächenseite des Halbleiterwafers 700 bis in die Nähe der Bodenoberflächen der Gräben 731 und 741 im Wesentlichen konstant.
  • Als Nächstes wird unter Verwendung eines Ätzmittels (zum Beispiel Hydrofluorsäure), das selektiv Siliziumoxid ätzt, ein Ätzprozess durchgeführt. Demgemäß wird die Maske 811 teilweise entfernt und die obere Oberfläche des Halbleiterwafers 700 in der Nähe der Gräben 731 freigelegt.
  • Als Nächstes wird noch einmal ein Ätzprozess unter Verwendung eines Ätzmittels, Plasma oder ähnlichem, das selektiv Silizium ätzt, durchgeführt. Wie in 15 gezeigt, wird der freigelegte Bereich des Halbleiterwafers 700 in der Nähe der Gräben 731 und ein Teil einer inneren Wand der Gräben 731 entfernt und die Gräben 751 ausgebildet. Die Grabenbreite der Gräben 751 wird von der oberen Oberflächenseite zur unteren Oberflächenseite des Halbleiterwafers 700 hin schmaler. Außerdem wird ebenso ein innerer Wandabschnitt von jedem Graben 741 entfernt, um einen Graben 761 auszubilden. Die Grabenbreite der Gräben 761 ist in Tiefenrichtung des Halbleiterwafers 700 nahezu konstant. Danach kann durch Entfernen der Masken 801 und 811 und durch Durchführen ähnlicher Schritte wie im ersten Ausführungsbeispiel bezugnehmend auf die 3 bis 8 beschrieben, das Halbleiterbauelement 30, gezeigt in 12, ausgebildet werden. Wenn die Gate-Elektroden 333 und das Polysilizium, das die ersten Schichten 343 bildet, gleichzeitig in dem gleichen Prozessschritt ausgebildet werden, kann das Polysilizium in die Gräben 751 eingefüllt werden, und Polysilizium mit Hohlräumen kann ähnlich wie in 4 gezeigt, in den Gräben 761 ausgebildet werden. Nach der teilweisen Entfernung des Polysiliziums auf gleiche Art und Weise wie in den 5 und 6 gezeigt, bildet sich danach durch Ausführen einer thermischen Oxidation ein Oxidfilm, der die zweite Schicht 344 im Inneren jedes Grabens 761 bildet, wodurch ähnlich wie in 7 gezeigt, Druck in der Nähe der Gräben 761 erzeugt wird und sich ein Kristall-Defektgebiet ausbildet. Nach der Ausbildung weiterer Elemente des Halbleiterbauelements 30, wie in 12 gezeigt, wird auf die gleiche Art und Weise wie in 8 gezeigt, das Vereinzeln durchgeführt.
  • Während die ersten und zweiten Ausführungsformen und eine Modifikation davon beispielhaft dargestellt und beschrieben wurden, können auch andere Verfahren verwendet werden, um die ersten und zweiten Schichten eines Dioden-Gates zu erzeugen. Außerdem muss beispielsweise die erste Schicht und die Gate-Elektrode nicht aus demselben Material hergestellt sein. Wie schon oben in den Ausführungsformen beschrieben, ist die Verwendung des gleichen Materials für die erste Schicht und die Gate-Elektrode, so dass die erste Schicht und die Gate-Elektrode gleichzeitig im gleichen Prozessschritt hergestellt werden können, eine bevorzugte Ausführungsform, um die Anzahl der Prozessschritte im Herstellungsprozess eines Halbleiterbauelements zu verringern.

Claims (1)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend ein Halbleitersubstrat (100), in dem ein Diodengebiet (12) und ein IGBT-Gebiet (11) ausgebildet sind, wobei das Diodengebiet (12) umfasst: eine Anodenschicht (125) eines ersten Leitfähigkeitstyps an einer oberen Oberfläche des Halbleitersubstrates, eine Dioden-Bodyschicht (113) des ersten Leitfähigkeitstyps, ausgebildet auf einer unteren Oberflächenseite der Anodenschicht, eine Dioden-Driftschicht (112) eines zweiten Leitfähigkeitstyps, ausgebildet auf einer unteren Oberflächenseite der Dioden-Bodyschicht, eine Kathodenschicht (121) des zweiten Leitfähigkeitstyps, ausgebildet auf einer unteren Oberflächenseite der Dioden-Driftschicht (112), und mit einer höheren Dichte an Fremdatomen des zweiten Leitfähigkeitstyps als in der Dioden-Driftschicht (112), eine erste Schicht (143) innerhalb eines Diodengrabens (141), die die Dioden-Driftschicht (112) von der oberen Oberflächenseite des Halbleitersubstrates her erreicht, und eine zweite Schicht (144) in der ersten Schicht (143), und mit einem unteren Ende, das tiefer als die Grenze zwischen der Dioden-Bodyschicht (113) und der Dioden-Driftschicht (112) angeordnet ist, und wobei das IGBT-Gebiet umfasst: eine Emitterschicht (114) des zweiten Leitfähigkeitstyps an der oberen Oberfläche des Halbleitersubstrats, eine IGBT-Bodyschicht (113) des ersten Leitfähigkeitstyps, ausgebildet an einer lateralen Seite und an einer unteren Oberflächenseite der Emitterschicht (114), und mit einem Teil davon an der oberen Oberfläche des Halbleitersubstrats (100), eine IGBT-Driftschicht (112) des zweiten Leitfähigkeitstyps, ausgebildet an einer unteren Oberflächenseite der IGBT-Bodyschicht (113), eine Kollektorschicht (111) des ersten Leitfähigkeitstyps, ausgebildet an einer unteren Oberflächenseite der IGBT-Driftschicht (112), und ein IGBT-Gate (130), das die IGBT-Bodyschicht (113) von der oberen Oberflächenseite des Halbleitersubstrats her durchdringt und bis zur IGBT-Driftschicht (112) reicht; wobei die zweite Schicht (144) die erste Schicht (143) in einer Richtung von innen nach außen des Diodengrabens (141) hin drückt; und wobei ein Lebensdauer-Kontrollgebiet (127) bei einer Tiefe eines unteren Endes der zweiten Schicht (144) in der Dioden-Driftschicht (112) ausgebildet ist, wobei eine Kristall-Defektdichte im Inneren des Lebensdauer-Kontrollgebietes (127) höher ist als die Kristall-Defektdichte außerhalb des Lebensdauer-Kontrollgebietes (127), umfassend: Einbringen eines ersten Materials, das ein Material der ersten Schicht (143) ist, in den Diodengraben (141), wobei sich ein Hohlraum bildet, und Einbringen und Ausdehnen eines zweiten Materials, das ein Material der zweiten Schicht (144) ist, in den Hohlraum des eingefüllten ersten Materials, wobei das zweite Material ein Oxid des ersten Materials ist, und während des Ausdehnens ein Oxid eines Teils des ersten Materials als zweites Material in den Hohlraum gefüllt und ausgedehnt wird, wobei das erste Material in den Diodengraben (141) gefüllt wurde während sich der Hohlraum während des Füllens bildete und der Teil des ersten Materials dem Hohlraum zugewandt ist.
DE112011105681.8T 2011-09-28 2011-09-28 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE112011105681B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072273 WO2013046377A1 (ja) 2011-09-28 2011-09-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112011105681T5 DE112011105681T5 (de) 2014-07-10
DE112011105681B4 true DE112011105681B4 (de) 2015-10-15

Family

ID=47910293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105681.8T Expired - Fee Related DE112011105681B4 (de) 2011-09-28 2011-09-28 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8659052B2 (de)
JP (1) JP5488687B2 (de)
CN (1) CN103125023B (de)
DE (1) DE112011105681B4 (de)
WO (1) WO2013046377A1 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
KR20140049313A (ko) * 2012-10-17 2014-04-25 에스케이하이닉스 주식회사 반도체 소자의 정렬 키 및 이의 형성 방법
CN104425245B (zh) 2013-08-23 2017-11-07 无锡华润上华科技有限公司 反向导通绝缘栅双极型晶体管制造方法
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
CN105900221B (zh) * 2014-02-28 2019-01-22 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP2015201615A (ja) * 2014-03-31 2015-11-12 サンケン電気株式会社 半導体装置及びその製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6319057B2 (ja) 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
CN105789331B (zh) * 2014-12-25 2019-09-17 无锡华润上华科技有限公司 半导体整流器件及其制作方法
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US9660084B2 (en) 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US10332990B2 (en) 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same
TWI719262B (zh) * 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
JP2018182254A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2019013286A1 (ja) * 2017-07-14 2019-01-17 富士電機株式会社 半導体装置
KR102471273B1 (ko) * 2017-08-22 2022-11-28 삼성전자주식회사 적층 구조체와 트렌치들을 갖는 반도체 소자
DE112018006404T5 (de) 2017-12-14 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
JP7036198B2 (ja) * 2018-04-11 2022-03-15 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
JP7331720B2 (ja) * 2020-02-06 2023-08-23 三菱電機株式会社 半導体装置
JP7459666B2 (ja) 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
JP2022144504A (ja) * 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274460B1 (en) * 1998-05-21 2001-08-14 Intersil Corporation Defect gettering by induced stress
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
US20090278166A1 (en) * 2008-05-09 2009-11-12 Soeno Akitaka Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238026A (ja) * 1988-03-17 1989-09-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07201842A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体装置の製造方法
JP3455414B2 (ja) * 1998-03-17 2003-10-14 株式会社東芝 絶縁ゲート型半導体装置及びその製造方法
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4240140B1 (ja) 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
JP5604029B2 (ja) * 2007-12-04 2014-10-08 ローム株式会社 半導体装置およびその製造方法
US8022472B2 (en) 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP2011166052A (ja) * 2010-02-15 2011-08-25 Toyota Central R&D Labs Inc 半導体素子とその半導体素子を備えた電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274460B1 (en) * 1998-05-21 2001-08-14 Intersil Corporation Defect gettering by induced stress
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
US20090278166A1 (en) * 2008-05-09 2009-11-12 Soeno Akitaka Semiconductor device

Also Published As

Publication number Publication date
JP5488687B2 (ja) 2014-05-14
DE112011105681T5 (de) 2014-07-10
WO2013046377A1 (ja) 2013-04-04
US8659052B2 (en) 2014-02-25
CN103125023A (zh) 2013-05-29
CN103125023B (zh) 2016-05-25
JPWO2013046377A1 (ja) 2015-03-26
US20130075784A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
DE112011105681B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102009034953B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102011080841B4 (de) Verfahren zur Fertigung einer Siliciumcarbid-Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE102011082289A1 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102012211544A1 (de) Halbleitervorrichtung
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE112019000863T5 (de) Halbleitervorrichtung
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102014108790A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015122938B4 (de) Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102013112887B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2015032577A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
DE102019201453A1 (de) Halbleiter-Bauelement, Leistungsschalter, Steuergerät sowie Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102007046557A1 (de) Halbleiterstruktur mit verfüllter Ausnehmung
DE102017101672B4 (de) Verfahren zum Herstellen einer Isolationsstruktur mit einer gasgefüllten Kavität und Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0027082000

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027082000

Ipc: H01L0021822200

R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee