JP5488687B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5488687B2
JP5488687B2 JP2012502344A JP2012502344A JP5488687B2 JP 5488687 B2 JP5488687 B2 JP 5488687B2 JP 2012502344 A JP2012502344 A JP 2012502344A JP 2012502344 A JP2012502344 A JP 2012502344A JP 5488687 B2 JP5488687 B2 JP 5488687B2
Authority
JP
Japan
Prior art keywords
layer
diode
trench
igbt
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012502344A
Other languages
English (en)
Other versions
JPWO2013046377A1 (ja
Inventor
知治 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP5488687B2 publication Critical patent/JP5488687B2/ja
Publication of JPWO2013046377A1 publication Critical patent/JPWO2013046377A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書に記載の技術は、半導体装置およびその製造方法に関する。
日本国特許公開公報２００７−１０３７７０号（特許文献１）および日本国特許公開公報２００８−１９２７３７号（特許文献２）には、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置が開示されている。ダイオードのリカバリ特性を向上させるために、これらの半導体装置のダイオード領域には、キャリアのライフタイムを制御するためのダメージ層が形成されている。ダメージ層は、半導体基板の深さ方向に軽イオン等を照射することによって形成される。選択的にダイオード領域にダメージ層を形成するために、半導体基板のダメージ層を形成しない領域をマスクによって覆った状態で、軽イオン等は照射される。
特開２００７−１０３７７０号公報 特開２００８−１９２７３７号公報
マスクを用いて軽イオン等を照射する場合、ダメージ層の位置とダイオード領域の位置を合わせるアライメント調整が必要となる。アライメント精度が不十分であり、マスクを形成する位置が適切でない場合には、ダメージ層がＩＧＢＴ領域にも形成される。ダメージ層がＩＧＢＴ領域に形成されると、ＩＧＢＴのオン抵抗が上昇し損失が増大する等、ＩＧＢＴ特性が低下することがある。
本願は、マスクを用いて軽イオン等を照射することなく、選択的にダイオード領域にダメージ層を形成することが可能な半導体装置の構成、およびその製造方法を提供することを目的とする。
本明細書は、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置を開示する。ダイオード領域は、半導体基板の表面に露出している第１導電型のアノード層と、アノード層の裏面側に形成されている第１導電型のダイオードボディ層と、ダイオードボディ層の裏面側に形成されている第２導電型のダイオードドリフト層と、ダイオードドリフト層の裏面側に形成されており、ダイオードドリフト層より第２導電型の不純物濃度が高い、第２導電型のカソード層と、半導体基板の表面側からダイオードドリフト層に達するダイオードトレンチ内に埋め込まれた第１層と、第１層内に埋設されており、下端がダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置している第２層と、を備えている。ＩＧＢＴ領域は、半導体基板の表面に露出している第２導電型のエミッタ層と、エミッタ層の側方および裏面側に形成されており、その一部が半導体基板の表面に露出している第１導電型のＩＧＢＴボディ層と、ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、半導体基板の表面側からＩＧＢＴボディ層を貫通し、ＩＧＢＴドリフト層に達するＩＧＢＴゲートと、を備えている。第２層は、第１層をダイオードトレンチの内側から外側に向かって押圧している。ダイオードドリフト層には、少なくとも第２層の下端の深さにライフタイム制御領域が形成されており、ライフタイム制御領域内の結晶欠陥密度は、ライフタイム制御領域外の結晶欠陥密度よりも高い。
上記の半導体装置によれば、第２層が第１層をダイオードトレンチの内側から外側に向かって押圧する。従って、第２層が形成された範囲では第１層が押圧され、第２層が形成されていない範囲では、第１層が押圧されない。その結果、半導体基板の少なくとも第２層の下端の深さ近傍に結晶欠陥密度が高いライフタイム制御領域が形成される。第２層の下端がダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置しているため、ライフタイム制御領域は、ダイオードドリフト層内に形成される。マスクを用いて軽イオン等を照射することなく、選択的にダイオード領域にダメージ層を形成することが可能な半導体装置を提供することができる。ダイオードトレンチの位置に対応してライフタイム制御領域が形成されるため、アライメント調整が不要であり、再現性に優れている。アライメント調整や軽イオン等の照射が不要となるため、製造工程が簡略化されるとともに、精度よくライフタイム制御領域を形成することが可能な半導体装置を提供することができる。
上記の半導体装置では、第２層の材料となる第２材料は、第１層の材料となる第１材料の酸化物であってもよい。
本願は、上記の半導体装置の製造方法を提供することもできる。この製造方法は、ダイオードトレンチ内に、ボイドを有する状態で第１層の材料となる第１材料を充填する工程と、充填された第１材料のボイド内に、第２層の材料となる第２材料を充填するとともに膨張させる工程とを含む。さらに、第２材料は、第１材料の酸化物であり、膨張させる工程では、充填する工程でボイドを有する状態でダイオードトレンチ内に充填された第１材料のボイドに面する部分を酸化した酸化物を第２材料としてボイド内に充填するとともに膨張させてもよい。
実施例１に係る半導体装置の断面図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の断面図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。
本明細書は、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置を開示する。ダイオード領域においては、半導体基板の表面側からダイオードドリフト層に達する、縦型のダイオードトレンチが形成されている。ダイオードトレンチ内には、第１層が埋め込まれており、第１層内には、第２層が埋設されている。第２層の下端は、ダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置している。第２層は、第１層をダイオードトレンチの内側から外側に向かって押圧している。ダイオードドリフト層にライフタイム制御領域が形成されている。ライフタイム制御領域は、第２層の下端近傍に形成されている。より具体的には、ライフタイム制御領域は、少なくとも第２層の下端の深さに形成されており、さらに、第２層の下端の深さの上方（半導体基板の表面側）または下方（半導体基板の裏面）まで広がっていてもよい。
第１層には、ＩＧＢＴ領域に形成されたゲート電極と同じ材料が用いられていてもよい。第１層の材料となる第１材料として、ＩＧＢＴ領域のゲート電極と同じ材料を用いれば、第１層を形成する工程と、ゲート電極を形成する工程を共通化することができる。第１材料としては、限定されないが、ポリシリコン、シリコン窒化物（ＳｉＮｘ）、シリコンゲルマニウム（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）等を好適に用いることができる。第１層は、半導体基板の表面に形成されている表面電極（例えば、エミッタ電極）と、絶縁膜によって隔離されていてもよい。または、第１層と表面電極が電気的に接続されていてもよい。
第２層は、第１層内に埋設されており、第１層をダイオードトレンチの内側から外側に向かって押圧するものであればよい。例えば、第２層は、熱処理によって体積膨張する材料を第１層のボイド内に充填することによって形成されてもよい。もしくは、第２層は、熱処理を行うことによって、第１層のボイド内に生成し、体積膨張する材料によって形成されていてもよい。第２層が熱処理によって生成または体積膨張することによって、第２層が第１層をダイオードトレンチの内側から外側に押圧する。第２層の材料となる第２材料は、半導体装置の製造工程において通常行われる熱処理（例えば、表面絶縁膜等のシリコン酸化膜形成工程や、不純物イオンの注入を行った後のアニール処理における熱処理）によって、生成または体積膨張するものが好ましい。
第２層は、第１層を酸化することによって形成された、酸化物であることが好ましい。この場合、まず、第１層がボイドを有している状態で形成され、次に、第１層のボイドに面する部分が酸化されて、ボイド内で第１層の表面に酸化膜を成長させることによって、第２層を形成することが好ましい。半導体装置の製造工程において通常行われる熱処理を利用して、第２層を形成する工程を行うことが可能となる。なお、本明細書では、「第１層がボイドを有している」ことは、ダイオードトレンチ内で第１層の表面同士が空間を介して離間されていること、または、第１層の表面同士が接した状態となっていることを意味する。第２層は、その形成工程において少なくともボイドを充填できればよく、ボイドの体積を超えて膨張することが好ましい。
なお、本願に係る半導体装置は、ドリフト層の裏面に接してバッファ層を備えており、バッファ層の裏面に接してコレクタ層、カソード層が形成されていてもよい。また、第１層および第２層は、表面電極と隔離されていてもよく、接していてもよい。
本願が開示する半導体装置は、従来の半導体装置の製造方法を利用して、容易に製造することができる。複雑な製造工程を追加することなく、ダイオード領域に形成されたトレンチ内に、第１層および第２層を形成する一方で、ＩＧＢＴ領域内に形成されたトレンチ内には、ボイドのない状態でゲート電極を充填することができる。特に、第１層とゲート電極が同じ材料である場合や、これに加えてさらに第２層が第１層を熱処理することによって生成される酸化物である場合には、ゲート電極や表面絶縁膜等を形成する工程を利用して、同時にダイオード領域の第１層および第２層を形成することが可能となり、工程がより少なくなる。例えば、ダイオードゲートのトレンチ幅（トレンチの長手方向に垂直な方向の幅）をＩＧＢＴゲートのトレンチ幅よりも広くすることによって、ダイオードトレンチ内にはボイドを有する状態の第１層を形成するとともに、ＩＧＢＴトレンチ内にはボイドのない状態でゲート電極を充填することができる。また、ＩＧＢＴゲートのトレンチ幅が、半導体基板の表面側から裏面側に向かって狭くなるように傾斜させる一方で、ダイオードゲートのトレンチ幅は半導体基板の深さ方向に一定となるように設計することによっても、同様に第１層およびゲート電極を形成することができる。
また、第２層が形成されることによってライフタイム制御領域が形成される場合には、従来の荷電粒子を照射する場合と比較して、ライフタイム制御領域を形成する位置についての再現性に優れている。本願によれば、予め実験やシミュレーションによって第２層等の位置とライフタイム制御領域との位置の関係を調べることによって、ライフタイム制御領域を適切な位置に再現性よく形成することができる。再現性が確保できるため、製造ばらつきを考慮して、ＩＧＢＴ領域とダイオード領域との間隔を広くする必要がない。このため、ＩＧＢＴ領域とダイオード領域との間隔を従来よりも狭く設計しても、ライフタイム制御領域がＩＧＢＴ領域内に形成されないようにすることができる。
（半導体装置）
図１に示す半導体装置１０は、ＩＧＢＴとダイオードが同一の半導体基板１００に形成されたＲＣ−ＩＧＢＴである。
半導体装置１０は、半導体基板１００と、半導体基板１００の表面側に形成された絶縁ゲート１３０，ダミーゲート１４０および表面絶縁膜１５０と、半導体基板１００の表面に接する表面電極１０２と、半導体基板１００の裏面に接する裏面電極１０３とを備えている。半導体基板１００は、ＩＧＢＴ領域１１と、ダイオード領域１２とを備えている。絶縁ゲート１３０とダミーゲート１４０は、それぞれ略一定の間隔で半導体基板１００に形成されている。
半導体基板１００は、ｎ＋型のエミッタ層１１４と、ｐ＋型のボディコンタクト層１１５と、ｐ＋型のアノード層１２５と、ｐ型のボディ層１１３と、ｎ型のドリフト層１１２と、ｐ＋型のコレクタ層１１１およびｎ＋型のカソード層１２１とを備えている。エミッタ層１１４、ボディコンタクト層１１５およびアノード層１２５は、半導体基板１００の表面に露出しており、表面電極１０２に接している。ボディ層１１３は、エミッタ層１１４、ボディコンタクト層１１５およびアノード層１２５の裏面に形成されている。ドリフト層１１２は、ボディ層１１４の裏面に形成されている。コレクタ層１１１およびカソード層１２１は、ドリフト層１１２の裏面に形成されている。コレクタ層１１１，ボディコンタクト層１１５およびアノード層１２５は、ボディ層１１４よりも、ｐ型の不純物濃度が高い。エミッタ層１１４およびカソード層１２１は、ドリフト層１１２よりもｎ型の不純物濃度が高い。半導体装置１０では、ダイオードドリフト層とＩＧＢＴドリフト層が１つの層（ドリフト層１１２）として形成されている。ドリフト層１１２のうち、ＩＧＢＴ領域１１に含まれる部分がＩＧＢＴドリフト層であり、ダイオード領域１２に含まれる部分がダイオードドリフト層である。また、半導体装置１０では、ダイオードボディ層の一部とＩＧＢＴボディ層が１つの層（ボディ層１１３）として形成されている。ボディ層１１３のうち、ＩＧＢＴ領域１１に含まれる部分がＩＧＢＴボディ層であり、ダイオード領域１２に含まれる部分がダイオードボディ層である。ＩＧＢＴボディ層は、さらに、ボディコンタクト層１１５を含んでいる。
ＩＧＢＴ領域１１では、半導体基板１００の表面側からボディ層１１３を貫通し、ドリフト層１１２に達する絶縁ゲート１３０が形成されている。絶縁ゲート１３０は、半導体基板１００の表面側に形成されたトレンチ１３１の内壁に形成されたゲート絶縁膜１３２と、ゲート絶縁膜１３２に覆われてトレンチ１３１内に充填されているゲート電極１３３とを備えている。絶縁ゲート１３０は、エミッタ層１１４とドリフト層１１２とを隔離する部分のボディ層１１３に接している。ゲート電極１３３は、表面絶縁膜１５０によって、表面電極１０２と隔離されている。
ダイオード領域１２では、半導体基板１００の表面側からボディ層１１３を貫通し、ドリフト層１１２に達するダミーゲート１４０が形成されている。ダミーゲート１４０は、トレンチ１４１の内壁に形成されたダミーゲート絶縁膜１４２と、ダミーゲート絶縁膜１４２に覆われてトレンチ１４１内に充填されている第１層１４３と、第１層１４３内に埋設された第２層１４４とを備えている。ダミーゲート１４０は、ボディ層１１３に接している。第１層１４３は、表面絶縁膜１５０によって、表面電極１０２と隔離されている。ダミーゲート１４０のトレンチ幅Ｄ１２は、絶縁ゲート１３０のトレンチ幅Ｄ１１よりも広い。第２層１４４は、ダミーゲート１４０の長手方向に沿って伸びている。また、第２層１４４の下端１４４ａは、ボディ層１１３とドリフト層１１２との境界よりも深い深さに位置している。半導体基板１００の深さ方向に沿って、第２層１４４が形成された範囲では、第２層１４４が第１層１４３をトレンチ１４１の内側から外側に向かって押圧している。第２層１４４が形成されていない範囲では、第１層１４３が押圧されていない。第２層１４４は、半導体基板１００の裏面方向、ダミーゲートの長手方向およびトレンチ幅方向（短手方向）において第１層１４３に接している。また、第２層１４４は、半導体基板１００の表面方向において、表面絶縁層１５３に接している。ゲート電極１３３と第１層１４３は、同じ材料（ポリシリコン）で形成されている。第２層は、第１層１４３の酸化物（シリコン酸化物）を材料としている。
ダイオード領域５２内のドリフト層１１２にライフタイム制御領域１２７が形成されている。ライフタイム制御領域１２７は、ＩＧＢＴ領域５１とダイオード領域５２の境界（コレクタ層１１１とカソード層１２１との境界に一致する）まで延びているが、ＩＧＢＴ領域５１内には形成されていない。ライフタイム制御領域１２７は、第２層１４４の下端１４４ａの深さおよびその近傍に形成されており、この深さにおいて、半導体基板１００の平面方向に広がっている。ライフタイム制御領域１２７内の結晶欠陥密度は、ライフタイム制御領域１２７外のドリフト層１１２内の結晶欠陥密度よりも高い。ダイオード領域５１にライフタイム制御領域１２７が形成されていることによって、キャリアのライフタイムが低減され、ダイオード特性（例えば、リカバリ特性）を向上させることができる。一方、ＩＧＢＴ領域５１内にはライフタイム制御領域１２７は形成されていないため、ＩＧＢＴ特性が損われる（例えば、ＩＧＢＴのオン抵抗が増大する）ことがない。
（半導体装置の製造方法）
半導体装置１０の製造方法について、絶縁ゲート１３０およびダミーゲート１４０の製造工程を中心に説明する。既に説明したとおり、第１層１４３の材料となる第１材料はポリシリコンであり、第２層１４４の材料となる第２材料は、第１材料の酸化物であるシリコン酸化物である。
まず、半導体ウェハ５００を準備する。半導体ウェハ５００は、ｎ型のシリコンウェハである。図２に示すように、半導体ウェハ５００の表面にパターニングされたレジスト６０１を形成し、シリコンウェハのエッチングを行う。これによって、ＩＧＢＴ領域５１にトレンチ５３１を形成し、ダイオード領域５２にトレンチ５４１を形成する。図１と同様に、トレンチ５３１の幅はＤ１１であり、トレンチ５４１の幅はＤ１２である（Ｄ１１＜Ｄ１２）。なお、レジスト６０１に換えて、シリコン窒化膜を用いることもできる。
次に、レジスト６０１を除去し、エッチング処理時のダメージ層を除去する処理（ケミカルドライエッチング、犠牲酸化等）を行った後で、表面酸化処理を行う。これによって、図３に示すように、半導体ウェハ５００の表面およびトレンチ５３１，５４１の内壁に絶縁膜である酸化物層６０２を形成する。
次に、図４に示すように、ポリシリコン層６３０を成膜する。ポリシリコン層６３０は、トレンチ５３１の内部に充填されるとともに、トレンチ５４１の内壁に沿って成膜される。トレンチ５４１の内壁に沿って成膜されたポリシリコン層６３０は、離間面６３１において空間（ボイド５４４）を介して対面するとともに離間されており、接触面６３２において互いに接している。離間面６３１の下端（すなわち、ボイド５４４の下端）は、後述する工程でボディ層を形成した際に、ボディ層とドリフト層との境界よりも深い深さに位置するように調整されている。トレンチ５３１は、トレンチ５４１よりも幅が狭いため、トレンチ５３１内にはボイドが無い状態でポリシリコン層６３０が充填されると同時に、トレンチ５４１内にはボイド５４４を有する状態でポリシリコン層６３０が形成される。トレンチ５３１の幅Ｄ１１、トレンチ５４１の幅Ｄ１２およびポリシリコン層６３０の厚さＰについて、Ｄ１１＜２Ｐ＜Ｄ１２を満たすように調整することによって、トレンチ５３１およびトレンチ５４１の内部のポリシリコン層６３０を図４に示す状態にすることが可能である。トレンチ５３１内に充填されたポリシリコン層６３０は、ゲート電極１３３となる。トレンチ５４１内に形成されたポリシリコン層６３０は、第１層１４３となる。
次に、図５に示すように、ポリシリコン層６３０の不要部分をドライエッチング等の方法を用いて除去する。ダイオード領域５２では、ポリシリコン層６３０の上部６３２が除去され、離間面６３１が露出する。なお、この工程では、離間面６３１が広がり過ぎないように、反応性イオンエッチング等の方法を用いて異方性エッチングを行うことが好ましい。
次に、図６に示すように、ポリシリコン層６３０の表面酸化処理を行う。これによって、図５において露出していたポリシリコン層６３０の表面および酸化物層６０２の表面に酸化物層６４０を形成する。酸化物層６４０は、ポリシリコン層６３０の離間面６３１の表面にも形成され、トレンチ５４１内のボイド５４４が酸化物層６４０によって充填される。ボイドに充填された酸化物層６４０の一部であるボイド酸化物層６４１は、ポリシリコン層６３０に埋設されている。ボイド酸化物層６４１は、ボイド５４４の体積よりも大きく膨張するため、半導体基板５００の深さ方向に沿って、ボイド酸化物層６４１が形成された範囲では、ボイド酸化物層６４１が第１層１４３をトレンチ５４１の内側から外側に向かって押圧する。ボイド酸化物層６４１が形成されていない範囲では、ポリシリコン層６３０を押圧しない。従って、ボイド酸化物層６４１が形成されることによって、ダイオード領域５２では、図６の矢印に示すように、ボイド酸化物層６４１が形成された範囲において半導体ウェハ５００に作用する応力が生じる。この応力によって、図７に示すように、半導体ウェハ５００に結晶欠陥領域５２７が形成される。結晶欠陥領域５２７は、ボイド酸化物層６４１の下端を起点として形成されるため、ボイド酸化物層６４１の下端の深さ（もしくは、ボイド５４４の下端の深さ）を調整することによって、結晶欠陥領域５２７が形成される位置（深さ）を調整することができる。
次に、図８に示すように、コレクタ層５１１、カソード層５１２、ボディ層５１３、エミッタ層５１４、ボディコンタクト層５１５、アノード層５２５等の半導体層が半導体ウェハ５００内に形成される。さらに、表面絶縁膜５５０、表面電極５０２、裏面電極５０３等が半導体ウェハ５００の表面または裏面に形成される。結晶欠陥領域５２７は、ダイオード領域５２のドリフト層５１２内に位置しており、キャリアのライフタイムを低減するライフタイム制御領域として機能する。図８に示す半導体ウェハ５００をダイシング等することによって、図１に示す半導体装置１０を製造することができる。
上記のとおり、実施例１に係る半導体装置１０では、第２層１４４の材料となる第２材料は、第１層１４３の材料となる第１材料を酸化することによって形成された酸化物である。第２層１４４は、半導体装置の製造工程において通常行う熱処理によって形成される。第２層１４４となるボイド酸化物層６４１が形成され、その体積が膨張し、第２層１４４となるボイド酸化物層６４１が、第１層１４３となるポリシリコン層６３０をダイオードトレンチの内側から外側に向かって押圧することによって、トレンチ５４１周辺の半導体層に結晶欠陥領域５２７が形成される。酸化膜層６４１の下端がボディ層５３１とドリフト層５１２との境界よりも深い深さに位置しているため、ライフタイム制御領域は、ダイオードドリフト層内に形成される。一方、ＩＧＢＴトレンチ内にはボイドのない状態でゲート電極を充填することができるため、結晶欠陥領域５２７が形成されない。マスクを用いて軽イオン等を照射することなく、選択的にダイオード領域にのみダメージ層を形成することが可能な半導体装置を提供することができる。ダイオードトレンチの位置に対応してライフタイム制御領域が形成されるため、アライメント調整が不要であり、再現性に優れている。実施例１によれば、製造工程が簡略化されるとともに、精度よくライフタイム制御領域を形成することが可能である。
（変形例）
ダイオードトレンチ内に形成される、ボイドを有する状態の第１層の形態は、図４等に示すトレンチ５４１に限られない。例えば、図９に示すように、接触面６３２ａを有するが、離間面を有さないポリシリコン層６３０ａがトレンチ５４１の内部に形成されるように設計してもよい。ポリシリコン層６３０ａに表面酸化処理を行うことによって接触面６３２ａの表面に酸化膜が形成され、図６および７と同様に、酸化膜が生成する際の応力によって結晶欠陥領域が形成される。
これに対して、図１０に示すように、離間面６３１ｂを有するが、接触面を有さないポリシリコン層６３０ｂがトレンチ５４１の内部に形成されるように設計してもよい。ポリシリコン層６３０ｂに表面酸化処理を行うことによって、図１１に示すように離間面６３１ｂの表面に酸化膜６４０ｂが形成される。図１０に示す、対面する離間面６３１ｂの距離ｄが、図１１に示す酸化膜６４０ｂの厚さａに対して、２ａ＞ｄの関係を有するように設計すれば、図６および７と同様に、第２層が生成する際の応力によって結晶欠陥領域が形成される。
図１２に示す半導体装置３０は、ＩＧＢＴとダイオードが同一の半導体基板３００に形成されたＲＣ−ＩＧＢＴである。半導体装置３０は、ＩＧＢＴ領域３１に形成された絶縁ゲート３３０およびダイオード領域３２に形成されたダミーゲート３４０の形状が、半導体装置１０と異なっている。絶縁ゲート３３０では、半導体基板３００の表面側から裏面側に向かって、トレンチ３３１のトレンチ幅が狭くなっている。ダミーゲート３４０では、トレンチ３４１のトレンチ幅は、半導体基板３００の表面側からトレンチ３４１の底面近傍まで、ほぼ一定である。ダミーゲート３４０のトレンチ幅Ｄ３２は、絶縁ゲート３３０のトレンチ幅Ｄ３１よりも狭い。その他の構成は、図１に示す半導体装置１０と同様であるため、図１の参照番号の１００番台を図１２の３００番台に読み替えることによって重複説明を省略する。
半導体装置３０では、半導体基板３００の表面側から裏面側に向かって、絶縁ゲート３３０のトレンチ３３１のトレンチ幅が狭くなっている。このため、半導体装置３０の製造工程において、ゲート電極３３３となるポリシリコン等を充填する際に、ボイドが発生しにくい。一方、ダミーゲート３４０のトレンチ３４１のトレンチ幅は、半導体基板３００の深さ方向に略一定であるから、ゲート電極３３３の充填と同時に第１層３４３を形成すると、第１層３４３内にボイドが発生し易い。トレンチ３３１を図１２に示すような形状にすれば、ダミーゲート３４０のトレンチ幅Ｄ３２を、絶縁ゲート３３０のトレンチ幅Ｄ３１よりも狭くしても、トレンチ３４１内にはボイドを有する状態の第１層３４３を形成するとともに、トレンチ３３１内にはボイドのない状態でゲート電極３３３を充填することができる。その後、実施例１と同様に、半導体装置の製造工程において通常行う熱処理によって第２層を形成するとともに、ライフタイム制御領域３２７を形成することができる。
半導体装置３０の製造方法について説明する。まず、ｎ型の半導体ウェハ７００（シリコンウェハ）を準備し、図１３に示すように、半導体ウェハ７００のＩＧＢＴ領域７１の表面にパターニングされたマスク８１１を形成し、ダイオード領域７２の表面にパターニングされたマスク８０１を形成する。マスク８０１は、シリコン窒化膜を材料としており、マスク８１１は、シリコン酸化膜を材料としている。マスク８０１，８１１が形成された状態で選択的にシリコンをエッチングするエッチング液（例えば、ＫＯＨ、水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ））、またはプラズマ（例えば、ＳＦ６、ＨＢｒ、Ｏ２を混合したプラズマ）等を用いて、エッチング処理を行う。これによって、図１３に示すように、ＩＧＢＴ領域７１にトレンチ７３１を形成し、ダイオード領域７２にトレンチ７３２を形成する。トレンチ７３１およびトレンチ７３２のトレンチ幅は、半導体ウェハ７００の表面側からトレンチ７３１，７４１の底面近傍まで、ほぼ一定である。
次に、選択的にシリコン酸化物をエッチングするエッチング溶液（例えば、フッ酸）等を用いて、エッチング処理を行う。これによって、図１４に示すように、マスク８１１が一部除去され、トレンチ７３１の近傍において半導体ウェハ７００の表面が露出する。
次に、再度、選択的にシリコンをエッチングするエッチング溶液、またはプラズマ等を用いて、エッチング処理を行う。これによって、図１５に示すように、半導体ウェハ７００のトレンチ７３１の近傍の露出した部分およびトレンチ７３１の内壁の部分が除去され、トレンチ７５１が形成される。トレンチ７５１は、半導体ウェハ７００の表面側から裏面側に向かって、トレンチ幅が狭くなっている。なお、トレンチ７４１についても、内壁の部分が除去され、トレンチ７６１が形成される。トレンチ７６１のトレンチ幅は、半導体基板７００の深さ方向に略一定である。その後、マスク８０１およびマスク８１１の双方を除去し、実施例１において説明した図３〜図８と同様の工程を行うと、図１２に示す半導体装置３０を形成することができる。ゲート電極３３３および第１層３４３となるポリシリコンを同一工程で同時に形成した場合に、図４と同様に、トレンチ７５１内にはポリシリコンを充填させることができ、トレンチ７６１内には、ボイドを有した状態のポリシリコンを形成することができる。その後、図５〜６と同様に、ポリシリコンを一部除去した後に熱酸化処理を行えば、トレンチ７６１内に第２層３４４となる酸化膜が形成され、図７と同様に、トレンチ７６１の近傍で応力が発生して結晶欠陥領域が形成される。さらに、図８と同様に、図１２に示す半導体装置３０のその他の構成を形成した後でダイシングを行う。
上記の実施例１，２および変形例を例示して説明したが、ダイオードゲートの第１層および第２層を形成する際に、他の方法を用いてもよい。例えば、ボイドを有する状態の第１層を形成した後に、熱処理によって膨張する材料を第２層としてボイドに充填してもよい。また、例えば、第１層とゲート電極が同じ材料でなくてもよい。上記の実施例等で説明したとおり、第１層とゲート電極に同じ材料を用いると、同一工程で同時に形成することができるため、半導体装置の製造工程の工数をより少なくすることができる点において好ましい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (4)

  1. ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置であって、
    ダイオード領域は、
    半導体基板の表面に露出している第１導電型のアノード層と、
    アノード層の裏面側に形成されている第１導電型のダイオードボディ層と、
    ダイオードボディ層の裏面側に形成されている第２導電型のダイオードドリフト層と、
    ダイオードドリフト層の裏面側に形成されており、ダイオードドリフト層より第２導電型の不純物濃度が高い、第２導電型のカソード層と、
    半導体基板の表面側からダイオードドリフト層に達するダイオードトレンチ内に埋め込まれた第１層と、
    第１層内に埋設されており、その下端がダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置している第２層と、
    を備えており、
    ＩＧＢＴ領域は、
    半導体基板の表面に露出している第２導電型のエミッタ層と、
    エミッタ層の側方および裏面側に形成されており、その一部が半導体基板の表面に露出している第１導電型のＩＧＢＴボディ層と、
    ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、
    ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、
    半導体基板の表面側からＩＧＢＴボディ層を貫通し、ＩＧＢＴドリフト層に達するＩＧＢＴゲートと、
    を備えており、
    第２層は、第１層をダイオードトレンチの内側から外側に向かって押圧しており、
    ダイオードドリフト層には、少なくとも第２層の下端の深さにライフタイム制御領域が形成されており、
    ライフタイム制御領域内の結晶欠陥密度は、ライフタイム制御領域外の結晶欠陥密度よりも高い、
    半導体装置。
  2. 第２層の材料となる第２材料は、第１層の材料となる第１材料の酸化物である、請求項１に記載の半導体装置。
  3. 請求項１または２に記載の半導体装置の製造方法であって、
    ダイオードトレンチ内に、ボイドを有する状態で第１層の材料となる第１材料を充填する工程と、
    充填された第１材料のボイド内に、第２層の材料となる第２材料を充填するとともに膨張させる工程とを含む、製造方法。
  4. 第２材料は、第１材料の酸化物であり、
    膨張させる工程では、充填する工程でボイドを有する状態でダイオードトレンチ内に充填された第１材料のボイドに面する部分を酸化した酸化物を第２材料としてボイド内に充填するとともに膨張させる、請求項３に記載の製造方法。
JP2012502344A 2011-09-28 2011-09-28 半導体装置およびその製造方法 Expired - Fee Related JP5488687B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072273 WO2013046377A1 (ja) 2011-09-28 2011-09-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP5488687B2 true JP5488687B2 (ja) 2014-05-14
JPWO2013046377A1 JPWO2013046377A1 (ja) 2015-03-26

Family

ID=47910293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012502344A Expired - Fee Related JP5488687B2 (ja) 2011-09-28 2011-09-28 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US8659052B2 (ja)
JP (1) JP5488687B2 (ja)
CN (1) CN103125023B (ja)
DE (1) DE112011105681B4 (ja)
WO (1) WO2013046377A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US9184255B2 (en) 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
KR20140049313A (ko) * 2012-10-17 2014-04-25 에스케이하이닉스 주식회사 반도체 소자의 정렬 키 및 이의 형성 방법
CN104425245B (zh) 2013-08-23 2017-11-07 无锡华润上华科技有限公司 反向导通绝缘栅双极型晶体管制造方法
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
DE112015001055B4 (de) * 2014-02-28 2020-11-26 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP2015201615A (ja) * 2014-03-31 2015-11-12 サンケン電気株式会社 半導体装置及びその製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
CN105789331B (zh) * 2014-12-25 2019-09-17 无锡华润上华科技有限公司 半导体整流器件及其制作方法
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US9660084B2 (en) 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
WO2017010393A1 (ja) 2015-07-16 2017-01-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same
TWI719262B (zh) * 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
JP2018182254A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110140199B (zh) * 2017-07-14 2022-07-05 富士电机株式会社 半导体装置
KR102471273B1 (ko) * 2017-08-22 2022-11-28 삼성전자주식회사 적층 구조체와 트렌치들을 갖는 반도체 소자
DE112018006404T5 (de) 2017-12-14 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
WO2019198182A1 (ja) * 2018-04-11 2019-10-17 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
JP7331720B2 (ja) * 2020-02-06 2023-08-23 三菱電機株式会社 半導体装置
WO2021161668A1 (ja) * 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
JP7459666B2 (ja) * 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
JP2022144504A (ja) * 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
JP2024075220A (ja) * 2022-11-22 2024-06-03 株式会社 日立パワーデバイス 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238026A (ja) * 1988-03-17 1989-09-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07201842A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体装置の製造方法
JPH11266010A (ja) * 1998-03-17 1999-09-28 Toshiba Corp 絶縁ゲート型半導体装置及びその製造方法
US6274460B1 (en) * 1998-05-21 2001-08-14 Intersil Corporation Defect gettering by induced stress
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009141005A (ja) * 2007-12-04 2009-06-25 Rohm Co Ltd 半導体装置およびその製造方法
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP2011166052A (ja) * 2010-02-15 2011-08-25 Toyota Central R&D Labs Inc 半導体素子とその半導体素子を備えた電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP4240140B1 (ja) 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
US8022472B2 (en) 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238026A (ja) * 1988-03-17 1989-09-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07201842A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体装置の製造方法
JPH11266010A (ja) * 1998-03-17 1999-09-28 Toshiba Corp 絶縁ゲート型半導体装置及びその製造方法
US6274460B1 (en) * 1998-05-21 2001-08-14 Intersil Corporation Defect gettering by induced stress
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009141005A (ja) * 2007-12-04 2009-06-25 Rohm Co Ltd 半導体装置およびその製造方法
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP2011166052A (ja) * 2010-02-15 2011-08-25 Toyota Central R&D Labs Inc 半導体素子とその半導体素子を備えた電力変換装置

Also Published As

Publication number Publication date
US20130075784A1 (en) 2013-03-28
CN103125023B (zh) 2016-05-25
DE112011105681T5 (de) 2014-07-10
WO2013046377A1 (ja) 2013-04-04
JPWO2013046377A1 (ja) 2015-03-26
US8659052B2 (en) 2014-02-25
DE112011105681B4 (de) 2015-10-15
CN103125023A (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
JP5488687B2 (ja) 半導体装置およびその製造方法
JP5505407B2 (ja) 高電圧ｆｅｔ用ゲートエッチング方法
JP5510309B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5732790B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6179409B2 (ja) 炭化珪素半導体装置の製造方法
JP2007250855A (ja) 半導体装置及びその製造方法
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
CN104733301B (zh) 用于制造具有斜切边缘终止的半导体器件的方法
JP2009164558A (ja) 半導体装置とその製造方法、並びにトレンチゲートの製造方法
WO2013042327A1 (ja) 炭化珪素半導体装置の製造方法
JP5767869B2 (ja) 半導体装置の製造方法
JP2014187364A (ja) 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス
JP6319508B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002541660A (ja) 半導体デバイスの製造方法
JP2011129619A (ja) 半導体装置の製造方法
JP2010258252A (ja) 半導体装置の製造方法
KR100944858B1 (ko) 반도체 장치 및 그 제조 방법
JP2009283818A (ja) 半導体装置およびその製造方法
JP5446297B2 (ja) 半導体装置の製造方法
JP5353174B2 (ja) 半導体装置の製造方法
JP6511034B2 (ja) 炭化珪素半導体装置の製造方法
JP5507060B2 (ja) 縦型トレンチｍｏｓｆｅｔの製造方法
JP4561114B2 (ja) 半導体装置の製造方法
JP2010177474A (ja) 半導体装置の製造方法
KR100720250B1 (ko) 반도체 소자의 리세스 게이트 형성 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R151 Written notification of patent or utility model registration

Ref document number: 5488687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees