JP2011129619A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011129619A JP2011129619A JP2009285062A JP2009285062A JP2011129619A JP 2011129619 A JP2011129619 A JP 2011129619A JP 2009285062 A JP2009285062 A JP 2009285062A JP 2009285062 A JP2009285062 A JP 2009285062A JP 2011129619 A JP2011129619 A JP 2011129619A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- element formation
- semiconductor device
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 半導体装置の製造方法は、半導体を材料とする素子形成層と、素子形成層の下面側に設けられ、開口部を有するマスク層と、素子形成層とマスク層の間に設けられ、素子形成層およびマスク層と異なる材料によって形成されている境界層と、を有する材料ウェハを準備する材料ウェハ準備工程と、マスク層の下面側から、荷電粒子の照射を行って、素子形成層に結晶欠陥を形成する結晶欠陥形成工程と、境界層と反応し、かつ、素子形成層と反応しないエッチング材を用いて、境界層をエッチングによって除去するマスク層除去工程とを含む。半導体基板等を損傷することなく、結晶欠陥形成のために行われる荷電粒子の照射において用いる遮蔽マスクを除去することが可能となる。
【選択図】 図1
Description
図1に示すように、半導体装置10は、半導体基板12と、半導体基板12の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板12には、ダイオード領域20とIGBT領域40が形成されている。ダイオード領域20とIGBT領域40との間には、分離領域80が形成されている。
実施形態に係る半導体装置の製造方法は、材料ウェハ準備工程と、結晶欠陥形成工程と、マスク層除去工程とを含んでいる。
一方、IGBT領域に照射された荷電粒子が停止する位置は、マスク層の厚さによって調整される。実施形態に係る半導体装置の製造方法では、IGBT領域に照射された荷電粒子が半導体ウェハの所望の位置(キャリアライフタイム制御領域59を形成する位置)に停止するように、材料ウェハ準備工程において、材料ウェハのマスク層の厚さが調整されている。
図2は、材料ウェハ300の断面図である。材料ウェハ300は、SOIウェハであって、シリコンからなる活性層とハンドル層との間に、絶縁層であるBox層が形成されている。本実施例では、活性層を素子形成層312とし、ハンドル層をマスク層810とし、Box層を境界層820として用いる。
次に、境界層820のみを選択的に除去するエッチング材を用いてウェットエッチングを行う。これによって、図5に示すように、開口部814が形成されることによって露出する部分の境界層820が除去され、開口部814では、素子形成層312の下面が露出した状態となる。この後、さらに、酸化膜812を除去する。尚、境界層開口工程は、後述するn型のイオン注入工程の前にダイオード領域320の下面を露出させることを目的とする工程である。このため、n型のイオン注入工程の前に行えばよく、例えば、次に説明する結晶欠陥工程の後に行ってもよい。
本実施例では、図6に示すように、材料ウェハ300の下面側(マスク層810が形成されている側)にアルミニウム製のエネルギー吸収材816を配置し、エネルギー吸収材816を介して、材料ウェハ300の下面側からヘリウム3イオン(3He2+)の照射を行う。これによって、素子形成層312に結晶欠陥密度のピーク(図6〜図10においては、×印で示している)を含む領域339、359を形成する。領域339がキャリアライフタイム制御領域39となり、領域359がキャリアライフタイム制御領域59となる。
次に、図7に示すように、素子形成層312の下面からn型のドーパントをイオン注入する。これによって、マスク層810に覆われていないダイオード領域320の下面側にはn+層330が形成される。n+層330は、図1に示す半導体装置10のカソード層30に相当する。本実施例では、マスク層810をイオン注入工程におけるマスクとしても利用することができる。
本実施例では、エッチング材としてフッ酸(例えば緩衝フッ酸液(バッファードフッ酸))を用いて、ウェットエッチングを行う。これによって、境界層820がエッチングによって除去され、図8に示すように、素子形成層312からマスク層810を除去する。
次に、素子形成層312の下面から素子形成層312の下面全体にp型のドーパントをイオン注入する。これによって、図9に示すように、IGBT領域340の下面側にはp+層352とn層350bが形成される。p+層352は、図1に示す半導体装置10のコレクタ層52に相当し、n層350bは、バッファ層50bに相当する。尚、本実施例では、n+層330のn型の不純物濃度が十分に高いため、素子形成層312の下面からp型のドーパントをイオン注入しても、ダイオード領域320の下面側はn+層の状態を維持できる。ただし、素子形成層312のダイオード領域320の下面にマスク層を形成した後で、素子形成層312の下面からp型のドーパントをIGBT領域340にのみイオン注入してもよい。
図12は、素子形成層512である半導体ウェハの断面である。素子形成層512は、ダイオード領域520とIGBT領域540と、周辺耐圧領域585とを備えている。図1と同様に、ダイオード領域520とIGBT領域540との境界には分離領域が形成されているが、図12〜図16においては、図示を省略している。図12に示すように、素子形成層512である半導体ウェハは、n−層528と、p層526とを備えており、IGBT領域540のn−層528の下面側にはp+層552とn層550bが設けられ、ダイオード領域520のn−層528の下面側にはn+層530が設けられている。素子形成層512には、図1に示す半導体装置10の半導体基板12の上面側に形成されている素子構造が複数形成されているが、図12〜図16においては図示を省略している。n−層528は、図1に示す半導体装置10のダイオードドリフト層28およびIGBT領域40のドリフト層50aに対応し、p層526は、図1に示す半導体装置10の低濃度アノード層26bおよび低濃度ボディ層48に対応する。p+層552は、図1に示す半導体装置10のコレクタ層52に相当し、n層550bは、バッファ層50bに相当し、n+層530は、カソード層30に対応する。
実施例1と同様に、図13に示すように、アルミニウム製のエネルギー吸収材816を用いて、材料ウェハ500の下面側(マスク層830が形成されている側)からヘリウム3イオン(3He2+)の照射を行うことによって素子形成層512に結晶欠陥を形成する。図13に示す素子形成層512の下面側からイオン照射を行うと、図14に示すように、n−層528のダイオード領域520では、素子形成層512のp層526近傍のn−層528に結晶欠陥密度のピーク(図14〜図16において、×印で示している)が形成される。すなわち、ダイオード領域520では、結晶欠陥密度のピークを含む領域539は、素子形成層512の下面から距離d4の位置に形成される。距離d4は、アルミホイル等のエネルギー吸収材をマスク層810の下面側に設置することによって制御できる。領域539は、キャリアライフタイム制御領域39となる。
実施例1と同様に、エッチング材としてフッ酸(例えば緩衝フッ酸液)を用いてウェットエッチングを行い、境界層840をエッチングによって除去することによって、図15に示すように、素子形成層512からマスク層830を除去する。これによって、境界層840のみをエッチングによって選択的に除去することができる一方、素子形成層512およびマスク830はエッチングによって損傷されない。尚、実施例1と同様に、フッ酸のほかに、フッ素系ガスをエッチング材として用いてもよい。
さらに、図16に示すように、素子形成層512の上面に電極522、542を形成し、下面に電極560を形成する。電極522は、図1に示す半導体装置10のアノード電極22に相当し、電極542は、エミッタ電極42に相当し、電極560は、共通電極60に相当する。この後、ダイシング等によって、それぞれの半導体装置を切り離すことによって、図1に示す半導体装置10を得ることができる。
12 半導体基板
20、320、520 ダイオード領域
22 アノード電極
26 アノード層
26a アノードコンタクト領域
26b 低濃度アノード層
28 ダイオードドリフト層
30 カソード層
39 キャリアライフタイム制御領域
39a 端部
40、340、540 IGBT領域
42 エミッタ電極
44 エミッタ領域
48 ボディ層
48a ボディコンタクト領域
48b 低濃度ボディ層
50 IGBTドリフト層
50a ドリフト層
50b バッファ層
52 コレクタ層
54 ゲート電極
56 ゲート絶縁膜
58 絶縁膜
59 キャリアライフタイム制御領域
59a 端部
60 共通電極
70 拡散領域
72 境界
80 分離領域
300、500 材料ウェハ
312、512 素子形成層
810、830 マスク層
812 酸化膜
814、834 開口部
816 エネルギー吸収材
820、840 境界層
322、342、360、522、542、560 電極
326、526 p層
328、528 n−層
330、530 n+層
350b、550b n層
352、552 p+層
339、359、539、559 領域
Claims (3)
- 半導体を材料とする素子形成層と、素子形成層の下面側に設けられ、開口部を有するマスク層と、素子形成層とマスク層の間に設けられ、素子形成層およびマスク層と異なる材料によって形成されている境界層とを有する材料ウェハを準備する材料ウェハ準備工程と、
マスク層の下面側から材料ウェハに、荷電粒子の照射を行って、素子形成層に結晶欠陥を形成する結晶欠陥形成工程と、
境界層と反応し、かつ、素子形成層と反応しないエッチング材を用いて、境界層をエッチングによって除去するマスク層除去工程と、を含むことを特徴とする半導体装置の製造方法。 - 半導体装置は、ダイオード領域とIGBT領域が同一の半導体基板に形成されている半導体装置であって、
材料ウェハ準備工程では、マスク層の開口部が、素子形成層のダイオード領域の下面に設けられている材料ウェハを準備し、
結晶欠陥形成工程では、マスク層の下面側から材料ウェハに照射される荷電粒子を素子形成層のダイオード領域内で停止させて、ダイオード領域内の素子形成層に結晶欠陥密度のピークを形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 境界層は、シリコン酸化物(SiO2)であり、
エッチング材は、フッ酸もしくはフッ素系ガスであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285062A JP2011129619A (ja) | 2009-12-16 | 2009-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285062A JP2011129619A (ja) | 2009-12-16 | 2009-12-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011129619A true JP2011129619A (ja) | 2011-06-30 |
Family
ID=44291921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009285062A Pending JP2011129619A (ja) | 2009-12-16 | 2009-12-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011129619A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149909A (ja) * | 2012-01-23 | 2013-08-01 | Denso Corp | 半導体装置およびその製造方法 |
JP2014056881A (ja) * | 2012-09-11 | 2014-03-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2014120527A (ja) * | 2012-12-13 | 2014-06-30 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び半導体装置 |
WO2014136215A1 (ja) * | 2013-03-06 | 2014-09-12 | トヨタ自動車株式会社 | 半導体ウエハの順電圧ばらつき低減方法 |
US8921889B2 (en) | 2012-12-11 | 2014-12-30 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US9153525B2 (en) | 2012-11-29 | 2015-10-06 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US9356115B2 (en) | 2012-03-19 | 2016-05-31 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
JP2016162950A (ja) * | 2015-03-04 | 2016-09-05 | トヨタ自動車株式会社 | 半導体装置 |
JP2017183403A (ja) * | 2016-03-29 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US11069529B2 (en) | 2017-07-14 | 2021-07-20 | Fuji Electric Co., Ltd. | Semiconductor device with at least one lower-surface side lifetime control region |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5884432A (ja) * | 1981-10-28 | 1983-05-20 | ウエスターン・エレクトリック・カムパニー・インコーポレーテッド | サブミクロンパタ−ン形成方法 |
JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
-
2009
- 2009-12-16 JP JP2009285062A patent/JP2011129619A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5884432A (ja) * | 1981-10-28 | 1983-05-20 | ウエスターン・エレクトリック・カムパニー・インコーポレーテッド | サブミクロンパタ−ン形成方法 |
JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149909A (ja) * | 2012-01-23 | 2013-08-01 | Denso Corp | 半導体装置およびその製造方法 |
US9356115B2 (en) | 2012-03-19 | 2016-05-31 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
US9685446B2 (en) | 2012-03-19 | 2017-06-20 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
JP2014056881A (ja) * | 2012-09-11 | 2014-03-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
US9153525B2 (en) | 2012-11-29 | 2015-10-06 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US8921889B2 (en) | 2012-12-11 | 2014-12-30 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2014120527A (ja) * | 2012-12-13 | 2014-06-30 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び半導体装置 |
WO2014136215A1 (ja) * | 2013-03-06 | 2014-09-12 | トヨタ自動車株式会社 | 半導体ウエハの順電圧ばらつき低減方法 |
JP2016162950A (ja) * | 2015-03-04 | 2016-09-05 | トヨタ自動車株式会社 | 半導体装置 |
JP2017183403A (ja) * | 2016-03-29 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US11069529B2 (en) | 2017-07-14 | 2021-07-20 | Fuji Electric Co., Ltd. | Semiconductor device with at least one lower-surface side lifetime control region |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011129619A (ja) | 半導体装置の製造方法 | |
JP5083468B2 (ja) | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 | |
JP5488687B2 (ja) | 半導体装置およびその製造方法 | |
JP5614451B2 (ja) | 半導体装置の製造方法 | |
JP5554417B2 (ja) | トレンチゲートパワー半導体装置及びその製造方法 | |
JP5969927B2 (ja) | ダイオード、電力変換装置 | |
US8058693B2 (en) | Semiconductor device having switching element and method for fabricating semiconductor device having switching element | |
WO2013073042A1 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
JP2010219258A (ja) | 半導体装置 | |
KR20160064194A (ko) | 절연 게이트 바이폴러 트랜지스터 및 그 제조 방법 | |
EP2706576A2 (en) | Diode and power conversion system | |
JP6294175B2 (ja) | 半導体装置およびそれを用いた電力変換システム | |
JP2007042869A (ja) | ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 | |
JP2010165978A (ja) | 半導体装置およびその製造方法 | |
JP6665713B2 (ja) | 半導体装置 | |
US20160005843A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5636751B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 | |
US8993372B2 (en) | Method for producing a semiconductor component | |
JP5751106B2 (ja) | 半導体装置の製造方法 | |
JP2011108915A (ja) | 半導体装置の製造方法 | |
KR20170040236A (ko) | 자기 정렬 이면 피처들을 가진 반도체 디바이스 | |
JP5609078B2 (ja) | 半導体装置の製造方法 | |
JP2010161250A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2012033568A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |