JPS5884432A - サブミクロンパタ−ン形成方法 - Google Patents
サブミクロンパタ−ン形成方法Info
- Publication number
- JPS5884432A JPS5884432A JP57188287A JP18828782A JPS5884432A JP S5884432 A JPS5884432 A JP S5884432A JP 57188287 A JP57188287 A JP 57188287A JP 18828782 A JP18828782 A JP 18828782A JP S5884432 A JPS5884432 A JP S5884432A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- metal
- mask
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000010410 layer Substances 0.000 claims description 73
- 229910052782 aluminium Inorganic materials 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- -1 Boron ions Chemical class 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003944 H3 PO4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/944—Shadow
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は主表面に平行な第１及び第２の表面間に延びる
側壁を有するパターン形成された絶縁層を、半導体基体
の主表面上に形成する工程から成るサブミクロンのパタ
ーン全規定する方法に係る。
側壁を有するパターン形成された絶縁層を、半導体基体
の主表面上に形成する工程から成るサブミクロンのパタ
ーン全規定する方法に係る。
ショットキー障壁ダイオードは、半導体基体への適当な
金属接触Ｃ二エク形成される。周知のように、そのよう
なダイオードはトランジスタ論理回路、特（：回路動作
速度を増すために、バイポーラ形のトランジスタ論理回
路の一部として有用である。また、やはりよく知られて
いるように、ショットキー障壁の周辺を囲む適当な不純
物保護領域又は環は、好ましくないダイオード端部効果
を抑えるために望ましい。最近のｖＬｓＩ（非常（＝大
規模な集積）回路（二おいて、重要な半導体領域を保護
するために、そのようなショットキー障壁ダイオードの
それぞれを、できるだけ小さ−くすることが望ましい。
金属接触Ｃ二エク形成される。周知のように、そのよう
なダイオードはトランジスタ論理回路、特（：回路動作
速度を増すために、バイポーラ形のトランジスタ論理回
路の一部として有用である。また、やはりよく知られて
いるように、ショットキー障壁の周辺を囲む適当な不純
物保護領域又は環は、好ましくないダイオード端部効果
を抑えるために望ましい。最近のｖＬｓＩ（非常（＝大
規模な集積）回路（二おいて、重要な半導体領域を保護
するために、そのようなショットキー障壁ダイオードの
それぞれを、できるだけ小さ−くすることが望ましい。
ＭＯＳ（金属酸化物半導体）とともＣ二、バイポーラト
ランジスタのような集積回路デバイスは、典型的な場合
電磁放射又は電子ビーム放射に対し感受性をもつリング
ラフィ媒体を選択的に露出することを必要とするリング
ラフィマスク及びエツチング工程（−より規定すると便
利である。この方法により規定及びパターン形成された
開口の相対する空間的ｇ二分離された側壁間の最小距離
は、現在の技術（−おいて典型的な場合約２ミクロンＣ
″−１も小さくできる。従って、そのような典型的なプ
ロセス（二より作られた最小のショットキー障壁ダイオ
ードは、保護環を除いて２ミクロンの直径を有する。そ
のため、保護環もまた更に通常のリングラフィによシ規
定され、最終的なショットキー障壁ダイオードの横方向
全体の大きさく保護環を含む）が、２ミクロンより著し
く大きくなるならば、ダイオードの速度が保護環それ自
身により形成されたＰＮ接合の好ましくない大きな面積
によって劣化するであろうことが認識されよう。
ランジスタのような集積回路デバイスは、典型的な場合
電磁放射又は電子ビーム放射に対し感受性をもつリング
ラフィ媒体を選択的に露出することを必要とするリング
ラフィマスク及びエツチング工程（−より規定すると便
利である。この方法により規定及びパターン形成された
開口の相対する空間的ｇ二分離された側壁間の最小距離
は、現在の技術（−おいて典型的な場合約２ミクロンＣ
″−１も小さくできる。従って、そのような典型的なプ
ロセス（二より作られた最小のショットキー障壁ダイオ
ードは、保護環を除いて２ミクロンの直径を有する。そ
のため、保護環もまた更に通常のリングラフィによシ規
定され、最終的なショットキー障壁ダイオードの横方向
全体の大きさく保護環を含む）が、２ミクロンより著し
く大きくなるならば、ダイオードの速度が保護環それ自
身により形成されたＰＮ接合の好ましくない大きな面積
によって劣化するであろうことが認識されよう。
従来技術（二おいて、保護領域は絶縁ゲート電界効果ト
ランジスタ及びショットキーダイオードのような半導体
デバイス要素に対し作られてきた。たとえば、１９８１
年８月４日エル・シュレーダーに承認された”減少した
基板制御チャネル幅を有する電界効果トランジスタ”と
題する米国特許第４，２８２，５３９号には、絶縁ゲー
ト電界効果トランジスタ要素は、ソースからドレインへ
のトランジスタチャネルの外部端（二沿って走る帯状（
保護）領域の形をし友、比較的狭いチャネル保護領域全
有すると述べられている。この保護領域又は部分は、ソ
ース及び半導体基体間の電位のふらつきの、動作中にお
けるチャネル反転層への好ましくない影響を防止するよ
うな、伝導形及び密度に不純物をドープする。この不純
物ドープ保護領域（又は”部分”）がない場合のそのよ
うな電位のふらつきは、チャネル反転層の実効的な幅に
好ましくないふらつきを起し、従ってトランジスタのイ
ンピーダンスに好ましくないふらつきを起す。
ランジスタ及びショットキーダイオードのような半導体
デバイス要素に対し作られてきた。たとえば、１９８１
年８月４日エル・シュレーダーに承認された”減少した
基板制御チャネル幅を有する電界効果トランジスタ”と
題する米国特許第４，２８２，５３９号には、絶縁ゲー
ト電界効果トランジスタ要素は、ソースからドレインへ
のトランジスタチャネルの外部端（二沿って走る帯状（
保護）領域の形をし友、比較的狭いチャネル保護領域全
有すると述べられている。この保護領域又は部分は、ソ
ース及び半導体基体間の電位のふらつきの、動作中にお
けるチャネル反転層への好ましくない影響を防止するよ
うな、伝導形及び密度に不純物をドープする。この不純
物ドープ保護領域（又は”部分”）がない場合のそのよ
うな電位のふらつきは、チャネル反転層の実効的な幅に
好ましくないふらつきを起し、従ってトランジスタのイ
ンピーダンスに好ましくないふらつきを起す。
１９８１年４月１４日７−ル・エフ・ドレーブズら（二
承認された“セルフアライメント・ショットキー保護環
”と題する米国特許第４．２６１，０９５号（二は、好
ましくない障壁端部効果を抑える目的で、ショットキー
障壁を囲む保護環を有するショットキー障壁半導体ダイ
オード要素が述べられている。この保護環は環状窓（開
口）を通して不純物を導入することにより形成されると
述べられている。この特許（二おけるこの環は、半導体
表面上の絶縁層中の環状窓の端部と、金属層が堆積され
ている（環状窓内の）中央部分の周辺間の空間と規定さ
れている。金属層はその堆積Ｃ二対して張出した環状マ
スクを用いて、直線シャドウ技術（二より堆積させる。
承認された“セルフアライメント・ショットキー保護環
”と題する米国特許第４．２６１，０９５号（二は、好
ましくない障壁端部効果を抑える目的で、ショットキー
障壁を囲む保護環を有するショットキー障壁半導体ダイ
オード要素が述べられている。この保護環は環状窓（開
口）を通して不純物を導入することにより形成されると
述べられている。この特許（二おけるこの環は、半導体
表面上の絶縁層中の環状窓の端部と、金属層が堆積され
ている（環状窓内の）中央部分の周辺間の空間と規定さ
れている。金属層はその堆積Ｃ二対して張出した環状マ
スクを用いて、直線シャドウ技術（二より堆積させる。
この特許（＝おいて得られるショットキー障壁ダイオー
ド構造には、一つの問題がある。その原因は、二酸化シ
リコン保護層及び中央ショットキー障壁金属層間（二位
置するマスクの張出し部分下の半導体基体の表面部分が
被覆されず露出したままであり、そのためショットキー
ダイオード要素の動作特性は、表面のこれら部分上（１
残る浄化及びエツチング溶液の残渣により、劣化する傾
向があることである。なぜならば、そのような残渣は金
属部、酸化物又は半導体を損いうるからである。更（−
、アンダーカット舎エッチング工程を用いるために、ダ
イオード要素が使う全体の面積は、好ましくなし１はど
増加する。また、デバイスの形状のため、・保護環への
イオン注入は用いることができない。従って、好ましく
ないほど高温（二おける拡散６二よる不純物の導入及び
最終的な保護環領域への不十分な制御音用いなければな
らない。
ド構造には、一つの問題がある。その原因は、二酸化シ
リコン保護層及び中央ショットキー障壁金属層間（二位
置するマスクの張出し部分下の半導体基体の表面部分が
被覆されず露出したままであり、そのためショットキー
ダイオード要素の動作特性は、表面のこれら部分上（１
残る浄化及びエツチング溶液の残渣により、劣化する傾
向があることである。なぜならば、そのような残渣は金
属部、酸化物又は半導体を損いうるからである。更（−
、アンダーカット舎エッチング工程を用いるために、ダ
イオード要素が使う全体の面積は、好ましくなし１はど
増加する。また、デバイスの形状のため、・保護環への
イオン注入は用いることができない。従って、好ましく
ないほど高温（二おける拡散６二よる不純物の導入及び
最終的な保護環領域への不十分な制御音用いなければな
らない。
このように、従来技術のこれらの欠点をもたないセルフ
ァラメント保護領域を有する半導体デバイス要素が望ま
しい。
ァラメント保護領域を有する半導体デバイス要素が望ま
しい。
本発明は半導体基体ｌの主平坦面上≦−サブミクロンパ
ターン２１を規定する方法上官み、該表面上に該主表面
と平行な第１及び第２の表面間に延びる側壁を有するパ
ターン形成された絶縁層２を形成する工程を含み、該第
１及び第２表面上にマスク形成金属層４．１４を段差が
つくように堆積させ、それによって側壁と第１の表面と
の交点（二、比較的薄Ｉ／１金属層が規定され、該交点
から除去された領域に、比較的厚い金属層が規定される
工程、比較的薄い部分を完全に除去し、比較的厚し１部
分（：少くともある程度の金属を残すため（二、金属を
エツチングし、それ（二よって残った金属層２４．３４
中の該側壁においてサブミクロン間隙が形成され、間隙
を用いてパターン２１を規定する工程を特徴とする。
ターン２１を規定する方法上官み、該表面上に該主表面
と平行な第１及び第２の表面間に延びる側壁を有するパ
ターン形成された絶縁層２を形成する工程を含み、該第
１及び第２表面上にマスク形成金属層４．１４を段差が
つくように堆積させ、それによって側壁と第１の表面と
の交点（二、比較的薄Ｉ／１金属層が規定され、該交点
から除去された領域に、比較的厚い金属層が規定される
工程、比較的薄い部分を完全に除去し、比較的厚し１部
分（：少くともある程度の金属を残すため（二、金属を
エツチングし、それ（二よって残った金属層２４．３４
中の該側壁においてサブミクロン間隙が形成され、間隙
を用いてパターン２１を規定する工程を特徴とする。
本発明の具体的な実施例（二おいて、半導体基体はシリ
コンで、パターン形成された絶縁１層は二酸化シリコン
で、マス、り形成層はアルミニウムである。パターンマ
スクが形成された後、不純物イオンが基体中≦二柱式さ
れ、保護領域が形成され、マスクが除去され、絶縁性間
隙層が絶縁層の側壁上に形成され、その後ショットキー
障壁電極が形成される。得られたショットキー障壁ダイ
オードを基体の主表面に形成されたかあるいは形成すべ
き他のデバイス要素へ相互接続するための金属部分が、
標準的な集積回路技術に従ってその後堆積及びパターン
形成される。
コンで、パターン形成された絶縁１層は二酸化シリコン
で、マス、り形成層はアルミニウムである。パターンマ
スクが形成された後、不純物イオンが基体中≦二柱式さ
れ、保護領域が形成され、マスクが除去され、絶縁性間
隙層が絶縁層の側壁上に形成され、その後ショットキー
障壁電極が形成される。得られたショットキー障壁ダイ
オードを基体の主表面に形成されたかあるいは形成すべ
き他のデバイス要素へ相互接続するための金属部分が、
標準的な集積回路技術に従ってその後堆積及びパターン
形成される。
別の実施例において、シリコン基体上（二熱的に成長さ
れている二酸化シリコンのパターン形成絶縁層上に、比
較的薄い二酸化シリコン層がプラズマ堆積される。この
プラズマ堆積二酸化シリコン層は、シリコン基体との間
に入る働きをし、そうでなければシリコン基体の露出す
る部分がマスク形成層と好ましくない相互作用をするの
を防止する。
れている二酸化シリコンのパターン形成絶縁層上に、比
較的薄い二酸化シリコン層がプラズマ堆積される。この
プラズマ堆積二酸化シリコン層は、シリコン基体との間
に入る働きをし、そうでなければシリコン基体の露出す
る部分がマスク形成層と好ましくない相互作用をするの
を防止する。
従って、本発明は半導体基体の主表面に保護領域を有す
る半導体デバイス要素を実現するもので、該保護領域の
表面は該基体とともに、第１及び第２の被覆部分全構成
し、該第１部分のすべては保護領域の表面に重なり本質
的に垂直な側壁を有する絶縁層で被覆され、該絶縁層は
該保護領域表面に重なり本質的Ｃ垂直な共通の境界を有
する第１及び第２の部分を構成することを特徴とする。
る半導体デバイス要素を実現するもので、該保護領域の
表面は該基体とともに、第１及び第２の被覆部分全構成
し、該第１部分のすべては保護領域の表面に重なり本質
的に垂直な側壁を有する絶縁層で被覆され、該絶縁層は
該保護領域表面に重なり本質的Ｃ垂直な共通の境界を有
する第１及び第２の部分を構成することを特徴とする。
絶縁層の垂直な側壁（すなわち、半導体基体の主表面に
本質的に垂直な側壁）は、以下で詳細（二述べることか
ら明らかＣ二なるように、シュレーダー（二対する先に
述べた米国特許第４．２８２，５８９号で得られるもの
より、デバイス要素全体の寸法會より小さくする。
本質的に垂直な側壁）は、以下で詳細（二述べることか
ら明らかＣ二なるように、シュレーダー（二対する先に
述べた米国特許第４．２８２，５８９号で得られるもの
より、デバイス要素全体の寸法會より小さくする。
第１図Ｃ：示されるようシー、製作される構造は典型的
な場合ｔｏｏｆｆ−向く主表面１５を有するシリコン半
導体１を含む。この表面は急峻な側壁２５を有するパタ
ーン形成された二酸化シリコン層２で被覆される。プラ
ズマ堆積二酸化シリコン保護層３はパターン形成された
層ζ二より被覆されない表面１５の部分とともＣ二、パ
ターン形成層２を被覆する。蒸着によりアルミニウムが
プラズマ堆積層３上に堆積され、そのような蒸着により
外部アルミニウム層部分４及び内部アルミニウム層部分
１４が得られる。
な場合ｔｏｏｆｆ−向く主表面１５を有するシリコン半
導体１を含む。この表面は急峻な側壁２５を有するパタ
ーン形成された二酸化シリコン層２で被覆される。プラ
ズマ堆積二酸化シリコン保護層３はパターン形成された
層ζ二より被覆されない表面１５の部分とともＣ二、パ
ターン形成層２を被覆する。蒸着によりアルミニウムが
プラズマ堆積層３上に堆積され、そのような蒸着により
外部アルミニウム層部分４及び内部アルミニウム層部分
１４が得られる。
蒸着によるアルミニウムの堆積によって、不均一な早さ
のアルミニウムが得られる。その理由は急峻な下の側壁
２５の友め蒸着によるアルミニウムの堆積に段差が生じ
るためである。このよう（ユ堆積したアルミニウムは第
１図ζ−示されるように、分離された（あるいはほとん
ど分離されｆＣ）部分４及び１４を形成する。
のアルミニウムが得られる。その理由は急峻な下の側壁
２５の友め蒸着によるアルミニウムの堆積に段差が生じ
るためである。このよう（ユ堆積したアルミニウムは第
１図ζ−示されるように、分離された（あるいはほとん
ど分離されｆＣ）部分４及び１４を形成する。
典型的な場合、二酸化シリコン２は約４，０００オング
ストロームの厚さに熱的に酸化成長され、形成すべき保
護領域（又は複数の領域）と端部が重なる窓（又は複数
の窓）を有する工うＣ二、標準的なリングラフィ・プロ
セスによってパターン形成される。そのような窓をあけ
るために、層２を非等方的にエツチングする技術が用い
られる。すなわち、窓の急峻（垂直）な側壁２５が形成
され、それは表面１５に本質的に垂直となる。たとえば
、この非等方性エツチングのため（＝は、“フレオン２
３”（ＣＨＦ３及びＮＨ，）のようなイオンを用いた反
応性イオンエツチング？用いることができる。
ストロームの厚さに熱的に酸化成長され、形成すべき保
護領域（又は複数の領域）と端部が重なる窓（又は複数
の窓）を有する工うＣ二、標準的なリングラフィ・プロ
セスによってパターン形成される。そのような窓をあけ
るために、層２を非等方的にエツチングする技術が用い
られる。すなわち、窓の急峻（垂直）な側壁２５が形成
され、それは表面１５に本質的に垂直となる。たとえば
、この非等方性エツチングのため（＝は、“フレオン２
３”（ＣＨＦ３及びＮＨ，）のようなイオンを用いた反
応性イオンエツチング？用いることができる。
プラズマ酸化物層３はたとえばジャーナル・オブ・ザ・
エレクトロケミカル・ソサイアテイ、第１２８巻、１５
４５−１５５１頁（１９８１）に発表された“プラズマ
堆積二酸化シリコンの評価”と題するエイ・シー・アダ
ムスら（＝よる論文に述べられているようなプラズマ促
進化学気相堆積により、典型的な場合約１，０００オン
グストロームの厚さに堆積される。
エレクトロケミカル・ソサイアテイ、第１２８巻、１５
４５−１５５１頁（１９８１）に発表された“プラズマ
堆積二酸化シリコンの評価”と題するエイ・シー・アダ
ムスら（＝よる論文に述べられているようなプラズマ促
進化学気相堆積により、典型的な場合約１，０００オン
グストロームの厚さに堆積される。
層４及び１４用のアルミニウムは典型的な場合円錐フィ
ラメント源を用いて、室温において蒸着によって堆積さ
れる。そのようなアルミニウム蒸着では段差の被覆がず
れるため、堆積したアルミニウム中の深いき裂（又は間
隙）６が、側壁２５のごく近く（二形成される・。
ラメント源を用いて、室温において蒸着によって堆積さ
れる。そのようなアルミニウム蒸着では段差の被覆がず
れるため、堆積したアルミニウム中の深いき裂（又は間
隙）６が、側壁２５のごく近く（二形成される・。
このき裂６はそれにより堆積したアルミニウムを、外部
部分４と内部部分１４に分離（又はほぼ分離）する。堆
積したアルミニウムの厚さは、−典型的な場合約６００
０オングストロームである。
部分４と内部部分１４に分離（又はほぼ分離）する。堆
積したアルミニウムの厚さは、−典型的な場合約６００
０オングストロームである。
き裂６は次Ｃ：第２図（１示されるようＣ二、エッチさ
れた外部層２４とエッチされた内部層３４を形成するた
めに、アルミニウムの等方性エツチングにより拡大され
る。典型的な場合、たとえば約１６モルのリン酸（Ｈ３
ＰＯ４）。
れた外部層２４とエッチされた内部層３４を形成するた
めに、アルミニウムの等方性エツチングにより拡大され
る。典型的な場合、たとえば約１６モルのリン酸（Ｈ３
ＰＯ４）。
１モルの硝酸（ＨＮＯ３） ： １モルの酢酸及び２モ
ルの水から成るエツチング溶液で、先（二堆積されたア
ルミニウムの約３分の１が除去される。従って、約４，
０００オングストロームの厚さのアルミニウムがエッチ
された外部アルミニウム層２４及びエッチされた内部ア
ルミニウム層３４として残り、それらは約２．０ＯＯＸ
の距離だけ離れている。
ルの水から成るエツチング溶液で、先（二堆積されたア
ルミニウムの約３分の１が除去される。従って、約４，
０００オングストロームの厚さのアルミニウムがエッチ
された外部アルミニウム層２４及びエッチされた内部ア
ルミニウム層３４として残り、それらは約２．０ＯＯＸ
の距離だけ離れている。
次に、エッチされた内部及び外部アルミニウム層３４及
び２４間の間隙のすぐ近くの下にある基体ｌの主表面１
５の一部を露出するために、プラズマ堆積酸化物層３が
等方的にエッチされる。それによってプラズマ堆積酸化
物の分離された外部及び内部部分１３及び２３が残る。
び２４間の間隙のすぐ近くの下にある基体ｌの主表面１
５の一部を露出するために、プラズマ堆積酸化物層３が
等方的にエッチされる。それによってプラズマ堆積酸化
物の分離された外部及び内部部分１３及び２３が残る。
この目的のために、たとえば等容量のエチレングリコー
ルと７プライド・ケミカル・カンパニの“ＢＯＥ９３０
”から成るエツチング溶液が用いられ、それは熱的（二
成長した二酸化シリコンよシ約１５倍速く、プラズマ堆
積二酸化シリコンをエッチし、アルミニウム又はシリコ
ンは本質的にエッチしない。
ルと７プライド・ケミカル・カンパニの“ＢＯＥ９３０
”から成るエツチング溶液が用いられ、それは熱的（二
成長した二酸化シリコンよシ約１５倍速く、プラズマ堆
積二酸化シリコンをエッチし、アルミニウム又はシリコ
ンは本質的にエッチしない。
保護領域２１（ｊ形成するために、次にホウ素イオン１
１（第２図′）゛が注入される。内部及び外部のエッチ
されたアルミニウム層３４及び２４と、恐らく外部アル
ミニウム層２４の端部から突き出た熱的に成長した酸化
物層１２５のわずかの部分が、ホウ素に対する保護マス
クとして働き、それによってホウ素は保護領域２１中に
のみ注入される。典型的な場合、約３０ ＫｅＶのホウ
素イオンが、１平方 ５センチメートル当り約１×１０
１４ の表面密度に注入される。（注入イオンのその後
の活性化及び拡散前における）注入領域２１の幅は、典
型的な場合的３，０００オングストローム、すなわち１
ミクロン（１０，０００オンゲスト １０ローム）より
かなり小さい。
１（第２図′）゛が注入される。内部及び外部のエッチ
されたアルミニウム層３４及び２４と、恐らく外部アル
ミニウム層２４の端部から突き出た熱的に成長した酸化
物層１２５のわずかの部分が、ホウ素に対する保護マス
クとして働き、それによってホウ素は保護領域２１中に
のみ注入される。典型的な場合、約３０ ＫｅＶのホウ
素イオンが、１平方 ５センチメートル当り約１×１０
１４ の表面密度に注入される。（注入イオンのその後
の活性化及び拡散前における）注入領域２１の幅は、典
型的な場合的３，０００オングストローム、すなわち１
ミクロン（１０，０００オンゲスト １０ローム）より
かなり小さい。
次に、プラズマ堆積酸化物層１３及び２３とともに、ア
ルミニウム層２４及び３４はエツチングにより完全に除
去されるが、用いるエツチング液は１モルのフッ化水素
酸（ＨＦ）、１５１００モルの水（Ｈ２Ｏ）の溶液か、
アルミニウムのき裂を拡大するために用いた溶液を最初
に用い、続いてプラズマ堆積酸化物をエッチするため（
二、上に述べた溶液を用いる。
ルミニウム層２４及び３４はエツチングにより完全に除
去されるが、用いるエツチング液は１モルのフッ化水素
酸（ＨＦ）、１５１００モルの水（Ｈ２Ｏ）の溶液か、
アルミニウムのき裂を拡大するために用いた溶液を最初
に用い、続いてプラズマ堆積酸化物をエッチするため（
二、上に述べた溶液を用いる。
次に、約１，５００オングストロームの二酸化シリコン
が化学気相堆積により堆積され、フレオン２３を用いた
マスクなしの反応性イオンエツチングで非等方的にエッ
チされ、熱的に成長した酸化物層２の側壁（二位置した
側壁酸化物層３５が形成される（第３図）。この側壁酸
化物層３５の目的は、形成されるショットキー障壁電極
３３の端部を、確実（二保護領域内の中心に位置させる
ためのスペーサとして働かすことである。典型的な、場
合的９００ｔｌ’、約１０分間の７二−リングにより、
半導体中の注入ホウ素イオンが活性化し、側壁二酸化シ
リコン層３５が高密度化し有利である。
が化学気相堆積により堆積され、フレオン２３を用いた
マスクなしの反応性イオンエツチングで非等方的にエッ
チされ、熱的に成長した酸化物層２の側壁（二位置した
側壁酸化物層３５が形成される（第３図）。この側壁酸
化物層３５の目的は、形成されるショットキー障壁電極
３３の端部を、確実（二保護領域内の中心に位置させる
ためのスペーサとして働かすことである。典型的な、場
合的９００ｔｌ’、約１０分間の７二−リングにより、
半導体中の注入ホウ素イオンが活性化し、側壁二酸化シ
リコン層３５が高密度化し有利である。
次に、通常のプロセスによりショットキー障壁電極３３
が形成される。典型的な場合、この電極３３はプラチナ
・シリサイドである。
が形成される。典型的な場合、この電極３３はプラチナ
・シリサイドである。
最後に、得られたショットキー障壁デバイスに、主表面
１５上に位置した他のデバイス要素（又は複数）（図示
されていない）への相互接続のため、金属部３６（典型
的な場合、チタン、窒化チタン、白金、金）が形成され
する。
１５上に位置した他のデバイス要素（又は複数）（図示
されていない）への相互接続のため、金属部３６（典型
的な場合、チタン、窒化チタン、白金、金）が形成され
する。
このように、ショットキー障壁電極３３が酸化物層２の
パターン形成にリングラフィ工程のみを用いた上に述べ
た方法により、保護５領域３１に対しセルフアライメン
トできる。
パターン形成にリングラフィ工程のみを用いた上に述べ
た方法により、保護５領域３１に対しセルフアライメン
トできる。
パターン形成された絶縁層２として垂直な、すなわち主
表面１５に対し直角な側壁を用いることにより、保護領
域３１の最も外側の相対する端部３１．１及び３１．２
間の距離が、パ１０ターン形成された絶縁層２（第１図
）中の開口の規定に先（二相いたリングラフィ上の距離
より、本質的に大きくない最終的なデバイス構造（第３
図）が得られる。このリングラフィ距離は最小形状ダイ
オード構造の場合の最１５小線幅の大きさとなりうる。
表面１５に対し直角な側壁を用いることにより、保護領
域３１の最も外側の相対する端部３１．１及び３１．２
間の距離が、パ１０ターン形成された絶縁層２（第１図
）中の開口の規定に先（二相いたリングラフィ上の距離
より、本質的に大きくない最終的なデバイス構造（第３
図）が得られる。このリングラフィ距離は最小形状ダイ
オード構造の場合の最１５小線幅の大きさとなりうる。
本発明ｆ二ついて具体的な実施例に関して詳細に述べた
が、本発明の視点を離れることなく、各種の修正ができ
る。たとえば、層１４として用いた材料が下の半導体基
体１の材料加と、好ましくない反応を起さない場合には
、プラズマ堆積酸化物層３は省くことができる。
が、本発明の視点を離れることなく、各種の修正ができ
る。たとえば、層１４として用いた材料が下の半導体基
体１の材料加と、好ましくない反応を起さない場合には
、プラズマ堆積酸化物層３は省くことができる。
また、保護領域３１に対してショットキー電極３３全中
心にあわせる必要がない場合には、側壁酸化物スペーサ
層３５は省略できる。最も広くみると、本発明はサブミ
クロン間隙の精密な規定法であり、間隙は保護環以外の
各種形状全規定するために使用できる。半導体基体１は
ガリウムひ素のようにシリコン以外のものでよい。
心にあわせる必要がない場合には、側壁酸化物スペーサ
層３５は省略できる。最も広くみると、本発明はサブミ
クロン間隙の精密な規定法であり、間隙は保護環以外の
各種形状全規定するために使用できる。半導体基体１は
ガリウムひ素のようにシリコン以外のものでよい。
最後に、多結晶シリコンゲート電極層４６を有する絶縁
ゲート電界効果トランジスタ構造中のチャネルの端部に
対するチャネル保護領域として、保護領′域３１を用い
るために、ショットキー電極３３の代りにゲート酸化物
層４３（第４図）を熱的に成長させることができる。
ゲート電界効果トランジスタ構造中のチャネルの端部に
対するチャネル保護領域として、保護領′域３１を用い
るために、ショットキー電極３３の代りにゲート酸化物
層４３（第４図）を熱的に成長させることができる。
第１図乃至第３図は本発明の具体的な実施例に従う保護
領域を有するショットキー障壁デバイス要素の各種製作
工程を断面で示す図、第４図は本発明の別の実施例に従
う絶縁ゲート電界効果トランジスタ要素の断面図である
。 〔主要部分の符号の説明〕 絶縁層 ２ 半導体基体 １ パターン ２１ マスク形″成金属層 ４，１４残った金属層
２４．３４保護絶縁層 ３ ショットキー障壁電極 ３３ 保護帯 ２１ 保護層 ２３
領域を有するショットキー障壁デバイス要素の各種製作
工程を断面で示す図、第４図は本発明の別の実施例に従
う絶縁ゲート電界効果トランジスタ要素の断面図である
。 〔主要部分の符号の説明〕 絶縁層 ２ 半導体基体 １ パターン ２１ マスク形″成金属層 ４，１４残った金属層
２４．３４保護絶縁層 ３ ショットキー障壁電極 ３３ 保護帯 ２１ 保護層 ２３
Claims (1)
- 【特許請求の範囲】 １、半導体の主表面に平行な第１及び第２の表面間に延
びる側壁を有するパターン形成絶縁層を、該主表面上に
形成する工程から成る半導体の前記平坦な主面上へのサ
ブミクロンパターン形成方法において、 該第１及び第２の表面上にマスク形成金属層を段差をつ
けて堆積させ、それにエリ第１の表面を伴う側壁の交差
部で比較的薄い金属層部分を、また該交差部分から離れ
た領域には比較的厚い金属層部分を画成する工程、 前記金属をエツチングすることによって比較的薄い部分
を完全に除去し、比較的厚い部、分において少くとも金
属をある程度残し、それによって該側壁において残つ危
金属層中にサブミクロン間隙を形成する工程、及び、 前記間隙を利用してパターンを形成する工程を含むこと
を特徴とするパターン形成方法。 ２、特許請求の範囲第１項に記載された方法（二おいて
、 間隙を通して基体の下の部分中に不純物イオンを導入す
ることを更に特徴とするパターン形成方法。 ３、特許請求の範囲第２項（二記載された方法において
、 該金属層を堆積する前（＝、゛該パターン形成絶縁層上
に保護絶縁層を堆積させることを更１：１＃徴とするパ
ターン形成方法。 ４、特許請求の範囲第３項に記載された方法において、 （ａ） 半導体基体の該主表面の下の部分を露出する
几めに、該金属層及び該保護層を除去する工程、及び （ｂｉ ｔ＜ターン形成層の側壁上（二、絶縁性スペ
ーサ層を形成する工程を更ｌ二特徴とするパターン形成
方法。 ５、特許請求の範囲第１又は第２項（一記載された方法
Ｉ：おいて、 マスク形成金属は本質的Ｃニアルミニウムであることを
更に特徴とするパターン形成方法。 ６、特許請求の範囲第５項に記載された方法において、 保護層はプラズマ堆積二酸化シリコンであることを特徴
とするパターン形成方法。 ７、特許請求の範囲第４項Ｃユ記載された方法Ｃ二おい
て、 基体の該主表面の露出した下の°部分に、ショットキー
障壁電極全形成する工程を更Ｃ二特徴とするパターン形
成方法。 ８、 半導体基体の平坦な主□表面にある保護される領
域のための保護帯を形成する方法Ｃ：おいて、 （ａｌ 該主表面Ｃ二本質的【二垂直な側壁Ｃ二より
画成された開口を有する絶縁層を該表面上に形成する工
程、 （ｂｌ 該側壁（二よってシャドウ効果を受けるマス
ク−形成材料のマスク層を堆積させ、それによって保護
領域及び絶縁層が該マスク層によりマスクされ、該側壁
からより離れた部分の厚さに比べ、該側壁付近では著し
く厚さを減少させる工程、 （Ｃ） 該保護帯を形成するためζ二、下の該側壁付
近の表面部分に不純物を注入する工程を特徴とする方法
。 ９、特許請求の範囲第８項に記載され次男法において、 不純物を注入する前に、基本の表面の一部を露出するｔ
めに、該マスク−形成材料をエツチングする工程を更に
特徴とする方法。 パ １０、特許請求の範囲第９項に記載され次男法において
、 該マスク形成材料を堆積させる前（＝、保護層を堆積さ
せ、該保護層を該主表面と該マスク形成材料層との間に
入れる工程を更（二特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US315757 | 1981-10-28 | ||
| US06/315,757 US4441931A (en) | 1981-10-28 | 1981-10-28 | Method of making self-aligned guard regions for semiconductor device elements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884432A true JPS5884432A (ja) | 1983-05-20 |
Family
ID=23225928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188287A Pending JPS5884432A (ja) | 1981-10-28 | 1982-10-28 | サブミクロンパタ−ン形成方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4441931A (ja) |
| JP (1) | JPS5884432A (ja) |
| BE (1) | BE894797A (ja) |
| CA (1) | CA1186809A (ja) |
| DE (1) | DE3239819A1 (ja) |
| FR (1) | FR2515425B1 (ja) |
| GB (1) | GB2108759B (ja) |
| IT (1) | IT1153577B (ja) |
| NL (1) | NL8204152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129619A (ja) * | 2009-12-16 | 2011-06-30 | Toyota Motor Corp | 半導体装置の製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPS60201666A (ja) * | 1984-03-27 | 1985-10-12 | Nec Corp | 半導体装置 |
| EP0182088B1 (de) * | 1984-10-26 | 1990-03-21 | Siemens Aktiengesellschaft | Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung |
| US4655875A (en) * | 1985-03-04 | 1987-04-07 | Hitachi, Ltd. | Ion implantation process |
| US4712291A (en) * | 1985-06-06 | 1987-12-15 | The United States Of America As Represented By The Secretary Of The Air Force | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs |
| US4669178A (en) * | 1986-05-23 | 1987-06-02 | International Business Machines Corporation | Process for forming a self-aligned low resistance path in semiconductor devices |
| US5141891A (en) * | 1988-11-09 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | MIS-type semiconductor device of LDD structure and manufacturing method thereof |
| US5120668A (en) * | 1991-07-10 | 1992-06-09 | Ibm Corporation | Method of forming an inverse T-gate FET transistor |
| US6040222A (en) * | 1999-02-02 | 2000-03-21 | United Microelectronics Corp. | Method for fabricating an electrostatistic discharge protection device to protect an integrated circuit |
| US6514840B2 (en) * | 1999-04-13 | 2003-02-04 | International Business Machines Corporation | Micro heating of selective regions |
| US6699775B2 (en) * | 2000-02-22 | 2004-03-02 | International Rectifier Corporation | Manufacturing process for fast recovery diode |
| US20060022291A1 (en) * | 2004-07-28 | 2006-02-02 | Vladimir Drobny | Unguarded schottky diodes with sidewall spacer at the perimeter of the diode |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| WO2012093275A1 (en) * | 2011-01-07 | 2012-07-12 | University Of Calcutta | Methods and systems configured to compute a guard zone of a three-dimensional object |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263680A (en) * | 1975-11-19 | 1977-05-26 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
| JPS56125843A (en) * | 1980-03-07 | 1981-10-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Forming method of fine pattern |
| JPS56131933A (en) * | 1980-03-19 | 1981-10-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Forming method of pattern of metallic film |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3920861A (en) * | 1972-12-18 | 1975-11-18 | Rca Corp | Method of making a semiconductor device |
| DE2432719B2 (de) * | 1974-07-08 | 1977-06-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens |
| US4037307A (en) * | 1975-03-21 | 1977-07-26 | Bell Telephone Laboratories, Incorporated | Methods for making transistor structures |
| US4026740A (en) * | 1975-10-29 | 1977-05-31 | Intel Corporation | Process for fabricating narrow polycrystalline silicon members |
| JPS5819129B2 (ja) * | 1975-12-10 | 1983-04-16 | 株式会社東芝 | ハンドウタイソウチノ セイゾウホウホウ |
| JPS52147063A (en) * | 1976-06-02 | 1977-12-07 | Toshiba Corp | Semiconductor electrode forming method |
| DE2641334C2 (de) * | 1976-09-14 | 1985-06-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung integrierter MIS-Schaltungen |
| US4145459A (en) * | 1978-02-02 | 1979-03-20 | Rca Corporation | Method of making a short gate field effect transistor |
| DE2842589A1 (de) * | 1978-09-29 | 1980-05-08 | Siemens Ag | Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite |
| US4261095A (en) * | 1978-12-11 | 1981-04-14 | International Business Machines Corporation | Self aligned schottky guard ring |
-
1981
- 1981-10-28 US US06/315,757 patent/US4441931A/en not_active Expired - Fee Related
-
1982
- 1982-09-28 CA CA000412389A patent/CA1186809A/en not_active Expired
- 1982-10-20 FR FR8217540A patent/FR2515425B1/fr not_active Expired
- 1982-10-25 BE BE0/209320A patent/BE894797A/fr not_active IP Right Cessation
- 1982-10-25 GB GB08230444A patent/GB2108759B/en not_active Expired
- 1982-10-25 IT IT23909/82A patent/IT1153577B/it active
- 1982-10-27 NL NL8204152A patent/NL8204152A/nl not_active Application Discontinuation
- 1982-10-27 DE DE19823239819 patent/DE3239819A1/de not_active Ceased
- 1982-10-28 JP JP57188287A patent/JPS5884432A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263680A (en) * | 1975-11-19 | 1977-05-26 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
| JPS56125843A (en) * | 1980-03-07 | 1981-10-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Forming method of fine pattern |
| JPS56131933A (en) * | 1980-03-19 | 1981-10-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Forming method of pattern of metallic film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129619A (ja) * | 2009-12-16 | 2011-06-30 | Toyota Motor Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2515425A1 (fr) | 1983-04-29 |
| IT1153577B (it) | 1987-01-14 |
| US4441931A (en) | 1984-04-10 |
| GB2108759B (en) | 1985-07-17 |
| FR2515425B1 (fr) | 1986-01-17 |
| DE3239819A1 (de) | 1983-05-05 |
| IT8223909A0 (it) | 1982-10-25 |
| CA1186809A (en) | 1985-05-07 |
| GB2108759A (en) | 1983-05-18 |
| BE894797A (fr) | 1983-02-14 |
| NL8204152A (nl) | 1983-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633522A (en) | CMOS transistor with two-layer inverse-T tungsten gate | |
| US5120671A (en) | Process for self aligning a source region with a field oxide region and a polysilicon gate | |
| JPS5884432A (ja) | サブミクロンパタ−ン形成方法 | |
| US4486943A (en) | Zero drain overlap and self aligned contact method for MOS devices | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| US5028564A (en) | Edge doping processes for mesa structures in SOS and SOI devices | |
| EP0077387A1 (en) | Process for manufacturing cmos semiconductor devices | |
| JPH03139847A (ja) | ゲートスペーサを有するｆｅｔ | |
| JPS5814068B2 (ja) | 自動的に位置合せされたド−ピング領域を形成する方法 | |
| JPS6324616A (ja) | 半導体素子の製造方法およびこの方法による半導体素子 | |
| US6172411B1 (en) | Self-aligned contact structures using high selectivity etching | |
| US5296719A (en) | Quantum device and fabrication method thereof | |
| JPS6249750B2 (ja) | ||
| JPS58501448A (ja) | 集積回路構造の製造方法 | |
| JPH0370127A (ja) | 自己整合拡散接合を有する構造の製造方法 | |
| US4950618A (en) | Masking scheme for silicon dioxide mesa formation | |
| US6762066B2 (en) | Method for fabricating a semiconductor structure using a protective layer, and semiconductor structure | |
| JPS6123657B2 (ja) | ||
| CN116741640A (zh) | 半导体结构的制作方法和半导体结构 | |
| JPS582076A (ja) | シヨツトキダイオ−ドの製造方法 | |
| US4499653A (en) | Small dimension field effect transistor using phosphorous doped silicon glass reflow process | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US20010044191A1 (en) | Method for manufacturing semiconductor device | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| EP1020922A2 (en) | Insulated gate field effect transistor and method of manufacture thereof |