JPS6324616A - 半導体素子の製造方法およびこの方法による半導体素子 - Google Patents

半導体素子の製造方法およびこの方法による半導体素子

Info

Publication number
JPS6324616A
JPS6324616A JP62131062A JP13106287A JPS6324616A JP S6324616 A JPS6324616 A JP S6324616A JP 62131062 A JP62131062 A JP 62131062A JP 13106287 A JP13106287 A JP 13106287A JP S6324616 A JPS6324616 A JP S6324616A
Authority
JP
Japan
Prior art keywords
active region
oxide
layer
semiconductor device
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62131062A
Other languages
English (en)
Inventor
ジョン・エイ・ヤサイティス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JPS6324616A publication Critical patent/JPS6324616A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体素子の製造に関し、特にS I LO
(密封界面局部酸化)プロセスおよび金属酸化物の側壁
スペーサを使用して金属の接触漏れを排除する素子の製
造プロセスに関し、該プロセスにより製作される半導体
素子に関する。
[従来の技術および解決しようとする問題点]金属酸化
膜半導体(M OS )集積回路の製造においては、活
性要素即ち活性領域を取巻くフィールド酸化物を用いて
、各活性領域およびその近傍領域間の電気的な絶縁を確
立することが慣例である。
フィールド酸化物は活性トランジスタ領域のドーピング
の前に形成され、パターン化されねばならない、LOG
OSとして知られる局部酸化プロセスは、フィールド酸
化物の形成のため広く使用されている。どのLOGOS
プロセスによれば、シリコン窒化物層がうニームの表面
に化学的な真空析出法によって付着させられる0次いで
フォトレジストをシリコン窒化物上に塗布して、フォト
マスク操作でパターン化される。フォトレジストは、露
出した部分を取除くため現像され洗浄されて、シリコン
窒化物の露出領域がプラズマ・エツチング工程において
取除かれる1次に、フォトレジストは素子から剥離され
、熱酸化工程を用いて厚さが5,000乃至10,00
0人の範囲内の酸化物層を形成する。酸化物が成長する
に伴い、別の酸化物が徐々に成長する酸化物層を通す蒸
気の拡散によって形成される。
蒸気の拡散は、等方性プロセスであり、シリコン窒化物
のマスキング層のアンダーカットを行なう、アンダーカ
ットされた部分は、フィールド酸化物層から活性領域に
向ってテーパ状を呈し、その形状の故に「バード・ピー
クj法として広く知られている。シリコン窒化物は後で
素子の表面がら取除かれて、活性領域との交差部にテー
パ状のバード・ビーク縁部を持つフィールド酸化物を残
す。
前記フィールド酸化物は、活性領域と交差する際、典型
的には45°より小さな浅い角度のテーパ形状で残され
る。バード・ビーク縁部は、典型的には0.5乃至1.
0μ鴫の横寸法を有する。半導体素子の各要素が同じ程
度の寸法を有する場合、バード・ビーク縁部は重要な問
題を提起し得る。
以降の処理工程においては、従来のフォトマスキング手
法により酸化物層をウェーハ上に付着して接触孔即ちバ
イアスを形成し、次いで金属層を付着してトランジスタ
の活性領域と接触させることが必要である。素子の周囲
のテーパ状のバード・ピーク領域が、活性領域に対する
金属の接触を確保する際に問題を生じる。もし接触フォ
トレジストが孔がこのテーパ状酸化物の縁部に接する場
合は、バード・ビーク縁部の端部が接触エツチングの間
取除かれる。また、活性領域の縁部に隣接する薄いフィ
ールド酸化物層が、金属接点と下側の基板との間に比較
的小さな抵抗経路を提供する。
その結果、活性領域により形成される接合点の周囲に漏
洩即ち短絡回路が生じ得る。
過去においては、この問題は、漏洩経路が回避される充
分な重なりを提供するように接触領域と関連して活性領
域を拡大することにより軽減される。この手法の欠点は
、基板領域の一部が素子の性能に寄与せず単に漏洩経路
の形成を防止する比較的大きな活性領域により占められ
ることである。
致方のこのような素子が1つのチップ上にこのように構
成されると、素子の密度におけるかなりのインパクトと
なる。従って、素子の寸法および集積密度に悪影響を及
ぼす、ことなくこの漏洩問題を克服することが望ましい
MO3型素子においてフィールド酸化物を形成するため
の最近開発された手法は、密閉界面局部酸化(SILO
)プロセスとして知られている。このS I LOプロ
セスは、例えば、J、Hui等のrS I LO手法で
作られたMO5素子の電気的特性J(IEDM、220
〜223頁、1982年5月刊)により記載されている
。このプロセスは、シリコンの表面上の窒化物の密閉膜
の形成を含み、窒化物マスキング層下方の蒸気その他の
酸化物の側方への拡散を防止する。フィールド酸化物を
形成するためのS I LOプロセスは、フィールド酸
化物層と活性要素との間の界面に略々垂直な段部な生じ
た。
[問題点を解決するための手段] 本発明の一最的な目的は、半導体素子の製造のための斬
新な方法を提供することにある。
本発明の別の目的は、バード・ビーク縁部が金属接点と
下側の基板との間の漏洩経路として取除かれる半導体素
子の製造方法の提供にある。
本発明の他の目的はは、酸化物のl111壁スペーサが
金属接点と下側基板との間の漏洩経路を取除くために使
用される半導体素子の製造方法の提供にある。
本発明の他の目的は、接点が作られる領域を拡大するこ
となく金属接点からの漏洩が排除される半導体素子の製
造方法の提供にある。
本発明の池の目的は、接触される活性領域を拡大するこ
となく金属接点と下側の基板との間の漏洩経路が取除か
れる半導体素子の提供にある。
本発明によれば、上記および他の目的および利点が半導
体素子の製造方法において達成される。
本方法は、基板の表面上に活性領域を画成し、次いで活
性領域を実質的に取巻くフィールド酸化物を成長させる
ステップからなっている。フィールド酸化物は、活性領
域上方に高くなった表面を有し、フィールド酸化物表面
と活性領域とを結合する略々垂直な側壁を有する0本方
法は更に、所要の純度で活性領域をドーピングし、素子
表面を酸化物層で同じ形にコーティングし、接点孔をパ
ターン化したマスキング層で画成し、接点孔を酸化物層
を通って活性領域まで異方性を呈するようにエツチング
し、接点孔内に金属を付着させて活性領域と接触させる
ステップからなる。異方性エツチング工程は、接点孔が
フィールド酸化物と交差して金属接点と活性領域の下側
の基板との間の電流の漏れを防止する酸化物の側壁スペ
ーサを残す期間を有する。
望ましい実施態様においては、フィールド酸化物の略々
垂直な壁が密閉された界面の局部酸化プロセスにおいて
形成され、このプロセスは基板の表面上に窒化物密閉膜
を用いてフィールド酸化物の成長中の側方の酸化を防止
する。
酸化物層により素子を同形にコーティングする工程は、
低圧の化学的な析出法もしくはプラズマで補強した化学
的な析出法により行なうことができる。酸化物層は、水
平面上の酸化物層の厚さの少なくとも60%の厚さを側
壁上に持たなければならない。
本発明の別の特質によれば、上記のプロセスにより製造
される半導体素子が提供される。
本発明の池の特質によれば、上記の如きパターン化され
たマスキング層の形成の後、フォトレジストが充分に加
熱されて塑性流を生じ、これによりレジストの壁面を傾
斜させる。異方性エツチング工程はまた、酸化物よりも
やや小さな割合でレジストのエツチングを行なう、その
結果、酸化物の側壁は匡かに傾斜角度が付されて、金属
の析出操作中の側壁の金属のTIt覆を保証する。
不発四分その他の目的、利点および能力と共によく理解
するため、図面を9照すべきである。
[従来技術] 金属接点を形成するための従来技術の手法およびこれと
関連する諸問題は、第1A図および第1B図に関して示
されている。活性領域10は基板12に画成される。活
性領域10の電気的な絶縁のためのフィールド酸化物1
4は、活性領域10を取囲む基板12の表面領域内に形
成される。フィールド酸化物14は、応力を逃がすため
基板面上に3い酸化物のパッドを成長させ、次いで化学
析出法によるシリコン窒化物層を析出するごとを含む局
部酸化(LOGO3)法によって形成されるのが望まし
い、シリコン窒化物は、従来のフォトマスキング法にお
いてパターン化され、次いでプラズマ・エツチング工程
でエツチングされる0次に、フォトレジストが素子から
剥離される0次に蒸気による熱酸化法を用いて、比較的
厚いフィールド酸化物層14を形成する0次いで、シリ
コン窒化物が素子から剥離され、活性領域10がイオン
注入法またはイオン拡散法の如き従来の手法によりドー
ピングされる。活性領域10は、P形基板12に形成さ
れたMOSトランジスタのn十形メサ電極であり得る。
LOCO9法の1つの欠点は、シリコン表面の酸化のた
め用いられる蒸気がシリコン窒化物のマスキング層の下
方で側方に拡散して、フィールド酸化物14にテーパ状
の「バード・ビーク」縁部16を持たせる。このテーパ
状縁部16は、活性領域10の表面と比較的小さな角度
(典型的には、45°より小さい)をなす。
従来の以降の処理工程においては、酸化物層20が素子
の表面全体に付着される0次いで、フォトレジスト層(
図示せず)が酸「ヒ物層20上に塗布され、従来のフォ
トマスキング操作においてパターン化される0次に、接
触孔22がフォトレジストにより画成されるパターンに
より酸化物層20を介してエツチングされる。フォトレ
ジスト素子から剥離され、金属接触層24が付着される
。金灰層24は、活性領域10と他の回路素子との間の
電気的接触を確保する。
第1B図に示された素子の構造においては、活性領域1
0のエツジ26に問題が生じる。フィールド酸化物14
のテーバ状を呈するエツジ16のため、活性領域10に
接するフィールド酸化物14の基板12上の厚さは非常
に小さい、その結果、もし接触孔22が活性領域10の
エツジを越えて基板12上に延在するならば、バード・
ピークの端部は接触エツチング中エツチング除去でき、
電流の漏れは金属接点24基板12間に生じ得、これに
より活性領域10を電気的にバイパスする。
n+領域10およびp−基板12により形成されるダイ
オードの特性は大きな漏れ電流により劣化され、ある場
合には、短絡回路が生じる。過去においては、この問題
は短緒回路が接触孔22の縁部を越えて延長するように
活性領域1oを強化することにより克服された。素子の
レイアウトでは、通常のプロセスの偏りおよびフォトリ
トグラフの整合公差で接点が常に活性領域によって重合
されるように別の重合マージンが与えられる。しかし、
この拡張措置は、致方のこのような素子を有するa閉回
路に対して用いられる場合、回路面積のがなりの増加お
よび非生産的な目的に対するチップ面間の損失をもたら
ず結果となる。
[本発明] 本発明は、上記の漏洩の間顕が活性領域と拡大する必要
もなく解決される半導体の製造方法を提供するものであ
る。要約すれば、本発明の方法は、半導体素子の表面上
に活性領域を画成することを含む0次に、活性領域を実
質的に取囲むフィールド酸化物が、望ましくは5ILO
法により成長させられる。5ILO法により形成される
フィールド酸化物は、活性領域上に高くなった表面な有
し、また上記の大きなテーパ状エツジの代りにフィール
ド酸化物表面と活性領域を結合する略々垂直なflll
壁を有する0次に、活性領域は従来の手法を用いてドー
ピングされ、フィールド酸化物表面、活性領域および側
壁が、典型的には側壁のコーティングを保証するため低
圧のCヒ学的な析出法により、酸化物層により同形にコ
ーティングされる。接触孔は、パターン化されたマスキ
ング層により画成され、次いで酸化物層を介して活性領
域まで異方性を生じるようにエツチングされる。このエ
ツチング工程は、接触孔がフィールド酸化物と交差し、
自ら整合されかつ活性領域のエツジにおける漏洩を阻止
する酸化物の側壁スペーサを残す期間を有する。最後に
、金属が活性領域上の接触孔内に付着される。
本発明のプロセスについては、次に、本プロセスの各ス
テップを示す第2A図乃至第2G図に関して詳細に記述
する。典型例として示され記述される多くの構造が単一
の集積回路素子上に生じることが理解されよう、素子は
MO3集積回路でよい。
密閉界面局部酸化(S I LO)プロセスは、後で所
要の不純物でドーピングされる活性領域40を取囲む基
板42上のフィールド酸化物44の形成のため用いられ
る。5ILOプロセスにおいては、薄い低圧の化学析出
窒化物層、即ち熱窒化物50、低圧化学析出酸化物層5
2および低圧化学析出窒化物層54からなるサンドイッ
チ構造が、第2A図に示されるように、p−ドープ・シ
リコン基板42の表面上に塗布される。窒化物層50は
、下側の基板の表面を明方の酸化物に対して密封する。
この素子は、次に従来周知のフォトマスキング工程にお
いてパターン化される0層50.52.54は、適当な
エツチング工程により露出されたパターン領域において
除去されて、フィールド酸化物の成長孔56を形成する
。第2B図に示されるように、フィールド酸化物44は
、適当に190分間950℃の蒸気に露出することによ
り形成することができる。フィールド酸化物44は、典
型的には4,000乃至10,000人の範囲内の厚さ
で、望ましくは約6.500人の厚さで形成される。そ
の後、露出されない領域における層50.52.54の
残部が除去される(第2C図)、 5ILO法のこれ以
上の詳細については、参考のため本文に引用されるHu
i等の文献において記載されている。活性領域40は、
その後、漂単的な自己整合されるシリコン・ゲートMO
Sプロセスに従ってイオン注入法によりn+ドープが施
される。
窒化物密封層50を含む5ILO法の使用により、フィ
ールド酸化物44がその上面62と活性領域40間に延
長する略々垂直の(lll壁60を持つ。
LOCO3法のテーバ状エツジ特性はこのように取除か
れる。
次に、酸化物層66(第2D図)はウェーハの上面ニ、
3,000乃至10,000人の範囲内の厚さで付着さ
れる。この厚さは約6 、OO0人であることが望まし
い、vI化物層66は、ウェーハ表面の等方性の析出お
よび同形のコーティングを保証するため、低圧化学析出
法またはプラズマ強化化学析出法により析出されること
が望ましい、同形のコーティングは、側壁60が酸化物
層66によって覆われることを保証するため重要である
第2D図に示されるように、側壁60上の酸化物層66
の厚さtlは、以下に述べる理由のため、水平面上の酸
化物層66の厚さtlの少なくとも60%でなければな
らない。
第2F図に示されるように、フォトレジスト70は、酸
化物層66の表面上に塗布され、従来のフォトマスキン
グ法におけるフォトマスクを介して露出される。このフ
ォトレジスト層70は、次いで現像され、露出部分を取
除くことにより接触孔72を画成するため洗浄される。
パターン化工程の完了後、本素子は異方性を生じるよう
にエツチングされて、第2F図に示される如き素子の面
と直角方向に酸化物層66の均一な除去を行なう、異方
性エツチングは、酸化物のプラズマ・エツチング・シス
テムにおいて実施することができる。酸化物層66は、
接触孔72内のみでエツチングされ、フォトレジスト層
70が素子の表面上で残る場所では保護される。エツチ
ング法の異方性の性買により、酸化物の側壁スペーサ7
4と呼ばれる酸化物層66の部分はエツチング工程の完
了後も残る。第2D図によれば、側壁60に隣接する酸
化物166の垂直方向の厚さ1、が水平な領域における
酸化物層66の厚さL2よりもかなり大きいことが判る
。このため、厚さL2の層のエツチングに充分な異方性
エツチングは、側壁60と隣接する酸化物層66の部分
のみを除去し、酸化物の側壁スペーサ74を残す、側壁
スペーサ74は、活性領域40のエツジ76周囲の電流
の漏洩に対する誘電保護を行なう上で非常に有利である
。スペーサ74は、これが接触孔72がフィールド酸化
物44と交差する側壁60上に自動的に形成されるため
、自己整合性を呈する。
次に金属の接点80が、活性領域40に対する電気的な
接触を確保するため接触孔72内に付着される。第2G
図に示されるように、側壁スペーサ74は金属接点80
を活性領域40のエツジ76から隔てて電流の漏洩を阻
止する。その結果、従来技術に関して本文に述べた電流
の漏洩を阻止するための活性領域40の拡大は不必要と
なる。
本発明による方法は、第3A図乃至第3C図に示される
如き所謂軽くドープされたドレーン構造の形成と関連し
て用いることができる。最初に、フィールド酸化物44
が第2A図および第2B図において示された本文に既に
述べた如き活性領域の周囲に形成される0次に、軽くド
ープされたn−領域100が、第3AINに示された如
きイオン注入法またはイオン拡散法によって活性領域に
形成される0次いで、素子は、低圧化学析出法またはプ
ラズマ強fヒ化学析出法により、酸化物層102で同形
にコーティングが施される0次に第3B図においては、
酸化物層102が異方性エツチング操作において取除か
れて、側壁スペーサ74と関連して本文に既に述べた理
由により、活性領域のエツジに酸化物の側壁スペーサ1
04を残す0次に、活性領域はイオン注入法またはイオ
ン拡散法によりドープされて、側壁スペーサ104によ
り保護されない活性領域のn十部分100aを形成する
。側壁スペーサ104の下方では、活性領域が100b
で示される如くn−ドーピングのまま残る。
その後は、本プロセスは第2B図乃至第2G図に示され
本文に述べた通りである。第3C図に示される最終的な
素子においては、操作スペーサ74は金属接点80を1
+領域100aのエツジから隔て、金属接点80と基板
42間の電流の漏洩を阻止する。軽くドープされたドレ
ーン・プロセスに関するこれ以上の内容については、参
考のため本文に引用されるY、 MaLsuaoto等
のrI EEETransactions  on  
Electron  Devicse」第ED−32巻
、第2号、429〜433頁(1985年2月刊)を参
照されたい。
本発明の別の実mnatにおいては、上記のプロセスは
、第2E図に示されるようにフォトレジストのパターン
化後、素子を略々フォトレジスト層70の融点まで加熱
するスステップを更に含む。
この加熱工程は、フォトレジスト層の小さな可塑流なら
びにパターンのエツジにおけるレジスト層の勾配を生じ
る0次に、このエツチング工程は、異方性を生じるよう
に行なわれるが、エツチング・プロセスは、酸化物がエ
ツチングされる速度の略々半分でフォトレジストをエツ
チングするように調整される。この加熱ならびに調整さ
れるエツチング・プロセスは、僅かに傾斜した壁面を有
する接触孔72を生じる。この傾斜した壁面は、金属に
よる段階的な被覆の達成が困難であり得る垂直の側壁と
は対照的に、均一な金属層の析出を容易にする。
本文においては本発明の望ましい実施態様の現在考えら
れるところのものについて示し記述したが、当業者には
頭書の特許請求の範囲により定義される如き本発明の範
囲から逸脱することなく種々の変更および修正が可能で
あることが明らかであろう。
【図面の簡単な説明】
第1A図および第1B図は従来技術による接点孔の形成
方法を示す概略図、第2A図乃至第2G図は本発明の1
0セスの諸工程およびこれにより作られる半導体素子を
示す概略図、第3図および第3A図乃至第3C図は本発
明の望ましい他の実施態様による金属接点の形成を示す
概略図である。 40・・・活性領域   42・・・基板44・・・フ
ィールド酸化物 50・・・熱窒化物 52・・・低圧化学析出酸化物層 54・・・低圧化学析出窒化物層 56・・・フィールド酸化物成長孔 60・・・略々垂直な側壁 62・・・上面66・・・
酸化物層    70・・・フォトレジスト72・・・
接触孔 74・・・酸化物の側壁スペーサ 76・・・エツジ     80・・・金属接点100
・・・軽くドープされたn−領域102・・・酸化物層
   104・・・側壁スペーサη        ( N        へ 手続補正書□ 昭和62年 9月 7日

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板の表面上に活性領域を画成し、該活性領
    域を実質的に取囲むフィールド酸化物を成長させるステ
    ップからなり、該フィールド酸化物は前記活性領域上に
    高くなった表面を有し、かつ前記フィールド酸化物表面
    と前記活性領域とを結合する実質的に垂直の側壁を有し
    、 前記活性領域を所要の不純物でドーピングし、前記フィ
    ールド酸化物表面と、前記活性領域と、前記側壁とを酸
    化物層で同じ形状にコーティングし、 接触孔をパターン化されたマスキング層で画成し、 該接触孔を前記酸化物層を介して前記活性領域まで異方
    性を生じるようにエッチングするステップを含み、該エ
    ッチング・ステップは前記接触孔が前記フィールド酸化
    物と交差する場所で酸化物の側壁スペーサを残す期間を
    有し、 金属を前記活性領域の表面上に前記接触孔に析出するス
    テップを含むことを特徴とする半導体素子の製造方法。 2、前記素子を酸化物層で同一形状にコーティングする
    前記ステップが、前記活性領域および前記フィールド酸
    化物の表面上の酸化物層の厚さの少なくとも60%の厚
    さを有する酸化物層で前記側壁をコーティングするステ
    ップを含むことを特徴とする特許請求の範囲第1項記載
    の半導体素子の製造方法。 3、フィールド酸化物を成長させる前記ステップが、窒
    化物の密閉層が前記素子の表面に対して塗布されて側方
    の酸化を阻止し、かつ前記の実質的に垂直の側壁を提供
    する密閉界面の局部酸化プロセスにより行なわれること
    を特徴とする特許請求の範囲第1項記載の半導体素子の
    製造方法。 4、前記素子を酸化物層で同一形状にコーティングする
    前記ステップが、前記酸化物層の低圧化学析出法を含む
    ことを特徴とする特許請求の範囲第2項記載の半導体素
    子の製造方法。 5、前記素子を同一形状にコーティングする前記ステッ
    プが、前記酸化物層のプラズマ・エ・ハンス化学析出法
    を含むことを特徴とする特許請求の範囲第2項記載の半
    導体素子の製造方法。 6、前記活性領域がMOSトランジスタのメサ電極を構
    成することを特徴とする特許請求の範囲第1項記載の半
    導体素子の製造方法。 7、接触孔を画成す前記ステップが、 前記酸化物層の表面上にフォトレジスト層を塗布し、 該フォトレジスト層の選択された部分を露出させ、 前記フォトレジスト層の選択された部分を現像してこれ
    を取除き、前記のパターン化されたマスキング層を提供
    することを特徴とする特許請求の範囲第1項記載の半導
    体素子の製造方法。 8、パターン化の後塑性流動を生じるに充分なだけ前記
    フォトレジスト層を加熱し、制御されたフォトレジスト
    ・エッチングにより接触孔を異方性を生じるようにエッ
    チングする前記ステップを実施するステップを更に含む
    ことを特徴とする特許請求の範囲第7項記載の半導体素
    子の製造方法。 9、前記フィールド酸化物が、4,000乃至10,0
    00Åの範囲内の厚さまで成長させられることを特徴と
    する特許請求の範囲第3項記載の半導体素子の製造方法
    。 10、前記酸化物層が、3,000乃至10,000Å
    の範囲内の厚さまで析出されることを特徴とする特許請
    求の範囲第9項記載の半導体素子の製造方法。 11、半導体素子の基板の表面上に活性領域を画成し、 該活性領域に隣接するフィールド酸化物を成長させるス
    テップからなり、該フィールド酸化物は前記活性領域上
    に高くなった表面を有し、かつ前記フィールド酸化物表
    面と前記活性領域とを結合する実質的に垂直の側壁を有
    し、 前記活性領域を所要の不純物でドーピングし、前記側壁
    前記酸化物層の実質的な厚さでコーティングされるよう
    に、前記素子の表面を酸化物層で同じ形状にコーティン
    グし、 フォトレジスト層を前記酸化物層に塗布し、前記フォト
    レジスト層の選択された部分を露出し、現像してこれを
    取除いて、接触孔を画成するパターン化されたマスキン
    グ層を提供し、 前記接触孔を、前記酸化物層を介して前記のパターン化
    されたマスキング層の前記選択された部分における前記
    活性領域まで異方性を生じるようにエッチングするステ
    ップからなり、該エッチング・ステップは、前記接触孔
    が前記フィールド酸化物と交差する場所に酸化物の側壁
    スペーサを残す期間を有し、 金属を前記素子上に析出して前記活性領域と前記接触孔
    を介して接触させるステップを含むことを特徴とする半
    導体素子の製造方法。 12、前記素子を酸化物層で同一形状にコーティングす
    る前記ステップが、前記活性領域および前記フィールド
    酸化物の表面上の酸化物層の厚さの少なくとも60%の
    厚さを有する酸化物層で前記側壁をコーティングするス
    テップを含むことを特徴とする特許請求の範囲第11項
    記載の半導体素子の製造方法。 13、フィールド酸化物を成長させる前記ステップが、
    窒化物の密閉層が前記素子の表面に対して塗布されて側
    方の酸化物を阻止し、かつ前記の実質的に垂直の側壁を
    提供する密閉界面の局部酸化プロセスにより行なわれる
    ことを特徴とする特許請求の範囲第11項記載の半導体
    素子の製造方法。 14、フィールド酸化物を成長させるステップの後、 前記活性領域を軽くドーピングし、 前記素子を酸化物で同一形状にコーティングし、前記フ
    ィールド酸化物の側壁上の部分を除いて前記酸化物を異
    方性を生じるようにエッチングする付加的なステップを
    更に含むことを特徴とする特許請求の範囲第11項記載
    の半導体素子の製造方法。 15、電気的に絶縁するため活性領域を取囲む基板のフ
    ィールド酸化物の表面上の少なくとも1つの活性領域と
    、該活性領域に対する金属接点とを含む半導体素子にお
    いて、 前記基板の表面上に前記活性領域を画成し、該活性領域
    を実質的に取囲むフィールド酸化物を成長させるステッ
    プからなり、該フィールド酸化物は前記活性領域上に高
    くなった表面を有し、かつ前記フィールド酸化物表面と
    前記活性領域とを結合する実質的に垂直の側壁を有し、 前記活性領域を所要の不純物でドーピングし、前記側壁
    が前記酸化物層で実質的に覆われるように、前記素子の
    表面を酸化物層で同じ形状にコーティングし、 接触孔をパターン化されたマスキング層で画成し、 該接触孔を前記酸化物層を介して前記活性領域まで異方
    性を生じるようにエッチングするステップを含み、該エ
    ッチング・ステップは前記接触孔が前記フィールド酸化
    物と交差する場所で酸化物の側壁スペーサを残すように
    選択された期間を有し、 パターン化された金属層を前記活性領域の表面上の前記
    接触孔に析出するステップを含むプロセスにより製造さ
    れることを特徴とする半導体素子。
JP62131062A 1986-05-27 1987-05-27 半導体素子の製造方法およびこの方法による半導体素子 Pending JPS6324616A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US867048 1986-05-27
US06/867,048 US4722910A (en) 1986-05-27 1986-05-27 Partially self-aligned metal contact process

Publications (1)

Publication Number Publication Date
JPS6324616A true JPS6324616A (ja) 1988-02-02

Family

ID=25348967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62131062A Pending JPS6324616A (ja) 1986-05-27 1987-05-27 半導体素子の製造方法およびこの方法による半導体素子

Country Status (2)

Country Link
US (1) US4722910A (ja)
JP (1) JPS6324616A (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US5208472A (en) * 1988-05-13 1993-05-04 Industrial Technology Research Institute Double spacer salicide MOS device and method
JPH0244753A (ja) * 1988-08-05 1990-02-14 Toshiba Corp 半導体装置の製造方法
US5039621A (en) * 1990-06-08 1991-08-13 Texas Instruments Incorporated Semiconductor over insulator mesa and method of forming the same
FR2671909B1 (fr) * 1991-01-17 1999-01-22 Alcatel Nv Procede de lithogravure sur saillie notamment sur substrat semiconducteur.
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
JP3653107B2 (ja) * 1994-03-14 2005-05-25 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5686346A (en) * 1996-03-26 1997-11-11 Advanced Micro Devices, Inc. Method for enhancing field oxide thickness at field oxide perimeters
US5994202A (en) * 1997-01-23 1999-11-30 International Business Machines Corporation Threshold voltage tailoring of the corner of a MOSFET device
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
JP2002198439A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体装置および携帯電子機器
KR100395755B1 (ko) * 2001-06-28 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP3808763B2 (ja) * 2001-12-14 2006-08-16 株式会社東芝 半導体メモリ装置およびその製造方法
US7179691B1 (en) * 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6969618B2 (en) * 2002-08-23 2005-11-29 Micron Technology, Inc. SOI device having increased reliability and reduced free floating body effects
US6727127B1 (en) * 2002-11-21 2004-04-27 Cree, Inc. Laterally diffused MOS transistor (LDMOS) and method of making same
US7026705B2 (en) * 2003-02-28 2006-04-11 Renesas Technology Corp. Semiconductor device with surge protection circuit capable of preventing current leakage
TW200417106A (en) * 2003-02-28 2004-09-01 Renesas Tech Corp Semiconductor device with surge protection circuit
KR100535924B1 (ko) * 2003-09-22 2005-12-09 동부아남반도체 주식회사 시모스 이미지 센서 및 그 제조방법
US7138697B2 (en) * 2004-02-24 2006-11-21 International Business Machines Corporation Structure for and method of fabricating a high-speed CMOS-compatible Ge-on-insulator photodetector
KR100672664B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 버티컬 씨모스 이미지 센서의 제조방법
KR100606906B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 포토다이오드 및 그 제조방법
KR100698068B1 (ko) * 2004-12-30 2007-03-23 동부일렉트로닉스 주식회사 핀 구조 전계 트랜지스터 및 이의 제조방법
KR100660319B1 (ko) * 2004-12-30 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그의 제조방법
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) * 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US20080121982A1 (en) * 2006-08-17 2008-05-29 Hocine Boubekeur Semiconductor structure, semiconductor memory device and method of manufacturing the same
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US8237201B2 (en) * 2007-05-30 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Layout methods of integrated circuits having unit MOS devices
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN108417527B (zh) * 2018-02-02 2020-08-11 上海华虹宏力半导体制造有限公司 自对准接触孔的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
EP0075875A3 (en) * 1981-09-28 1986-07-02 General Electric Company Method of making integrated circuits comprising dielectric isolation regions
EP0164186A1 (en) * 1984-04-02 1985-12-11 Monolithic Memories, Inc. Method of manufacturing CMOS devices
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing

Also Published As

Publication number Publication date
US4722910A (en) 1988-02-02

Similar Documents

Publication Publication Date Title
JPS6324616A (ja) 半導体素子の製造方法およびこの方法による半導体素子
JP3318074B2 (ja) コンタクトを含む半導体デバイスとその製造方法
JPH04211134A (ja) 集積回路及びその製造方法
US4988632A (en) Bipolar process using selective silicon deposition
US4486943A (en) Zero drain overlap and self aligned contact method for MOS devices
JP2957757B2 (ja) トランジスタ製作方法
JP3474332B2 (ja) Dram用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
US5500382A (en) Self-aligned contact process
JPH07193121A (ja) 半導体装置の製造方法
JPS6144470A (ja) 集積回路チップにおける金属充填方法
EP0526244B1 (en) Method of forming a polysilicon buried contact
US6380610B1 (en) Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
US5589418A (en) Method of forming a polysilicon buried contact
JP3407023B2 (ja) 半導体装置の製造方法
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
US6221745B1 (en) High selectivity mask oxide etching to suppress silicon pits
JP4102606B2 (ja) Mosトランジスタ形成方法
US5763316A (en) Substrate isolation process to minimize junction leakage
US5681765A (en) Process for fabricating single polysilicon high performance BICMOS
JPS60241261A (ja) 半導体装置およびその製造方法
US5268314A (en) Method of forming a self-aligned bipolar transistor
JPH09148449A (ja) 半導体装置の製造方法
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
KR940001258B1 (ko) BiCMOS소자의 제조방법
JPH0230141A (ja) 半導体素子の製造方法