JP3318074B2 - コンタクトを含む半導体デバイスとその製造方法 - Google Patents

コンタクトを含む半導体デバイスとその製造方法

Info

Publication number
JP3318074B2
JP3318074B2 JP22614793A JP22614793A JP3318074B2 JP 3318074 B2 JP3318074 B2 JP 3318074B2 JP 22614793 A JP22614793 A JP 22614793A JP 22614793 A JP22614793 A JP 22614793A JP 3318074 B2 JP3318074 B2 JP 3318074B2
Authority
JP
Japan
Prior art keywords
polysilicon region
contact
layer
doped polysilicon
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22614793A
Other languages
English (en)
Other versions
JPH06204246A (ja
Inventor
ハワード、チャールズ、ニコルズ
マイケル、ジョン、ノリントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Ltd Israel
Original Assignee
STMicroelectronics Ltd Israel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Ltd Israel filed Critical STMicroelectronics Ltd Israel
Publication of JPH06204246A publication Critical patent/JPH06204246A/ja
Application granted granted Critical
Publication of JP3318074B2 publication Critical patent/JP3318074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンタクトを含む半導体
デバイスおよびこの種の半導体デバイスを製造する方法
に関するものである。
【０００２】
【従来の技術】ＣＭＯＳ半導体デバイスおよびその製法
においては、ポリシリコンゲート層と一体的に接続した
ポリシリコン信号線路としてのポリシリコンと、デバイ
スの活性領域としてのシリコン基板中のドープト領域の
拡散シリコンとの間にコンタクトを使用する事は公知で
ある。このようなポリシリコン／拡散シリコンコンタク
トは、従来はポリシリコンと拡散シリコンとに重なり合
う誘電層の中に２つのコンタクトホールを形成し、一方
のコンタクトホールがポリシリコンの上側面まで下降
し、他方のコンタクトホールが前記第１コンタクトホー
ルから離間されて拡散シリコンまで下降する事によって
製造された。次にこれらの２つのコンタクトホールの中
に金属ワイヤを配置し、このワイヤをこれらのコンタク
トホールの間に誘電層領域の上に配置する。この公知の
構造は、２つのコンタクトを絶縁する必要から相互離間
要件を満たさなければならないというレイアウト上の欠
点がある。
【０００３】またポリシリコンを拡散シリコンに接続す
るストラップとして例えば窒化チタンまたはチタンシリ
サイドの局所的接続層を使用し、このストラップをポリ
シリコンと拡散シリコンとの上側面に延在させる方法が
公知である。この局所的接続層はポリシリコンのパター
ン処理後に、しかし誘電層の付着前に実施されるので、
ストラップが誘電層によって被覆される。この製造工程
は、局所的接続層のために追加的付着段階とエッチング
段階とを必要とするので比較的複雑な欠点がある。
【０００４】さらに、ポリシリコンと活性シリコンとの
間のゲート酸化物を局所的に除去し、埋設コンタクトと
しての直接導電コンタクトを形成する方法が公知であ
る。しかしこの方法はＮ＋ポリシリコンをＮ＋活性シリ
コンに接続する場合に限定される。なぜかならば、反対
型のシリコンを接続しようとすれば、８００℃以上での
次の加熱処理段階が拡散シリコンの中に寄生ダイオード
を形成させるからである。
【０００５】またアルミニウムを誘電層中のコンタクト
ホールの中にスパッタリングによって付着させ、ポリシ
リコンすなわち信号線路まで、または拡散シリコン基板
すなわち活性領域まで延在させる事によってアルミニウ
ム金属コンタクトを使用する方法が公知である。またポ
リシリコンと拡散シリコンとの双方に延在するストラッ
プ状の金属アルミニウムコンタクトを形成する事によっ
てポリシリコンと拡散シリコンとの間にコンタクトを形
成する方法が提案された。しかしこのようなアルミニウ
ムコンタクトは、アルミニウムによって有効な電気接続
を有するコンタクトを確実に形成するために、コンタク
トホールおよびコンタクトの横方向サイズが比較的大に
なる欠点がある。
【０００６】
【課題を解決するための手段】本発明は、シリコン基板
（５２）と、前記シリコン基板（５２）上に形成された
酸化物層（５４）と、前記酸化物層（５４）上に配置さ
れたドープトポリシリコン領域（５６）と、前記ドープ
トポリシリコン領域（５６）の両側に位置する前記シリ
コン基板（５２）中に形成された軽度ドープト注入領域
（６８、７０）、及び前記軽度ドープト注入領域（６
８、７０）に隣接し、前記軽度ドープト注入領域（６
８、７０）と同一極性のドーパントによってより高濃度
にドーピングされてなる注入領域（６４、６６）と、前
記ドープトポリシリコン領域（５６）および前記シリコ
ン基板（５２）の上に配置された誘電層（７４）と、前
記誘電層（７４）の中に形成されて前記ドープトポリシ
リコン領域（５６）と前記シリコン基板（５２）のそれ
ぞれ横方向隣接部分の上に延在するコンタクトホール
（７６）と、前記コンタクトホール（７６）の中に選択
的に配置されて前記隣接部分を相互に接続するコンタク
ト（８６）と、前記コンタクト（８６）と反対側の前記
ドープトポリシリコン領域（５６）の側面に隣接して配
置された側壁スペーサ（６０）と、前記側壁スペーサ
（６０）、前記コンタクト（８６）と接触しない前記ド
ープトポリシリコン領域（５６）の一部分、及び前記コ
ンタクト（８６）又は前記ドープトポリシリコン領域
（５６）のいずれによっても覆われていない前記酸化物
層（５４）とを覆うシリコン窒化シーリング層（７２）
とを備え、前記側壁スペーサ（６０）は前記シリコン基
板（５２）中の軽度ドープト注入領域（６８、７０）と
前記酸化物層（５４）の上方に配置され、前記コンタク
ト（８６）は前記軽度ドープト注入領域（６８、７０）
の上方に配置されていることを特徴とする半導体デバイ
スを提供する。
【０００７】また本発明は、耐火性金属コンタクトを含
む半導体デバイスの製造方法において、前記方法は、
（ａ）シリコン基板（５２）上に酸化物層（５４）を形
成し、さらに前記酸化物層（５４）上にドープトポリシ
リコン領域（５６）を形成する段階と、（ｂ）前記ドー
プトポリシリコン領域（５６）をマスクとして、前記シ
リコン基板（５２）の中にドーパントを注入して前記シ
リコン基板（５２）中に軽度ドープト注入領域（６８、
７０）を形成する段階と、（ｃ）前記酸化物層（５４）
上における前記ドープトポリシリコン領域（５６）に隣
接した対向する面上にそれぞれ側壁スペーサ（６０、６
２）を形成し、前記ドープトポリシリコン領域（５６）
と前記側壁スペーサ（６０、６２）とによってマスキン
グされない前記シリコン基板（５２）の領域の中にドー
パントを注入して注入領域（６４、６６）を形成する段
階と、（ｄ）前記酸化物層（５４）、前記側壁スペーサ
（６０、６２）、前記ドープトポリシリコン領域（５
６）との上にシリコン窒化シーリング層（７２）を形成
する段階と、（ｅ）前記ドープトポリシリコン領域（５
６）と前記シリコン基板（５２）との上に誘電層（７
４）を堆積する段階と、（ｆ）前記誘電層（７４）を除
去するとともに、同時に前記側壁スペーサ（６０、６
２）の一方を除去することにより、前記ドープトポリシ
リコン領域（５６）の一部と前記シリコン基板の横方向
に隣接した部分とを露出するコンタクトホール（７６）
を、前記誘電層（７４）の中に形成する段階と、（ｇ）
コンタクト（８０）を前記コンタクトホール（７６）の
中に選択的に堆積して前記ドープトポリシリコン領域
（５６）と前記シリコン基板（５２）とを相互に接続す
る段階とを備えることを特徴とする方法を提供する。
【０００８】
【実施例】図１乃至図５には、第１の参考例として半導
体デバイスの製造工程順序を示す。拡散シリコンの基板
２は、その上に５０乃至５００オングストロームの厚
さ、好ましくは約２００オングストロームの厚さを有す
るように成長されたゲート酸化物層４を備える。次に、
形成される半導体に対応してＮ＋またはＰ＋ドーパント
を使用するドープトポリシリコン領域６がゲート酸化物
層４の上に成長させられ、パタン処理される。完成した
半導体デバイスにおいてドープトポリシリコン領域６は
信号線路として作用し、トランジスタのソース領域およ
びドレン領域の上方においてゲート酸化物層４上に配置
されたポリシリコンのトランジスタゲートと一体的に接
続される。ポリシリコン領域６は好ましくは１０００乃
至６０００オングストローム、さらに好ましくは約３０
００オングストロームの厚さを有する。初期構造を図１
に示す。図２に図示のように、ポリシリコン領域６の両
側に必要極性の活性注入領域８、１０を形成するよう
に、シリコン基板の中にドーパントを注入する。これら
の領域８、１０はドープトポリシリコン領域６と同一極
性または反対極性とする事ができる。ポリシリコン領域
６は、その下方の領域１２をドーパント注入から遮蔽す
る。次に好ましくは流動性酸化物から成る誘電層１４が
ポリシリコン領域６と注入領域８、１０上に延在するゲ
ート酸化物層４との上に配置され、次にこの誘電層１４
が公知のようにして濃密化される。好ましくは誘電層１
４は４０００乃至１２０００オングストローム、さらに
好ましくは７５００オングストロームの付着厚さを有す
る（この厚さは誘電層のその後の流動後に変動する）。
得られた構造を図３に示す。次に図４に図示のように、
酸化物誘電層１４とゲート酸化物層４との中に公知のよ
うにコンタクトホール１６がエッチングされ、このコン
タクトホールは、相互に横方向に隣接したポリシリコン
領域６の一部とシリコン基板２の注入領域１０の一部の
双方をカバーするように配置される。好ましくはこのコ
ンタクトホールのエッチングは、４トールまでの圧、代
表的には０．０５乃至３トールの範囲内圧でフッ素およ
び炭素を含有するプラズマの中で実施される乾燥エッチ
ングとする。この第１の参考例および後述する第２の参
考例、さらに本発明の第１、第２の実施例において、こ
のコンタクトホールのエッチングは、１段階のエッチン
グが実施されポリシリコンがエッチングされないように
制御される。しかし多エッチング段階工程を使用する事
もできる。すなわち、ポリシリコンゲートまでエッチン
グし、次にシリコンを除去する事なくシリコン基板まで
下降する事ができる。次にシリコン構造に対して流動処
理を実施する。この処理において、例えば急速熱焼きな
ましによって構造を加熱して誘電層１４を流動させてコ
ンタクトホール１６の平滑縁１８を形成し、このコンタ
クトホールの中への次の耐火性金属の付着を容易にす
る。次に、図５に図示のように、耐火性金属、例えばタ
ングステンを選択的にコンタクトホール１６の中に付着
させて、ポリシリコン領域６をシリコン基板２の注入領
域１０に接続するタングステン突合わせコンタクト２０
を形成する。タングステン突き合わせコンタクト２０は
例えばアルミニウムのダミー金属パッド（図示されず）
によって被覆する事ができ、また誘電層の上に通常の接
続層が形成される時に同時にダミー金属パッドが形成さ
れる。あるいはコンタクト２０を金属酸化物層に接続し
て、金属−ポリシリコン−シリコン基板コンタクトを生
じる事ができる。
【０００９】第２の参考例として半導体デバイスの製造
工程順序を図６乃至図１１に示す。この第２の参考例は
上記第１の参考例の変形である。第２の参考例におい
て、初期構造は上記第１の参考例と同様であって、この
場合、シリコン基板２２上にゲート酸化物層２４が成長
させられ、次にドープトポリシリコン領域２６が前記の
ゲート酸化物層２４上に成長されパタン処理されてい
る。図７に図示のように、厚さ２００乃至１０００オン
グストローム、さらに好ましくは約４００オングストロ
ームの厚さのシリコン窒化層２８がポリシリコン領域２
６およびゲート酸化物層２４の露出部分の上に配置され
ている。次に注入段階が実施され、軽度にドーピングさ
れた領域２９、３０がシリコン基板２２の中に、ポリシ
リコン領域２６の両側に形成される。これらの軽度ドー
プト領域２９、３０はポリシリコン領域２６から側方
に、シリコン窒化層２８の厚さに等しい距離だけ離間さ
れ、このシリコン窒化層２８はトンネル効果またはホッ
トエレクトロン効果を低下させるように作用する。得ら
れた構造を図７に示す。次に図８に示すように、誘電
層、例えば酸化物層がシリコン窒化層２８上に形成さ
れ、次にこの誘電層が異方性的にエッチングされて、ポ
リシリコン領域２６の両側に誘電物質の側壁スペーサ３
１、３２を形成する。これらの側壁スペーサ３１、３２
はその下端において約２０００オングストロームの幅を
有する。側壁スペーサ３１、３２が形成された後に、ド
ーパントがシリコン基板２２とそれぞれの軽度ドープト
領域２９、３０の中に注入されて、ポリシリコン領域２
６の両側に注入領域３４、３６を形成する。各注入領域
３４、３６はそれぞれの隣接軽度ドープト領域２９、３
０と同一極性を有し、それぞれ側壁スペーサ３１、３２
によってマスキングされない軽度ドープト領域２９、３
０の部分の上に重ね合される。従って注入領域３４、３
６はそれぞれの側壁スペーサ３１、３２の縁によって画
成される縁を有し、これらの側壁スペーサ３１、３２は
それぞれの下方の軽度ドープトシリコン領域２９、３０
を遮蔽するように作用した。
【００１０】次に誘電層４２が図８の構造上に付着され
て図９に図示の構造を形成し、次にこの誘電層４２が公
知のようにして濃密化される。次に、図１０に図示のよ
うに、誘電層４２の中にコンタクトホール４４がエッチ
ングされ、この誘電層４２を上記第１の参考例と同様に
流動化させてコンタクトホール４４の流動縁４６を形成
する。コンタクトホール４４は（上記第１の参考例にお
いて述べたものと同様に）、誘電層４２と、ポリシリコ
ン領域２６の上に延在するシリコン窒化層２８と、さら
に注入領域３６および軽度ドープト領域３０の上に配置
されたゲート酸化物層２４とを通してエッチングされ
る。このコンタクトホール４４の形成に際して側壁スペ
ーサ３２を除去する事ができる。酸化物側壁スペーサ３
１、３２が部分的にのみ除去される場合、エッチング工
程は酸化物側壁スペーサの表面を表面ポリマー付着およ
び／または表面損傷によって調整するように作用し、従
って次のタングステン付着はポリシリコンから、側壁ス
ペーサおよび活性シリコン面まで連続フィルムを成して
生じる。得られた構造を図１０に示し、この図から明ら
かなように、ポリシリコン領域２６とシリコン基板の注
入領域との横方向隣接部分がコンタクトホール４４によ
って露出されている。次に、ポリシリコン領域２６、注
入領域３６および軽度ドープト領域２９の露出部分をカ
バーするタングステンコンタクト５０を選択的に付着さ
せる事によりコンタクトホール４４が充填される。上記
第１の参考例と同様に、タングステン突き合わせコンタ
クトの頂上は図１１に図示のダミー金属層５２によって
カバーされ、またはこの金属層に接続される。
【００１１】注入領域の前に軽度ドープト領域を形成す
る代わりに、側壁スペーサ形成のための異方性エッチン
グ段階後に注入領域３４、３６を形成し、これらの側壁
スペーサが軽度ドーピングされるべき領域を遮蔽しても
よい。この注入段階において使用されるホトレジストを
その位置に放置し、次に湿式エッチングを実施して側壁
スペーサ３１、３２を除去する。次に軽度ドープトエッ
チングを実施して軽度ドープト領域２９、３０を形成す
る。
【００１２】第２の参考例において、軽度ドープト領域
２９、３０をポリシリコン領域２６に対して側方に離間
するため、またスペーサを形成するための異方性エッチ
ングに際してエッチングストッパーとして作用するため
に、シリコン窒化層２８が使用される。さらに残余のシ
リコン窒化層２８は、「タングステンコンタクトを含む
半導体デバイスおよびその製造法」と題する出願人のＥ
Ｐ−Ａ−０３９１５６２に記載のように、タングステン
突き合わせコンタクトに隣接する密封層として作用し、
ゲート酸化物／シリコン界面に沿った窒化タングステン
の形成を禁止する。
【００１３】本発明の第１の実施例は図１２乃至図１５
に図示されている。この第１の実施例において、側壁ス
ペーサの形成、軽度ドープト領域の形成およびスペーサ
に隣接した注入領域の形成までの処理段階順序は、上記
第２の参考例と同様である。図１２に示す構造において
は、シリコン基板５２にゲート酸化物層５４が配置さ
れ、このゲート酸化物層５４の上にポリシリコン領域５
６が配置される。ポリシリコン層５６とゲート酸化物層
５４との上にシリコン窒化層５８が延在し、また側壁ス
ペーサ６０、６２がポリシリコン領域５６の両側に形成
されている。ポリシリコン領域５６の両側においてシリ
コン基板５２の中に、注入領域６４、６６と、軽度ドー
プト領域６８、７０とが配置されている。図１３におい
ては、第２シリコン窒化層７２がポリシリコン層５６、
側壁スペーサ６０、６２および第１シリコン窒化層５８
の上に配置され、次にこの第２シリコン窒化層７２の上
に誘電層７４が配置されて濃密化される。図１４に図示
のように、誘電層７４、シリコン窒化層７２、５８、側
壁スペーサ６２およびゲート酸化物層５４を通してコン
タクトホール７６がエッチングされて、ポリシリコン領
域５６の一部と、これに隣接した注入領域６６および軽
度ドープト領域７０とを露出する。エッチングは、上記
第１の参考例において述べた場合と同様にして実施する
事ができる。次にコンタクトホール７６の中のタングス
テン付着を容易にするため、誘電物質７４を流動させて
流動縁７８を形成する。図１５に図示のように、次にタ
ングステンを選択的にコンタクトホール７６の中に付着
させてタングステン突き合わせコンタクト８０を形成
し、次にこのコンタクト８０をダミー金属層８２によっ
てカバーしまたは金属層と接続させる。
【００１４】この第１の実施例においては、第２シリコ
ン窒化層７２が注入領域６４、６６の上方において第１
窒化物層５８を補強し、側壁スペーサを形成するための
エッチング段階において第１窒化物層の中に形成されう
る貫通穴を遮蔽する。この第２シリコン窒化層７２は、
エッチング後に十分厚さのシリコン窒化層が残存してゲ
ート酸化物との界面を密封するように成す。第１シリコ
ン窒化層５８の厚さは、軽度ドープト領域をゲートから
必要程度に横方向に離間させるように選択される。しか
しこの間隔が小さい場合、第１シリコン窒化層５８は、
エッチング中にその中に形成される穴が下方の誘電体ま
で延在する事を防止する程度に厚くない場合が有り得
る。この第１の実施例のように第２シリコン窒化層を使
用する事によりこの問題が解決される。また第１の実施
例においては出願人の先行ＥＰ−Ａ−０３９１５６２に
ついて前述したように、第２シリコン窒化層はタングス
テン突き合わせコンタクトに隣接した密封層として作用
する。
【００１５】本発明の第２の実施例を図１６乃至図１９
に示す。この実施例は上記第１の実施例の変形であっ
て、上記第１の実施例においてはポリシリコン領域とゲ
ート酸化物層との上に配置されている第１シリコン窒化
層が存在しない事が相違する。第２の実施例において
は、第１シリコン窒化層を省略する事以外は側壁スペー
サの形成、軽度ドープト領域の形成およびスペーサに隣
接した注入領域の形成までの各段階は上記第１の実施例
と同様である。図１６の構造においてはシリコン基板９
２の上にゲート酸化物層９４が配置され、このゲート酸
化物層９４の上にポリシリコン領域９６が配置されてい
る。ポリシリコン領域９６の両側に側壁スペーサ９８、
１００が形成されている。ポリシリコン領域９６の両側
に、シリコン基板９２の中に注入領域１０２、１０４と
軽度ドープト領域１０６、１０８が配置されている。図
１７においては、ポリシリコン領域９６、側壁スペーサ
９８、１００およびゲート酸化物層９４の上にシリコン
窒化層１１０が配置されている。図１８において、誘電
層１１２がシリコン窒化層１１０の上に配置され、次に
濃縮される。図１９に図示のように、誘電層１１２と、
シリコン窒化層１１０と、側壁スペーサ１００とゲート
酸化物層９４とを通してコンタクトホール１１４がエッ
チングされて、ポリシリコン領域９６の一部と、側方に
隣接する注入領域１０４および軽度ドープト領域１０８
とを露出する。エッチングは第１の参考例について述べ
たのと同様に実施できる。コンタクトホール１１４の中
の選択的タングステン付着を容易にするため、誘電物質
１１２を流動させて流動縁１１６を形成する。次にタン
グステンをコンタクトホール１１４の中に選択的に付着
させてタングステン突き合わせコンタクト１１８を形成
し、次にこのコンタクト１１８をダミー金属層１２０に
よってカバーしまたは金属層に接続させる。
【００１６】
【発明の効果】第２の実施例の方法および構造は、軽度
ドープト領域をポリシリコンゲートから側方に離間する
必要のない場合に使用される。
【００１７】本発明による半導体デバイスおよびその製
造法は先行技術に比べて多くの利点を有する。ポリシリ
コン領域と拡散シリコン領域とを接続するタングステン
突き合わせコンタクトは、半導体デバイスの他の部分が
通常のＣＭＯＳ製造段階を使用して製造されまたこのＣ
ＭＯＳ構造が誘電体層の上方の金属接続層に対して特定
のシリコン領域を接続するためのタングステンプラグを
含むならば、余分の工程段階を使用しないで形成する事
ができる。タングステン突き合わせコンタクトのコンタ
クトホールは他のタングステンプラグのコンタクトホー
ルと同時に形成する事ができ、またタングステンは簡単
な工程段階において選択的に付着させる事ができる。ま
たダミー金属パッドは、接続金属層の形成と同時にタン
グステン突き合わせコンタクトの上に配置する事ができ
る。
【００１８】タングステンを使用する事により、最小限
横方向サイズの突き合わせコンタクトを製造する事が可
能となり、その横方向サイズは工程のホトリソグラフィ
ー能力によってのみ制限される。これはタングステン突
き合わせコンタクトが実質的に垂直なコンタクトホール
の中に選択的に配置され得るからである。
【００１９】またアルミニウムの使用に対するタングス
テンなどの耐火性金属の使用の利点は、得られた突き合
わせコンタクトの横方向サイズが縮小される事にある。
突き合わせコンタクトを形成するためにタングステンが
使用される場合、デバイスの横方向サイズはアルミニウ
ムを使用する場合に必要なサイズに比べて低減される。
アルミニウムを使用する場合、接続パタンの描写中にコ
ンタクトのエッチングを防ぐためにアルミニウムによっ
てあらゆる側面からコンタクトを包囲する必要があり、
また金属のステップカバリジを改良するためにコンタク
トの頂部を底部よりも大きなサイズとする必要があるか
らである。さらに、タングステンおよびその他の耐火性
金属の高融点および低シリコン拡散係数の結果、これら
の金属は多層金属接続システムにおいてアルミニウムよ
りも優れている。
【００２０】本発明はタングステンの使用に限定するも
のでなく、低いドーパント拡散を示しまたコンタクトホ
ール中に選択的に付着され得る任意の耐火性金属を使用
して実施する事ができる。このような選択的付着性耐火
性金属の例はタングステン、銅、モリブデンおよびタン
タルである。
【図面の簡単な説明】
【図１】本発明の第１の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図２】本発明の第１の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図３】本発明の第１の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図４】本発明の第１の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図５】本発明の第１の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図６】本発明の第２の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図７】本発明の第２の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図８】本発明の第２の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図９】本発明の第２の参考例による半導体デバイスの
製造段階を順次に示すシリコンウエーハ構造の断面図。
【図１０】本発明の第２の参考例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１１】本発明の第２の参考例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１２】本発明の第１の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１３】本発明の第１の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１４】本発明の第１の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１５】本発明の第１の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１６】本発明の第２の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１７】本発明の第２の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１８】本発明の第２の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【図１９】本発明の第２の実施例による半導体デバイス
の製造段階を順次に示すシリコンウエーハ構造の断面
図。
【符号の説明】
２、２２、５２、９２ シリコン拡散基板 ４、２４、５４、９４ 酸化物層 ６、２６、５６、９６ ドープトポリシリコン領域 ８、１０、３４、３６、６４、６６、１０２、１０４
注入領域 １６、４４、７６、１１４ コンタクトホール ２０、５０、８０、１１８ コンタクト ２９、３０、６８、７０、１０６、１０８ 軽度ドープ
ト注入領域 １４、４２、７４、１１２ 誘電層 ２８ 第１シリコン窒化層 ７２、１１０ 第２シリコン窒化層 ３１、３２、６０、６２、９８、１００ 側壁スペーサ ５２、８２、１２０ ダミー金属キャップ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/092 29/78 (72)発明者 マイケル、ジョン、ノリントン イギリス国エセックス、クラクトン、オ ン、シー、グレート、クラクトン、フェ アロップ、クロース、22 (56)参考文献 特開 平１−189938（ＪＰ，Ａ) 特開 平４−159717（ＪＰ，Ａ) 特開 平４−196466（ＪＰ，Ａ) 特開 昭63−44725（ＪＰ，Ａ) 特開 平３−278576（ＪＰ，Ａ) 特開 昭57−17129（ＪＰ，Ａ) 特開 平２−28939（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/28 301 H01L 21/8238 H01L 27/092

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】シリコン基板（５２）と、 前記シリコン基板（５２）上に形成された酸化物層（５
    ４）と、 前記酸化物層（５４）上に配置されたドープトポリシリ
    コン領域（５６）と、 前記ドープトポリシリコン領域（５６）の両側に位置す
    る前記シリコン基板（５２）中に形成された軽度ドープ
    ト注入領域（６８、７０）、及び前記軽度ドープト注入
    領域（６８、７０）に隣接し、前記軽度ドープト注入領
    域（６８、７０）と同一極性のドーパントによってより
    高濃度にドーピングされてなる注入領域（６４、６６）
    と、 前記ドープトポリシリコン領域（５６）および前記シリ
    コン基板（５２）の上に配置された誘電層（７４）と、 前記誘電層（７４）の中に形成されて前記ドープトポリ
    シリコン領域（５６）と前記シリコン基板（５２）のそ
    れぞれ横方向隣接部分の上に延在するコンタクトホール
    （７６）と、 前記コンタクトホール（７６）の中に選択的に配置され
    て前記隣接部分を相互に接続するコンタクト（８６）
    と、 前記コンタクト（８６）と反対側の前記ドープトポリシ
    リコン領域（５６）の側面に隣接して配置された側壁ス
    ペーサ（６０）と、 前記側壁スペーサ（６０）、前記コンタクト（８６）と
    接触しない前記ドープトポリシリコン領域（５６）の一
    部分、及び前記コンタクト（８６）又は前記ドープトポ
    リシリコン領域（５６）のいずれによっても覆われてい
    ない前記酸化物層（５４）とを覆うシリコン窒化シーリ
    ング層（７２）とを備え、 前記側壁スペーサ（６０）は前記シリコン基板（５２）
    中の軽度ドープト注入領域（６８、７０）と前記酸化物
    層（５４）の上方に配置され、前記コンタクト（８６）
    は前記軽度ドープト注入領域（６８、７０）の上方に配
    置されていることを特徴とする半導体デバイス。
  2. 【請求項２】さらに前記コンタクト（８０）の上側面と
    前記誘電層（７４）の上側面の隣接部分とを覆う金属キ
    ャップ層（８２）とを含むことを特徴とする請求項１に
    記載の半導体デバイス。
  3. 【請求項３】前記側壁スペーサ（６０）がその上部に配
    置されたシリコン窒化層（５８）であって、前記ドープ
    トポリシリコン領域（５６）の前記一部分を覆い、前記
    コンタクト（８０）によって覆われず、前記ドープトポ
    リシリコン領域（５６）によって覆われていない前記酸
    化物層（５４）を部分的に覆い、前記シリコン窒化シー
    リング層（５８）によって覆われた、前記シリコン窒化
    層（５８）をさらに備えることを特徴とする請求項１又
    は２記載の半導体デバイス。
  4. 【請求項４】前記ドーピングされたポリシリコン領域
    （５６）およびシリコン基板（５２）部分は反対極性の
    ドーパントによってドーピングされることを特徴とする
    請求項１乃至３のいずれかに記載の半導体デバイス。
  5. 【請求項５】コンタクト（８０）がタングステンから成
    ることを特徴とする請求項１乃至４のいずれかに記載の
    半導体デバイス。
  6. 【請求項６】耐火性金属コンタクトを含む半導体デバイ
    スの製造方法において、前記方法は、 （ａ）シリコン基板（５２）上に酸化物層（５４）を形
    成し、さらに前記酸化物層（５４）上にドープトポリシ
    リコン領域（５６）を形成する段階と、 （ｂ）前記ドープトポリシリコン領域（５６）をマスク
    として、前記シリコン基板（５２）の中にドーパントを
    注入して前記シリコン基板（５２）中に軽度ドープト注
    入領域（６８、７０）を形成する段階と、 （ｃ）前記酸化物層（５４）上における前記ドープトポ
    リシリコン領域（５６）に隣接した対向する面上にそれ
    ぞれ側壁スペーサ（６０、６２）を形成し、前記ドープ
    トポリシリコン領域（５６）と前記側壁スペーサ（６
    ０、６２）とによってマスキングされない前記シリコン
    基板（５２）の領域の中にドーパントを注入して注入領
    域（６４、６６）を形成する段階と、 （ｄ）前記酸化物層（５４）、前記側壁スペーサ（６
    ０、６２）、前記ドープトポリシリコン領域（５６）と
    の上にシリコン窒化シーリング層（７２）を形成する段
    階と、 （ｅ）前記ドープトポリシリコン領域（５６）と前記シ
    リコン基板（５２）との上に誘電層（７４）を堆積する
    段階と、 （ｆ）前記誘電層（７４）を除去するとともに、同時に
    前記側壁スペーサ（６０、６２）の一方を除去すること
    により、前記ドープトポリシリコン領域（５６）の一部
    と前記シリコン基板の横方向に隣接した部分とを露出す
    るコンタクトホール（７６）を、前記誘電層（７４）の
    中に形成する段階と、 （ｇ）コンタクト（８０）を前記コンタクトホール（７
    ６）の中に選択的に堆積して前記ドープトポリシリコン
    領域（５６）と前記シリコン基板（５２）とを相互に接
    続する段階とを備えることを特徴とする方法。
  7. 【請求項７】さらに前記段階（ｇ）の後に、前記コンタ
    クト（８０）の上側面と前記誘電層（７４）の上側面の
    隣接部分とをカバーする金属キャップ層（８２）を前記
    コンタクト（８０）上に堆積する段階を含むことを特徴
    とする請求項６に記載の方法。
  8. 【請求項８】さらに前記段階（ｃ）の前に、前記ドープ
    トポリシリコン領域（５６）と、前記ドープトポリシリ
    コン領域（５６）によって覆われていない前記酸化物層
    （５４）の部分との上に、シリコン窒化層（５８）を堆
    積し、 前記段階（ｄ）において、前記シリコン窒化シーリング
    層（５８）が、前記ドープトポリシリコン領域（５６）
    上と前記シリコン基板（５２）上とにおいて前記シリコ
    ン窒化層（５８）を覆うことを特徴とする請求項６また
    は７に記載の方法。
  9. 【請求項９】前記ドープトポリシリコン領域（５６）と
    前記シリコン基板（５２）の部分とが反対極性のドーパ
    ントによってドーピングされることを特徴とする請求項
    ６乃至８のいずれかに記載の方法。
  10. 【請求項１０】前記コンタクトホール（７６）は単一エ
    ッチング段階によって形成され、このエッチング段階に
    おいてシリコンがエッチングされないことを特徴とする
    請求項６乃至９のいずれかに記載の方法。
JP22614793A 1992-09-11 1993-09-10 コンタクトを含む半導体デバイスとその製造方法 Expired - Fee Related JP3318074B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9219268.1 1992-09-11
GB929219268A GB9219268D0 (en) 1992-09-11 1992-09-11 Semiconductor device incorporating a contact and manufacture thereof

Publications (2)

Publication Number Publication Date
JPH06204246A JPH06204246A (ja) 1994-07-22
JP3318074B2 true JP3318074B2 (ja) 2002-08-26

Family

ID=10721775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22614793A Expired - Fee Related JP3318074B2 (ja) 1992-09-11 1993-09-10 コンタクトを含む半導体デバイスとその製造方法

Country Status (5)

Country Link
US (3) US5541434A (ja)
EP (1) EP0587399B1 (ja)
JP (1) JP3318074B2 (ja)
DE (1) DE69332136T2 (ja)
GB (1) GB9219268D0 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
US5965924A (en) * 1995-11-22 1999-10-12 Cypress Semiconductor Corp. Metal plug local interconnect
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5904528A (en) * 1997-01-17 1999-05-18 Advanced Micro Devices, Inc. Method of forming asymmetrically doped source/drain regions
US5849622A (en) * 1997-03-07 1998-12-15 Advanced Micro Devices, Inc. Method of forming a source implant at a contact masking step of a process flow
US5763312A (en) * 1997-05-05 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
JP3239940B2 (ja) 1997-09-10 2001-12-17 日本電気株式会社 半導体装置及びその製造方法
JP3064999B2 (ja) 1997-11-13 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
US5895269A (en) * 1997-12-18 1999-04-20 Advanced Micro Devices, Inc. Methods for preventing deleterious punch-through during local interconnect formation
US6223331B1 (en) * 1998-07-30 2001-04-24 Micron Technology, Inc. Semiconductor circuit design method for employing spacing constraints and circuits thereof
US6242302B1 (en) 1998-09-03 2001-06-05 Micron Technology, Inc. Semiconductor processing methods of forming contact openings, methods of forming electrical connections and interconnections, and integrated circuitry
US6090673A (en) * 1998-10-20 2000-07-18 International Business Machines Corporation Device contact structure and method for fabricating same
JP2000150667A (ja) 1998-11-10 2000-05-30 Hitachi Ltd 半導体集積回路装置
US7482278B1 (en) * 1999-02-11 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Key-hole free process for high aspect ratio gap filling with reentrant spacer
US6180508B1 (en) * 1999-09-02 2001-01-30 Micron Technology, Inc. Methods of fabricating buried digit lines and semiconductor devices including same
US6472232B1 (en) * 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
KR20020011473A (ko) * 2000-08-02 2002-02-09 박종섭 반도체 소자의 콘택 형성방법
JP4618914B2 (ja) * 2001-03-13 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4570811B2 (ja) * 2001-04-27 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
US6579812B2 (en) * 2001-05-22 2003-06-17 Macronix International Co Ltd. Method for removing residual polymer after the dry etching process and reducing oxide loss
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6727534B1 (en) * 2001-12-20 2004-04-27 Advanced Micro Devices, Inc. Electrically programmed MOS transistor source/drain series resistance
US6776622B2 (en) * 2002-07-26 2004-08-17 Winbond Electronics Corporation Conductive contact structure and process for producing the same
JP2004165317A (ja) * 2002-11-12 2004-06-10 Renesas Technology Corp 半導体装置およびその製造方法
KR100510586B1 (ko) * 2003-02-04 2005-08-30 동부아남반도체 주식회사 Ｐｉｐ 커패시터 및 모스 트랜지스터를 갖는 반도체소자의 제조 방법
US6881614B2 (en) * 2003-06-20 2005-04-19 Taiwan Semiconductor Manufacturing Company Shared contact for high-density memory cell design
US20080151365A1 (en) * 2004-01-14 2008-06-26 Carl Zeiss Smt Ag Catadioptric projection objective
US7294581B2 (en) * 2005-10-17 2007-11-13 Applied Materials, Inc. Method for fabricating silicon nitride spacer structures
JP4437298B2 (ja) * 2005-10-26 2010-03-24 エルピーダメモリ株式会社 半導体装置の製造方法
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
US7416995B2 (en) * 2005-11-12 2008-08-26 Applied Materials, Inc. Method for fabricating controlled stress silicon nitride films
CN101621030B (zh) * 2008-07-02 2011-01-12 中芯国际集成电路制造(上海)有限公司 具有多晶硅接触的自对准mos结构
EP3582257B1 (en) * 2018-06-15 2023-11-01 Melexis Technologies NV Semiconductor device for use in harsh media
US20220415895A1 (en) * 2021-06-23 2022-12-29 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor structure and method for forming the same
US11903181B2 (en) 2021-06-23 2024-02-13 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor structure and method for forming the same
CN113437066B (zh) * 2021-06-23 2024-04-12 福建省晋华集成电路有限公司 半导体结构及其制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042953A (en) * 1973-08-01 1977-08-16 Micro Power Systems, Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
JPS5717129A (en) * 1980-07-04 1982-01-28 Hitachi Ltd Manufacture of semiconductor device
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
DE3218309A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
NL8600770A (nl) * 1986-03-26 1987-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS62291943A (ja) * 1986-06-12 1987-12-18 Matsushita Electronics Corp 半導体装置の製造方法
JPS6362380A (ja) * 1986-09-03 1988-03-18 Mitsubishi Electric Corp 半導体装置
US4706485A (en) * 1986-12-15 1987-11-17 Morgan Construction Company Carrier module
EP0272051B1 (en) * 1986-12-17 1992-09-16 Advanced Micro Devices, Inc. Reduced area butting contact structure
US4912540A (en) * 1986-12-17 1990-03-27 Advanced Micro Devices, Inc. Reduced area butting contact structure
JPS63278256A (ja) * 1987-05-09 1988-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE3889403T2 (de) * 1987-09-24 1994-09-29 Fujitsu Ltd Identifizierungssystem mit Funkfrequenzen.
JPH01185936A (ja) * 1988-01-21 1989-07-25 Fujitsu Ltd 半導体装置
JPH0228939A (ja) * 1988-07-19 1990-01-31 Matsushita Electron Corp Ｍｏｓ型トランジスタ
US5106780A (en) * 1988-08-05 1992-04-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JPH0744275B2 (ja) * 1988-10-06 1995-05-15 日本電気株式会社 高耐圧ｍｏｓ型半導体装置の製造方法
JPH02156542A (ja) * 1988-12-08 1990-06-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH02202054A (ja) * 1989-01-31 1990-08-10 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH03120828A (ja) * 1989-10-04 1991-05-23 Nec Corp 半導体装置及びその製造方法
JPH03278576A (ja) * 1990-03-28 1991-12-10 Nippon Precision Circuits Kk Ｍｏｓ型トランジスタの製造方法
US5210429A (en) * 1990-06-29 1993-05-11 Sharp Kabushiki Kaisha Static RAM cell with conductive straps formed integrally with thin film transistor gates
JPH0496336A (ja) * 1990-08-11 1992-03-27 Nec Corp Ｍｏｓ型半導体装置
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JP3123092B2 (ja) * 1991-03-06 2001-01-09 日本電気株式会社 半導体装置の製造方法
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof

Also Published As

Publication number Publication date
US5541434A (en) 1996-07-30
EP0587399B1 (en) 2002-07-24
US5838049A (en) 1998-11-17
DE69332136D1 (de) 2002-08-29
GB9219268D0 (en) 1992-10-28
US5602055A (en) 1997-02-11
DE69332136T2 (de) 2003-02-06
EP0587399A3 (en) 1994-11-30
EP0587399A2 (en) 1994-03-16
JPH06204246A (ja) 1994-07-22

Similar Documents

Publication Publication Date Title
JP3318074B2 (ja) コンタクトを含む半導体デバイスとその製造方法
US6737347B1 (en) Semiconductor device with fully self-aligned local interconnects, and method for fabricating the device
US4722910A (en) Partially self-aligned metal contact process
KR960001602B1 (ko) 집적회로 제조방법
US5828130A (en) Method of forming a landing pad structure in an integrated circuit
JP2569308B2 (ja) 半導体デバイスにおいて不純物を領域から領域へ転送する方法
US5073510A (en) Fabrication method of contact window in semiconductor device
JPH08236624A (ja) 集積回路におけるランディングパッドの構成体の製造方法
JPH0951033A (ja) 集積回路チップの製造方法
KR100328810B1 (ko) 반도체 장치를 위한 콘택 구조 및 제조 방법
US5547903A (en) Method of elimination of junction punchthrough leakage via buried sidewall isolation
JPH07202201A (ja) 電界効果型トランジスタの製造方法
US6093627A (en) Self-aligned contact process using silicon spacers
US6200892B1 (en) Method for forming an integrated circuit interconnect using a dual poly process
WO1989011732A1 (en) Tisi2 local interconnects
JPH06204163A (ja) 半導体素子接触方法
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990056756A (ko) 아날로그 반도체 소자의 제조 방법
US6221778B1 (en) Method of fabricating a semiconductor device
KR100200697B1 (ko) 가드링을 구비하는 반도체장치 및 이를 이용한 콘택트 형성방법
JPH1041505A (ja) 半導体装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
KR100461331B1 (ko) 반도체소자의도전배선형성방법
JPH0582637A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees