DE69332136T2 - Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung

Info

Publication number
DE69332136T2
DE69332136T2 DE69332136T DE69332136T DE69332136T2 DE 69332136 T2 DE69332136 T2 DE 69332136T2 DE 69332136 T DE69332136 T DE 69332136T DE 69332136 T DE69332136 T DE 69332136T DE 69332136 T2 DE69332136 T2 DE 69332136T2
Authority
DE
Germany
Prior art keywords
contact
polysilicon region
silicon substrate
layer
doped polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69332136T
Other languages
English (en)
Other versions
DE69332136D1 (de
Inventor
Howard Charles Nicholls
Michael John Norrington
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Ltd Great Britain
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics Ltd Great Britain
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Ltd Great Britain, SGS Thomson Microelectronics Inc filed Critical STMicroelectronics Ltd Great Britain
Application granted granted Critical
Publication of DE69332136D1 publication Critical patent/DE69332136D1/de
Publication of DE69332136T2 publication Critical patent/DE69332136T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, welches einen Kontakt umfaßt, und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements.
  • Für CMOS-Halbleiterbauelemente und Verfahren ist es bekannt, elektrische Kontakte anzuwenden zwischen Polysilizium, wie etwa eine Polysilizium-Signalleitung, welche integral mit einer Polysiliziumgateschicht ausgebildet ist, und einem Diffusionssilizium, wie etwa eine dotierte Region des Siliziumsubstrats des Bauelements, wobei die dotierte Region ein aktiver Bereich des Bauelements ist. Derartige Polysilizium-Diffusionssilizium-Kontakte wurden in der Vergangenheit durch Bilden zweier Kontaktlöcher in der dielektrischen Schicht gefertigt, welche auf dem Polysilizium und dem Diffusionssilizium liegt, wobei ein Kontaktloch sich nach unten zu der Oberfläche des Polysiliziums erstreckt und das andere Kontaktloch in einem Abstand von dem ersten Kontaktloch sich nach unten zu dem Diffusionssilizium erstreckt. Eine Metalleitung wird sodann in den zwei Kontaktlöchern angeordnet und erstreckt sich dazwischen oberhalb der Region der dielektrischen Schicht, welche zwischen den zwei Kontaktlöchern angeordnet ist. Diese bekannte Anordnung hat Designnachteile, weil jeder Kontakt Einschränkungen bezüglich des Abstandes unterliegt, welche durch das Erfordernis der elektrischen Isolation von jedem der zwei Kontakte bedingt sind.
  • Es ist auch bekannt, eine lokale Zwischenverbindungsschicht zu verwenden, beispielsweise aus Titannitrid oder Titansilicid, als ein Streifen, welcher das Polysilizium mit der Siliziumdiffusion verbindet, wobei sich der Streifen auf der Oberfläche des Polysiliziums und dem Diffusionssilizium erstreckt. Die lokale Zwischenverbindungsschicht wird nach der Strukturierung des Polysiliziums ausgebildet, jedoch vor der Abscheidung der dielektrischen Schicht, so daß der Streifen durch die dielektrische Schicht bedeckt ist. Diese Anordnung hat den Nachteil, daß der Herstellungsprozeß relativ komplex ist, weil zusätzliche Abscheidungs- und Ätzschritte für die lokale Zwischenverbindungsschicht notwendig sind.
  • Zusätzlich ist es auch bekannt, eine lokale Entfernung eines Gateoxids zwischen einem Polysilizium und einem aktiven Silizium anzuwenden, um einen direkten elektrisch leitenden Kontakt zu erzeugen, der ein vergrabener ("buried") Kontakt ist. Jedoch ist dieses Verfahren auf eine Verbindung von N+ Polysilizium mit N+ aktivem Silizium beschränkt, weil beim Verbinden von entgegengesetzten Typen nachfolgende Wärmebehandlungsschritte bei mehr als 800ºC die Ausbildung von parasitären Dioden in der Siliziumsdiffusion verursachen können.
  • Es ist ferner wohl bekannt, einen Aluminiummetallkontakt zu verwenden, der durch Sputtern in ein Kontaktloch in einer dielektrischen Schicht abgeschieden wird und welcher sich entweder zu einem Polysilizium, d. h. zu einer Signalleitung, oder zu dem Siliziumsdiffusionssubstrat, d. h. zu einem aktiven Bereich, nach unten erstreckt. Es wurde vorgeschlagen, einen Kontakt zwischen dem Polysilizium und der Siliziumsdiffusion bereitzustellen, indem ein Kontakt aus Aluminiummetall in der Form eines Streifens gebildet wird, welcher sich oberhalb sowohl des Polysiliziums als auch der Siliziumsdiffusion erstreckt. Jedoch haben derartige Aluminiumkontakte den Nachteil, daß die seitlichen Abmessungen des Kontaktloches und der Kontakt relativ groß sind, um zu ermöglichen, daß das Aluminium den Kontakt mit wirksamen elektrischen Verbindungen zuverlässig bildet.
  • US-A-5099308 offenbart ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung, welche die Merkmale der Oberbegriffe der Ansprüche 1 bzw. 6 aufweisen.
  • Die vorliegende Erfindung stellt ein Halbleiterbauelement bereit, mit einem Siliziumsubstrat, einer Oxidschicht auf dem Siliziumsubstrat, einer dotierten Polysiliziumregion, welche auf der Oxidschicht angeordnet ist, einer dielektrischen Schicht, welche über der dotierten Polysiliziumregion und dem Siliziumsubstrat abgeschieden ist, einem Kontaktloch, welches in der dielektrischen Schicht gebildet ist und sich über jeweilige seitlich benachbarte Abschnitte der dotierten Siliziumregion und des Siliziumsubstrats erstreckt, und einem Kontakt, welcher selektiv in dem Kontaktloch abgeschieden ist und die Abschnitte miteinander elektrisch verbindet, gekennzeichnet durch einen Seitenwandspacer, welcher anliegend an einer Seite der dotierten Polyiliziumregion gegenüberliegend zu dem Kontakt angeordnet ist, wobei der Seitenwandspacer und der Kontakt jeweils auf einer jeweilig niedrig dotierten Implantationsregion in dem Siliziumsubstrat angeordnet sind, wobei jede niedrig dotierte Region an eine jeweilige Implantationsregion angrenzt, und durch eine Siliziumnitridabdichtungsschicht, welche den Seitenwandspacer und einen Teil der dotierten Polysiliziumregion bedeckt, welcher den Kontakt nicht kontaktiert.
  • Die vorliegende Erfindung stellt ferner ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem hochschmelzenden Metallkontakt bereit, wobei das Verfahren die Schritte umfaßt: (a) Bereitstellen eines Halbleitersubstrats mit einer darauf liegenden Oxidschicht und einer dotierten Polysiliziumregion, welche auf der Oxidschicht abgeschieden ist; (b) Abscheiden einer dielektrischen Schicht auf der dotierten Polysiliziumregion und auf dem Siliziumsubstrat; (c) Bilden eines Kontaktloches in der dielektrischen Schicht, welches einen Abschnitt der dotierten Polysiliziumregion und einen seitlich benachbarten Abschnitt des Siliziumsubstrats freilegt; und (d) selektives Abscheiden eines Kontaktes in dem Kontaktloch, wodurch die dotierte Polysiliziumregion und das Siliziumsubstrat miteinander elektrisch verbunden werden; gekennzeichnet durch die weiteren Schritte zwischen den Schritten (a) und (b): (a') Bilden von Seitenwandspacern an gegenüberliegenden Seiten angrenzend zur dotierten Polysiliziumregion; Implantieren eines Dotierungsmittels in Regionen des Siliziumsubstrats, welche durch die dotierte Polysiliziumregion und die Seitenwandspacer nicht maskiert sind; vor oder nach dem Schritt (a') Implantieren eines Dotierungsmittels in das Siliziumsubstrat, wodurch niedrig dotierte Regionen im Siliziumsubstrat gebildet werden; und (a") Bilden einer Siliziumnitridabdichtungsschicht auf den Seitenwandspacern und der dotierten Polysiliziumregion, und wobei im Schritt (c) ein Seitenwandspacer während der Bildung des Kontaktloches entfernt wird.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nun lediglich zu Beispielszwecken mit Bezugnahme auf die beigefügte Zeichnung beschrieben, in welcher:
  • Fig. 1a bis 1e schematische Schnitte durch eine Siliziumwaferstruktur sind, welche nacheinander eine Reihe von Prozeßschritten zum Herstellen eines ersten Halbleiterbauelements zeigen;
  • Fig. 2a bis 2f schematische Schnitte durch eine Siliziumwaferstruktur sind, welche nacheinander eine Reihe von Prozeßschritten zum Herstellen eines zweiten Halbleiterbauelements zeigen;
  • Fig. 3a bis 3d schematische Schnitte durch eine Siliziumwaferstruktur sind, welche nacheinander eine Reihe von Prozeßschritten zum Herstellen eines Halbleiterbauelements entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigen; und
  • Fig. 4a bis 4d schematische Schnitte durch eine Siliziumwaferstruktur sind, welche nacheinander eine Reihe von Prozeßschritten zum Herstellen eines Halbleiterbauelements entsprechend einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • In den Fig. 1a bis 1e ist ein Verfahrensablauf zum Herstellen eines nicht-erfindungsgemäßen Halbleiterbauelements gezeigt. Ein Substrat 2 von Diffusionssilizium ist mit einer Gateoxidschicht 4 ausgestattet, welches darauf mit einer Dicke von vorzugsweise 50 bis 500 · 10&supmin;¹&sup0; m (50 bis 500 Angström), besonders bevorzugt ungefähr 200 · 10&supmin;¹&sup0; m (200 Angström) aufgewachsen ist. Eine Region 6 von dotiertem Polysilizium, wobei das Dotierungsmittel entweder von einer N+ oder einer P+ Polarität in Abhängigkeit von dem zu bildenden Halbleiterbauelement ist, wird sodann auf der Gateoxidschicht 4 aufgewachsen und dann strukturiert. Die Region 6 von dotiertem Polysilizium fungiert in dem resultierenden Halbleiterbauelement als eine Signalleitung und ist integral mit einer Transistorgateschicht von Polysilizium verbunden, welche auf der Gateoxidschicht oberhalb der Source- und Drainregionen des Transistors angeordnet ist. Die Polysiliziumregion 6 hat vorzugsweise eine Dicke von 1000 bis 6000 · 10&supmin;¹&sup0; m (1000 bis 6000 Angström), besonders bevorzugt etwa 3000 · 10&supmin;¹&sup0; m (3000 Angström). Die anfängliche Struktur ist in Fig. 1a gezeigt. Wie es in Fig. 1b gezeigt ist, wird sodann ein Dotierungsmittel in das Siliziumsubstrat implantiert, um aktive Siliziumimplantationsregionen 8, 10 mit der erforderlichen Polarität an gegenüberliegenden Seiten der Polysiliziumregion 6 zu bilden. Die Regionen 8, 10 können dieselbe oder eine entgegengesetzte Polarität wie diejenige der dotierten Polysiliziumregion 6 haben. Die Polysiliziumregion 6 maskiert die Region 12 des Siliziumsubstrats 2, welche darunter liegt, gegenüber einer Dotierungsimplantation. Sodann wird eine dielektrische Schicht 14, bevorzugt aus einem aufheiz- bzw. aufschmelzbaren Oxid, auf der Polysiliziumregion 6 und dem Gateoxid 4 abgeschieden, welche sich über die Implantationsregionen 8, 10 erstreckt, und sodann wird die dielektrische Schicht 14 in bekannter Art und Weise verdichtet. Vorzugsweise hat die dielektrische Schicht 14 eine abgeschiedene Dicke von 4000 bis 12000 · 10&supmin;¹&sup0; m (4000 bis 12000 Angström), besonders bevorzugt 7500 · 10&supmin;¹&sup0; m (7000 Angström) (wobei sich die Dicke nach einem nachfolgenden Aufschmelzen der dielektrischen Schicht verändert). Die resultierende Struktur ist in Fig. 1c dargestellt. Es wird nun Bezug auf Fig. 1d genommen, wonach sodann ein Kontaktloch 16 auf bekannte Art und Weise in der dielektrischen Oxidschicht 14 und der Gateoxidschicht 4 geätzt wird, wobei das Kontaktloch so angeordnet ist, daß es sich sowohl über einen Abschnitt der Polysiliziumregion 6 als auch über einen Abschnitt der implantierten Region 10 des Siliziumsubstrats 2 erstreckt, welche seitlich benachbart sind. Vorzugsweise ist die Kontaktlochätzung eine Trockenätzung, welche in einem fluor- und kohlenstoffhaltigen Plasma bei Drücken bis zu 533 Nm² (4 Torr) erfolgt, typischerweise im Bereich von 6,66 bis 400 Nm&supmin;² (0,05 bis 3 Torr). Bei diesem Verfahren und in jedem der Ausführungsbeispiele der Erfindung wird der Ätzvorgang des Kontaktloches gesteuert, wobei ein einzelner Ätzschritt erfolgt und Polysilizium nicht geätzt wird. Jedoch kann auch ein Verfahren mit mehreren Ätzschritten alternativ angewendet werden. Auf diese Weise erfolgt eine Ätzung bis hinunter zu dem Polysiliziumgate und hinunter zu dem Siliziumsubstrat, ohne durch die Ätzung Silizium zu entfernen. Das Siliziumsubstrat unterliegt sodann einem Aufheiz- bzw. Aufschmelzschritt, bei welchem die Struktur aufgeheizt wird, beispielsweise durch eine schnelle thermische Wärmebehandlung (Rapid Thermal Annealing), um die dielektrische Schicht 14 aufzuschmelzen und abgerundete Kanten 18 am Kontaktloch 16 zu bilden, um hierdurch eine nachfolgende Abscheidung eines hochschmelzenden Metalls darin zu erleichtern. Wie es in Fig. 1e gezeigt ist, wird sodann ein hitzebeständiges bzw. hochschmelzendes Metall, z. B. Wolfram, selektiv in das Kontaktloch 16 hinein abgeschieden, um darin einen Wofram-Verbindungskontakt 20 zu bilden, welcher die Polysiliziumregion 6 mit der implantierten Region 10 des Polysiliziumsubstrats 2 elektrisch verbindet. Die Oberfläche des Wolfram-Verbindungskontaktes 20 kann durch eine Füllmetallkontaktstelle (nicht gezeigt), z. B. aus Aluminium, abgedeckt werden, wobei die Füllmetallkontaktstelle gleichzeitig ausgebildet wird, wenn konventionelle Zwischenverbindungsschichten auf der dielektrischen Schicht gebildet werden. Alternativ kann der Kontakt 20 mit der Metallschicht verbunden werden, wodurch ein Metall zu Polysilizium zu Siliziumsubstratkontakt bereitgestellt wird.
  • Ein zweites nicht-erfindungsgemäßes Verfahren zum Herstellen eines Halbleiterbauelements ist in den Fig. 2a bis 2f dargestellt, wobei es sich hierbei um eine Modifikation des ersten Verfahrens handelt. Bei dem zweiten Verfahren ist die anfängliche Struktur dieselbe wie diejenige des ersten Bauelements, bei welcher eine Gateoxidschicht 24 auf einem Siliziumsubstrat 22 aufgewachsen ist, und sodann eine dotierte Polysiliziumregion 26 auf der Gateoxidschicht 24 aufgewachsen und strukturiert wird. Wie es in Fig. 2b dargestellt ist, ist eine Siliziumnitridschicht 28 bevorzugt mit einer Dicke von 200 bis 1000 · 10&supmin;¹&sup0; m (200 bis 1000 Angström), besonders bevorzugt ungefähr 400 · 10&supmin;¹&sup0; m (400 Angström) auf der Polysiliziumregion 26 und den freiliegenden Abschnitten der Gateoxidschicht 24 abgeschieden. Sodann wird ein Implantationsschritt durchgeführt, bei welchem niedrig dotierte Implantationsregionen 29, 30 an gegenüberliegenden Seiten der Polysiliziumregion 26 im Siliziumsubstrat 22 gebildet werden. Die niedrig dotierten Regionen 29, 30 sind von der Polysiliziumregion 26 um einen Abstand seitlich beabstandet, welcher der Dicke der Siliziumnitridschicht 28 entspricht, was eine Reduzierung von Tunnel- und Heißelektroneneffekten bewirkt. Die resultierende Struktur ist in Fig. 2b dargestellt. Es wird nun Bezug auf Fig. 2c genommen, wonach eine dielektrische Schicht, z. B. eine Oxidschicht, auf der Siliziumnitridschicht 28 ausgebildet und sodann anisotropisch zurück geätzt wird, um Seitenwandspacer 31, 32 eines Dielektrikums an gegenüberliegenden Seiten der Polysiliziumregion 26 zu bilden. Die Seitenwandspacer 31, 32 haben vorzugsweise eine Breite an deren unterem Rand von ungefähr 2000 · 10&supmin;¹&sup0; m (2000 Angström) - Nach der Bildung der Seitenwandspacer 31, 32 wird ein Dotierungsmittel in das Siliziumsubstrat 22 und in eine jeweilige niedrig dotierte Region 29, 30 implantiert, um Implantationsregionen 34, 36 an gegenüberliegenden Seiten der Polysiliziumregion 26 zu bilden. Jede implantierte Region 34, 36 hat dieselbe Polarität wie diejenige der jeweiligen benachbarten leicht dotierten Region 29, 30 und ist in demjenigen Abschnitt der jeweiligen niedrig dotierten Region 29, 30 überlagert, welcher nicht durch den jeweiligen Seitenwandspacer 31, 32 maskiert ist. Somit weist jede implantierte Region 34, 36 eine Kante auf, welche durch die Kante des jeweiligen Seitenwandspacers 31, 32 bestimmt ist, wobei die Seitenwandspacer 31, 32 als Maskierung gegenüber einer Dotierungsimplantation der darunterliegenden niedrig dotierten Siliziumregionen 29, 30 fungieren.
  • Eine dielektrische Schicht 42 wird sodann auf der Struktur von Fig. 2c abgeschieden, um die in Fig. 2d abgebildete Struktur zu bilden, und sodann wird die dielektrische Schicht 42 auf eine bekannte Art und Weise verdichtet. Danach wird, wie in Fig. 2e gezeigt, ein Kontaktloch 44 in der dielektrischen Schicht 42 geätzt, und die dielektrische Schicht wird wie im ersten Verfahren aufgeschmolzen, um abgerundet Kanten 46 des Kontaktloches 44 zu bilden. Das Kontaktloch 44 wird beispielsweise (in der mit Bezugnahme auf das erste Verfahren beschriebenen Art und Weise) durch die dielektrische Schicht und durch die Siliziumnitridschicht 28 geätzt, welche sich auf der Polysiliziumregion 26 erstreckt, und auch durch die Gateoxidschicht 24, welche auf der implantierten Region 36 und der geringdotierten Region 30 abgeschieden ist. Der Seitenwandspacer 32 kann während der Bildung des Kontaktloches 44 entfernt werden. In dem Fall, bei welchem der Oxidseitenwandspacer lediglich teilweise entfernt wird, bewirkt der Ätzprozeß eine Konditionierung der Oberfläche des Oxidseitenwandspacers durch eine Oberflächenpolymerabscheidung und/oder eine Oberflächenbeschädigung, derart, daß eine nachfolgende Wolframabscheidung in einer gleichmäßigen Schicht von dem Polysilizium, dem Seitenwandspacer und der aktiven Siliziumflächen aus erfolgt. Die resultierende Struktur ist in Fig. 2e dargestellt, an welcher zu erkennen ist, daß seitlich benachbarte Abschnitte der Polysiliziumregion 26 und der implantierten Regionen des Siliziumsubstrates durch das Kontaktloch 44 freigelegt sind. Das Kontaktloch 44 wird sodann mit einem selektiv abgeschiedenen Wolframkontakt 50 aufgefüllt, welcher die freiliegenden Abschnitte der Polysiliziumregion 26 und der implantierten Region 36 und der niedrig dotierten Region 30 abdeckt. Wie im ersten Verfahren kann die Oberseite des Wolfram-Verbindungskontaktes mit einer Füllmetallschicht 52 abgedeckt sein, welche in Fig. 2f dargestellt ist, oder mit der Metallschicht verbunden sein.
  • Bei einer alternativen Anordnung können anstelle der niedrig dotierten Regionen, welche vor den implantierten Regionen ausgebildet werden, die implantierten Regionen 34, 36 nach dem anisotropen Ätzschritts zum Bilden der Seitenwandspacer ausgebildet werden, wobei die Seitenwandspacer als Maske für die gering zu dotierenden Regionen dienen. Der Photoresist, welcher während des Implantationsschrittes verwendet wird, wird dabei belassen, und sodann wird eine Naßätzung durchgeführt, um die Seitenwandspacer 31, 32 zu entfernen. Sodann wird eine niedrig dotierte Implantation durchgeführt, um die niedrig dotierten Regionen 29, 30 zu bilden.
  • Bei dem zweiten Verfahren wird die Siliziumnitridschicht 28 an der Seite verwendet, um die niedrig dotierten Regionen 29, 30 gegenüber der Polysiliziumregion 26 zu beabstanden und auch als ein Ätzstopp während der anisotropen Ätzung zum Bilden der Spacer zu fungieren. Ferner kann die verbleibende Siliziumnitridschicht 28 auch als eine Abdichtschicht in Nähe des Wolfram-Verbindungskontaktes fungieren, um die Bildung von Wolframsilizid entlang der Gateoxid/Silizium-Grenzfläche zu verhindern, wie es in unserer EP-A-0391562 mit dem Titel "Semiconductor devices incorporating a tungsten contact and fabrication thereof" offenbart ist.
  • Ein erstes Ausführungsbeispiel der vorliegenden Erfindung ist in den Fig. 3a bis 3d dargestellt. Dieses Ausführungsbeispiel ist eine Abwandlung des zweiten Verfahrens. In dem ersten Ausführungsbeispiel ist die Abfolge der Prozeßschritte bis zu der Bildung der Seitenwandspacer und der Bildung der niedrig dotierten Regionen und der implantierten Regionen in Nähe der Spacer die gleiche wie diejenige im zweiten Verfahren. Fig. 3a zeigt die Struktur, bei welcher eine Gateoxidschicht 54 auf einem Siliziumsubstrat 52 und eine Polysiliziumregion 56 auf der Gateoxidschicht 54 abgeschieden sind. Eine Siliziumnitridschicht 58 verläuft auf der Polysiliziumschicht 56 und der Gateoxidschicht 54, und die Seitenwandspacer 60, 62 sind an gegenüberliegenden Seiten der Polysiliziumregion 56 ausgebildet. Implantierte Regionen 64, 66 und niedrig dotierte Regionen 68, 70 sind in dem Siliziumsubstrat 52 an jeweils gegenüberliegenden Seiten der Polysiliziumregion 56 ausgebildet. Gemäß Fig. 3b ist eine zweite Siliziumnitridschicht 72 auf der Polysiliziumschicht 56, den Seitenwandspacern 60, 62 und der Siliziumnitridschicht 58 abgeschieden, und sodann wird eine dielektrische Schicht 74 auf der Siliziumnitridschicht 72 abgeschieden und nachfolgend verdichtet. Wie es in Fig. 3c gezeigt ist, wird ein Kontaktloch 76 durch die dielektrische Schicht 74, die Siliziumnitridschichten 72, 58, den Seitenwandspacer 62 und die Gateoxidschicht 54 geätzt, um hierdurch einen Abschnitt der Polysiliziumregion 56 und, seitlich angrenzend dazu, der implantierten Region 66 und die niedrigdotierte Region 70 freizulegen. Der Ätzvorgang kann in der Art und Weise durchgeführt werden, wie er vorstehend mit Bezugnahme auf das erste Verfahren beschrieben ist. Das dielektrische Material 74 wird sodann aufgeheizt bzw. aufgeschmolzen, um aufgeschmolzene bzw. abgerundete Kanten 78 zu bilden, um eine selektive Wolframabscheidung in dem Kontaktloch 76 zu erleichtern. Wie es in Fig. 3d dargestellt ist, wird sodann Wolfram selektiv in das Kontaktloch 76 hinein abgeschieden, um einen Wolfram- Verbindungskontakt 80 zu bilden, welcher nachfolgend mit einer Füllmetallschicht 82 bedeckt wird oder mit der Metallschicht verbunden wird.
  • In dem ersten Ausführungsbeispiel bewirkt die zweite Siliziumnitridschicht 72 eine Verstärkung der ersten Nitridschicht 58 auf den implantierten Regionen 64, 66, um jegliche Löcher durch das Nitrid hindurch abzudecken, welche bei dem Ätzschritt zum Bilden der Seitenwandspacer in der ersten Nitridschicht ausgebildet werden können. Die zweite Siliziumnitridschicht stellt sicher, daß eine ausreichende Dicke des Siliziumnitrids nach jedem Ätzvorgang zurückbleibt, um die Grenzfläche mit dem Gateoxid abzudichten. Die Dicke der ersten Siliziumnitridschicht ist sowohl bei dem zweiten Verfahren als auch bei dem ersten Ausführungsbeispiel so gewählt, um den erforderlichen seitlichen Abstand der niedrig dotierten Region von dem Gate festzulegen. Wenn jedoch der Abstand gering ist, kann die erste Siliziumnitridschicht nicht dick genug sein, um zu verhindern, daß während dem Ätzvorgang darin Löcher gebildet werden, welche sich nach unten bis zu dem darunterliegenden Dielektrikum erstrecken. Die Verwendung einer zweiten Siliziumnitridschicht, wie in dem ersten Ausführungsbeispiel, verhindert dieses Problem. Bei dem ersten Ausführungsbeispiel fungiert die zweite Siliziumnitridschicht auch als eine Abdichtungsschicht in Nähe des Wolfram- Verbindungskontaktes in der Art und Weise, wie sie vorstehend unter Bezugnahme auf unsere frühere EP-A-0391562 erwähnt wurde.
  • Ein zweites Ausführungsbeispiel der vorliegenden Erfindung ist in den Fig. 4a bis 4d dargestellt. Dieses Ausführungsbeispiel ist eine Abwandlung des ersten Ausführungsbeispiels, wobei die Abwandlung im Weglassen der ersten Siliziumnitridschicht besteht, welche im ersten Ausführungsbeispiel auf der Polysiliziumregion und der Gateoxidschicht abgeschieden ist. In dem zweiten Ausführungsbeispiel ist die Abfolge der Prozeßschritte bis zur Bildung der Seitenwandspacer und der Bildung der niedrig dotierten Regionen und der implantierten Regionen angrenzend an die Spacer dieselbe wie im ersten Ausführungsbeispiel, mit Ausnahme des Weglassens der Abscheidung der Siliziumnitridschicht. Fig. 4a zeigt die Struktur, bei welcher eine Gateoxidschicht 94 auf einem Siliziumsubstrat 92 abgeschieden ist, und eine Polysiliziumregion 96 ist auf der Gateoxidschicht 94 abgeschieden. Es sind Seitenwandspacer 98, 100 an gegenüberliegenden Seiten der Polysiliziumregion 96 ausgebildet. Ferner sind implantierte Regionen 102, 104 und niedrig dotierte Regionen 106, 108 in dem Siliziumsubstrat 92 an jeweils gegenüberliegenden Seiten der Polysiliziumregion 96 angeordnet. Gemäß Fig. 4b ist eine Siliziumnitridschicht 110 auf der Polysiliziumregion 96, den Seitenwandspacern 98, 100 und der Gateoxidschicht 94 abgeschieden. Gemäß Fig. 4c wird sodann eine dielektrische Schicht 112 auf der Siliziumnitridschicht 110 abgeschieden und nachfolgend verdichtet. Wie in Fig. 4d dargestellt ist, wird ein Kontaktloch 114 durch die dielektrische Schicht 112, die Siliziumnitridschicht 110, den Seitenwandspacer 100 und die Gateoxidschicht 94 geätzt, um einen Abschnitt der Polysiliziumregion 96 und, seitlich daran angrenzend, der implantierten Region 104 und die niedrig dotierte Region 108 freizulegen. Der Ätzvorgang kann in derselben Art und Weise durchgeführt werden, wie er vorstehend unter Bezugnahme auf das erste Verfahren beschrieben wurde. Das dielektrische Material 112 wird sodann aufgeschmolzen, um abgerundete Kanten 116 zu bilden, um eine selektive Wolframabscheidung in dem Kontaktloch 114 zu erleichtern. Sodann wird Wolfram selektiv in das Kontaktloch 114 hinein abgeschieden, um einen Wolfram-Verbindungskontakt 118 zu bilden, welcher nachfolgend mit einer Füllmetallschicht 120 abgedeckt oder mit einer Metallschicht verbunden wird.
  • Das Verfahren und die Struktur des zweiten Ausführungsbeispiels werden angewendet, wenn es nicht notwendig ist, die niedrig dotierten Regionen seitlich von dem Polysiliziumgate zu beabstanden.
  • Das Halbleiterbauelement und das Verfahren der vorliegenden Erfindung haben eine Vielzahl von Vorteilen gegenüber dem Stand der Technik. Der Wolfram-Verbindungskontakt zum Verbinden des Polysiliziums und der diffundierten Siliziumregionen gebildet werden, ohne zusätzliche Verfahrensschritte zu verwenden, falls der Rest des Halbleiterbauelements unter Verwendung konventioneller CMOS-Prozessschritte hergestellt wird, und falls die CMOS-Struktur Wolframkontakte zum elektrischen Verbinden ausgewählter Siliziumregionen mit einer Metallzwischenverbindungsschicht aufweist, welche auf der dielektrischen Schicht liegt. Das Kontaktloch für den Wolfram-Verbindungskontakt kann gleichzeitig mit den Kontaktlöchern für die anderen Wolframkontaktstellen gebildet werden und Wolfram kann selektiv in einem einzigen Prozeßschritt abgeschieden werden. Zusätzlich kann die Füllmetallkontaktstelle auf dem Wolfram-Verbindungskontakt gleichzeitig mit der Bildung der Zwischenverbindungsmetallschicht abgeschieden werden.
  • Die Verwendung von Wolfram ermöglicht, daß die Verbindungskontakte mit der minimalen seitlichen Dimension hergestellt werden, wobei die seitliche Dimension allein durch die photolithographische Auflösung des Prozesses begrenzt ist. Dies liegt daran, daß die Wolfram-Verbindungskontakte selektiv in im wesentlichen vertikale Kontaktlöcher abgeschieden werden können.
  • Ein weiterer Vorteil der Verwendung eines hitzebeständigen bzw. hochschmelzenden Metalls, wie etwa Wolfram gegenüber Aluminium, besteht darin, daß der resultierende Verbindungskontakt reduzierte seitliche Abmessungen aufweist. Wenn Wolfram für die Bildung des Verbindungskontaktes verwendet wird, können die seitlichen Bauelementdimensionen im Vergleich zu denjenigen verkleinert werden, welche bei Aluminium benötigt werden, welches eine Überlappung des Kontaktes durch Aluminium an allen Seiten erfordert, um eine Ätzung des Kontaktes während der Strukturierung der Zwischenverbindungsstruktur zu verhindern, und/oder eine vergrößerte Kontaktfläche an der Oberseite des Kontaktes im Vergleich zu seiner Grundfläche benötigt, um den Bedeckungsgrad bei einem Metallisierungsschritt zu verbessern. Des weiteren bewirken der hohe Schmelzpunkt und der geringe Siliziumdiffusionskoeffizient von Wolfram und anderen hochschmelzenden Metallen, daß diese Metalle gegenüber Aluminium bei einem Mehrebenenmetallzwischenverbindungssystem überlegen sind.
  • Die vorliegende Erfindung ist nicht auf die Verwendung von Wolfram beschränkt, sondern kann unter Verwendung von jedem hitzebeständigen bzw. hochschmelzenden Metall ausgeführt werden, welches eine niedrige Dotierungsmitteldiffusion aufweist und welches vorzugsweise selektiv in ein Kontaktloch hinein abgeschieden werden kann. Beispiele für derartige selektiv abscheidbare hochschmelzende Metalle sind Wolfram, Kupfer, Molybdän und Tantal.

Claims (10)

1. Halbleiterbauelement mit einem Siliziumsubstrat (52), einer Oxidschicht (54) auf dem Siliziumsubstrat (52), einer dotierten Polysiliziumregion (56), welche auf der Oxidschicht (54) angeordnet ist, einer dielektrischen Schicht (74), welche über der dotierten Polysiliziumregion (56) und dem Siliziumsubstrat (52) abgeschieden ist, einem Kontaktloch (76), welches in der dielektrischen Schicht (74) gebildet ist und sich über jeweilige seitlich benachbarte Abschnitte der dotierten Polysiliziumregion (56) und des Siliziumsubstrats (52) erstreckt, und einem Kontakt (86), welcher selektiv in dem Kontaktloch (76) abgeschieden ist und die Abschnitte miteinander elektrisch verbindet, gekennzeichnet durch einen Seitenwandspacer (60), welcher anliegend an einer Seite der dotierten Polysiliziumregion (56) gegenüberliegend zu dem Kontakt (80) angeordnet ist, wobei der Seitenwandspacer (60) und der Kontakt (80) jeweils auf einer jeweilig niedrig dotierten Implantationsregion (68, 70) in dem Siliziumsubstrat (52) angeordnet sind, wobei jede niedrig dotierte Region (68, 70) an eine jeweilige Implantationsregion (64, 66) angrenzt, und durch eine Siliziumnitridabdichtungsschicht (72), welche den Seitenwandspacer (60) und einen Teil der dotierten Polysiliziumregion (56) bedeckt, welcher den Kontakt (80) nicht kontaktiert.
2. Halbleiterbauelement nach Anspruch 1, ferner mit einer Metalldeckschicht (82), welche die obere Fläche des Kontaktes (80) und angrenzende Abschnitte der oberen Fläche der dielektrischen Schicht (74) bedeckt.
3. Halbleiterbauelement nach Anspruch 1 oder Anspruch 2, ferner mit einer Siliziumnitridschicht (58), auf welcher der Seitenwandspacer (60) abgeschieden ist, welche denjenigen Teil der dotierten Polysiliziumregion (56) bedeckt, welcher nicht durch den Kontakt (80) bedeckt ist, und welche Abschnitte der Oxidschicht (54) bedeckt, welche nicht durch die Polysiliziumregion (56) bedeckt sind, und welche durch die Abdeckungsschicht (72) bedeckt ist.
4. Halbleiterbauelement nach einem der vorstehenden Ansprüche, bei welchem die dotierte Polysiliziumregion (56) und der Abschnitt des Siliziumsubstrats (52) mit Dotierungsmittel entgegengesetzter Polarität dotiert sind.
5. Halbleiterbauelement nach einem vorstehenden Ansprüche, bei welchem der Kontakt (80) aus Wolfram gebildet ist.
6. Verfahren zum Herstellen eines Halbleiterbauelements mit einem hochschmelzenden Metallkontakt, wobei das Verfahren die Schritte umfaßt:
(a) Bereitstellen eines Halbleitersubstrats (52) mit einer darauf liegenden Oxidschicht (54) und einer dotierten Polysiliziumregion (56), welche auf der Oxidschicht (54) abgeschieden ist;
(b) Abscheiden einer dielektrischen Schicht (74) auf der dotierten Polysiliziumregion (56) und über dem Siliziumsubstrat (52);
(c) Bilden eines Kontaktloches (76) in der dielektrischen Schicht (74), welches einen Abschnitt der dotierten Polysiliziumregion (56) und einen seitlich benachbarten Abschnitt des Siliziumsubstrats (56) freilegt; und
(d) selektives Abscheiden eines Kontaktes (80) in dem Kontaktloch (76), wodurch die dotierte Polysiliziumregion (56) und das Siliziumsubstrat (52) miteinander elektrisch verbunden werden;
gekennzeichnet durch die weiteren Schritte zwischen den Schritten (a) und (b): (a') Bilden von Seitenwandspacern (60, 62) an gegenüberliegenden Seiten angrenzend zur dotierten Polysiliziumregion (56); Implantieren eines Dotierungsmittels in Regionen (64, 66) des Siliziumsubstrats (52), welche durch die dotierte Polysiliziumregion (56) und die Seitenwandspacer (60, 62) nicht maskiert sind; vor oder nach dem Schritt (a') Implantieren eines Dotierungsmittels in das Siliziumsubstrat (52), wodurch niedrig dotierte Regionen (68, 70) im Siliziumsubstrat (52) gebildet werden; und (a") Bilden einer Siliziumnitridabdichtungsschicht (72) über den Seitenwandspacern (60, 62) und der dotierten Polysiliziumregion (56), und wobei im Schritt (c) ein Seitenwandspacer (62) während der Bildung des Kontaktloches (76) entfernt wird.
7. Verfahren nach Anspruch 6, welches ferner den Schritt umfaßt: nach Schritt (d) Abscheiden einer Metalldeckschicht (82) auf dem Kontakt (80), welche die obere Fläche des Kontaktes (80) und angrenzende Abschnitte der oberen Fläche der dielektrischen Schicht (74) bedeckt.
8. Verfahren nach Anspruch 6 oder 7, welches ferner den Schritt aufweist: vor Schritt (a') Abscheiden einer Siliziumnitridschicht (58) auf der dotierten Polysiliziumregion (56) und Abschnitten der Oxidschicht (54), welche nicht durch die Polysiliziumregion (56) bedeckt sind, wobei im Schritt (a") die Abdichtungsschicht (72) die Siliziumnitridschicht (58) über der dotierten Polysiliziumregion (56) und über dem Siliziumsubstrat (52) bedeckt.
9. Verfahren nach einem der Ansprüche 6 bis 8, bei welchem die dotierte Polysiliziumregion (56) und der Abschnitt des Siliziumsubstrats (52) mit Dotierungsmittel entgegengesetzter Polarität dotiert werden.
10. Verfahren nach einem der Ansprüche 6 bis 9, bei welchem das Kontaktloch (76) in einem einzelnen Ätzschritt gebildet wird, bei welchem Silizium nicht geätzt wird.
DE69332136T 1992-09-11 1993-09-07 Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung Expired - Fee Related DE69332136T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB929219268A GB9219268D0 (en) 1992-09-11 1992-09-11 Semiconductor device incorporating a contact and manufacture thereof

Publications (2)

Publication Number Publication Date
DE69332136D1 DE69332136D1 (de) 2002-08-29
DE69332136T2 true DE69332136T2 (de) 2003-02-06

Family

ID=10721775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69332136T Expired - Fee Related DE69332136T2 (de) 1992-09-11 1993-09-07 Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (3) US5541434A (de)
EP (1) EP0587399B1 (de)
JP (1) JP3318074B2 (de)
DE (1) DE69332136T2 (de)
GB (1) GB9219268D0 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
US5965924A (en) * 1995-11-22 1999-10-12 Cypress Semiconductor Corp. Metal plug local interconnect
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5904528A (en) * 1997-01-17 1999-05-18 Advanced Micro Devices, Inc. Method of forming asymmetrically doped source/drain regions
US5849622A (en) * 1997-03-07 1998-12-15 Advanced Micro Devices, Inc. Method of forming a source implant at a contact masking step of a process flow
US5763312A (en) * 1997-05-05 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
JP3239940B2 (ja) 1997-09-10 2001-12-17 日本電気株式会社 半導体装置及びその製造方法
JP3064999B2 (ja) 1997-11-13 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
US5895269A (en) * 1997-12-18 1999-04-20 Advanced Micro Devices, Inc. Methods for preventing deleterious punch-through during local interconnect formation
US6223331B1 (en) * 1998-07-30 2001-04-24 Micron Technology, Inc. Semiconductor circuit design method for employing spacing constraints and circuits thereof
US6242302B1 (en) 1998-09-03 2001-06-05 Micron Technology, Inc. Semiconductor processing methods of forming contact openings, methods of forming electrical connections and interconnections, and integrated circuitry
US6090673A (en) * 1998-10-20 2000-07-18 International Business Machines Corporation Device contact structure and method for fabricating same
JP2000150667A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 半導体集積回路装置
US7482278B1 (en) * 1999-02-11 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Key-hole free process for high aspect ratio gap filling with reentrant spacer
US6180508B1 (en) * 1999-09-02 2001-01-30 Micron Technology, Inc. Methods of fabricating buried digit lines and semiconductor devices including same
US6472232B1 (en) * 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
KR20020011473A (ko) * 2000-08-02 2002-02-09 박종섭 반도체 소자의 콘택 형성방법
JP4618914B2 (ja) * 2001-03-13 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4570811B2 (ja) * 2001-04-27 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
US6579812B2 (en) * 2001-05-22 2003-06-17 Macronix International Co Ltd. Method for removing residual polymer after the dry etching process and reducing oxide loss
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6727534B1 (en) * 2001-12-20 2004-04-27 Advanced Micro Devices, Inc. Electrically programmed MOS transistor source/drain series resistance
US6776622B2 (en) * 2002-07-26 2004-08-17 Winbond Electronics Corporation Conductive contact structure and process for producing the same
JP2004165317A (ja) * 2002-11-12 2004-06-10 Renesas Technology Corp 半導体装置およびその製造方法
KR100510586B1 (ko) * 2003-02-04 2005-08-30 동부아남반도체 주식회사 Ｐｉｐ 커패시터 및 모스 트랜지스터를 갖는 반도체소자의 제조 방법
US6881614B2 (en) * 2003-06-20 2005-04-19 Taiwan Semiconductor Manufacturing Company Shared contact for high-density memory cell design
US20080151364A1 (en) * 2004-01-14 2008-06-26 Carl Zeiss Smt Ag Catadioptric projection objective
US7294581B2 (en) * 2005-10-17 2007-11-13 Applied Materials, Inc. Method for fabricating silicon nitride spacer structures
JP4437298B2 (ja) * 2005-10-26 2010-03-24 エルピーダメモリ株式会社 半導体装置の製造方法
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
US7416995B2 (en) * 2005-11-12 2008-08-26 Applied Materials, Inc. Method for fabricating controlled stress silicon nitride films
CN101621030B (zh) * 2008-07-02 2011-01-12 中芯国际集成电路制造(上海)有限公司 具有多晶硅接触的自对准mos结构
EP3582257B1 (de) * 2018-06-15 2023-11-01 Melexis Technologies NV Halbleiterbauelement zur verwendung in aggressiven medien
US20220415895A1 (en) * 2021-06-23 2022-12-29 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor structure and method for forming the same
US11903181B2 (en) 2021-06-23 2024-02-13 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor structure and method for forming the same
CN118524704A (zh) * 2021-06-23 2024-08-20 福建省晋华集成电路有限公司 半导体结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042953A (en) * 1973-08-01 1977-08-16 Micro Power Systems, Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
JPS5717129A (en) * 1980-07-04 1982-01-28 Hitachi Ltd Manufacture of semiconductor device
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
DE3218309A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
NL8600770A (nl) * 1986-03-26 1987-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS62291943A (ja) * 1986-06-12 1987-12-18 Matsushita Electronics Corp 半導体装置の製造方法
JPS6362380A (ja) * 1986-09-03 1988-03-18 Mitsubishi Electric Corp 半導体装置
US4706485A (en) * 1986-12-15 1987-11-17 Morgan Construction Company Carrier module
ATE80750T1 (de) * 1986-12-17 1992-10-15 Advanced Micro Devices Inc Aneinandergefuegte kontaktstruktur mit vermindertem flaechenbedarf.
US4912540A (en) * 1986-12-17 1990-03-27 Advanced Micro Devices, Inc. Reduced area butting contact structure
JPS63278256A (ja) * 1987-05-09 1988-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0308964B1 (de) * 1987-09-24 1994-05-04 Fujitsu Limited Identifizierungssystem mit Funkfrequenzen
JPH01185936A (ja) * 1988-01-21 1989-07-25 Fujitsu Ltd 半導体装置
JPH0228939A (ja) * 1988-07-19 1990-01-31 Matsushita Electron Corp Ｍｏｓ型トランジスタ
US5106780A (en) * 1988-08-05 1992-04-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JPH0744275B2 (ja) * 1988-10-06 1995-05-15 日本電気株式会社 高耐圧ｍｏｓ型半導体装置の製造方法
JPH02156542A (ja) * 1988-12-08 1990-06-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH02202054A (ja) * 1989-01-31 1990-08-10 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH03120828A (ja) * 1989-10-04 1991-05-23 Nec Corp 半導体装置及びその製造方法
JPH03278576A (ja) * 1990-03-28 1991-12-10 Nippon Precision Circuits Kk Ｍｏｓ型トランジスタの製造方法
US5210429A (en) * 1990-06-29 1993-05-11 Sharp Kabushiki Kaisha Static RAM cell with conductive straps formed integrally with thin film transistor gates
JPH0496336A (ja) * 1990-08-11 1992-03-27 Nec Corp Ｍｏｓ型半導体装置
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JP3123092B2 (ja) * 1991-03-06 2001-01-09 日本電気株式会社 半導体装置の製造方法
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof

Also Published As

Publication number Publication date
GB9219268D0 (en) 1992-10-28
US5838049A (en) 1998-11-17
US5602055A (en) 1997-02-11
EP0587399A3 (de) 1994-11-30
DE69332136D1 (de) 2002-08-29
US5541434A (en) 1996-07-30
JP3318074B2 (ja) 2002-08-26
EP0587399A2 (de) 1994-03-16
JPH06204246A (ja) 1994-07-22
EP0587399B1 (de) 2002-07-24

Similar Documents

Publication Publication Date Title
DE69332136T2 (de) Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE69128135T2 (de) Verfahren zur Herstellung einer mikroelektronischen Einrichtung mit einem ersten und einem zweiten Element
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE69023541T2 (de) Kontaktstruktur für integrierte Halbleiterschaltung.
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE69526486T2 (de) Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE3834241A1 (de) Halbleitereinrichtung
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE10208577A1 (de) Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung
DE3881074T2 (de) Nichtfluechtige, durch ultraviolette strahlung loeschbare halbleiterspeicheranordnung und verfahren zu ihrer herstellung.
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE3587364T2 (de) Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.
DE69029046T2 (de) Kontakte für Halbleiter-Vorrichtungen
DE4113962A1 (de) Halbleitereinrichtung und herstellungsverfahren fuer diese
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee