JPH08236624A - 集積回路におけるランディングパッドの構成体の製造方法 - Google Patents
集積回路におけるランディングパッドの構成体の製造方法Info
- Publication number
- JPH08236624A JPH08236624A JP7330348A JP33034895A JPH08236624A JP H08236624 A JPH08236624 A JP H08236624A JP 7330348 A JP7330348 A JP 7330348A JP 33034895 A JP33034895 A JP 33034895A JP H08236624 A JPH08236624 A JP H08236624A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- landing pad
- opening
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 51
- 230000004888 barrier function Effects 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 239000003870 refractory metal Substances 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 32
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000013461 design Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000012421 spiking Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 208000003028 Stuttering Diseases 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000024121 nodulation Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 改良したランディングパッドを有する半導体
集積回路及びその製造方法を提供する。 【解決手段】 第一誘電体層４０を貫通して第一開口を
形成し拡散領域３４の一部を露出させる。第一ポリシリ
コンランディングパッド５６を第一誘電体層４０の上及
び開口内に形成する。誘電体ポケット４８を活性領域の
上方で第一ポリシリコンランディングパッド５６の上に
形成する。第二導電性ランディングパッド５７を第一ポ
リシリコンランディングパッド５６及び誘電体ポケット
４８の上に形成する。第二開口６４が貫通された第二誘
電体層６０をランディングパッド上に形成しランディン
グパッドの一部を露出させる。アルミニウム等の導電性
コンタクト６６を第二コンタクト開口内に形成する。
集積回路及びその製造方法を提供する。 【解決手段】 第一誘電体層４０を貫通して第一開口を
形成し拡散領域３４の一部を露出させる。第一ポリシリ
コンランディングパッド５６を第一誘電体層４０の上及
び開口内に形成する。誘電体ポケット４８を活性領域の
上方で第一ポリシリコンランディングパッド５６の上に
形成する。第二導電性ランディングパッド５７を第一ポ
リシリコンランディングパッド５６及び誘電体ポケット
４８の上に形成する。第二開口６４が貫通された第二誘
電体層６０をランディングパッド上に形成しランディン
グパッドの一部を露出させる。アルミニウム等の導電性
コンタクト６６を第二コンタクト開口内に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、半導体集積
回路の製造技術及びその結果得られる構成体に関するも
のであって、更に詳細には、金属コンタクト下側のラン
ディングパッド構成体を製造する改良した方法及びその
結果得られる構成体に関するものである。
回路の製造技術及びその結果得られる構成体に関するも
のであって、更に詳細には、金属コンタクト下側のラン
ディングパッド構成体を製造する改良した方法及びその
結果得られる構成体に関するものである。
【０００２】
【従来の技術】壊滅的な障害に対する保護を与え且つデ
バイス（装置）の電気的パラメータを保証するために、
製造プロセスにおける変動を許容する設計基準が集積回
路設計において必要とされている。電気的パラメータは
特徴部の物理的寸法に関係している。デバイスの電気的
一体性を維持するために、デバイス間においてある特徴
寸法及び最小スペース又は設計公差が維持されねばなら
ない。例えば、マスクの不整合又はホトレジスト露光に
おける変動の結果として形状や寸法が変化する場合があ
る。従って、使用される物質の種々のタイプやチップ上
のデバイスの特定の位置に対して設計基準が確立されて
おり、例えば、金属、拡散及びポリシリコン物質に対し
て及び例えばゲートに対しての金属コンタクトのスペー
ス等のコンタクト開口に対して幅及びスペース基準が存
在している。例えば、拡散領域に対する金属コンタクト
を形成する場合に不整合が発生すると、コンタクトとポ
リシリコンゲート等の周りのデバイスとの間の必要とさ
れるスペース（空間）内に侵入する場合がある。従っ
て、最小の必要とされるスペースが減少すると設計公差
を充足するものではなくなり且つデバイスの電気的特性
を保証するものではなくなる。
バイス（装置）の電気的パラメータを保証するために、
製造プロセスにおける変動を許容する設計基準が集積回
路設計において必要とされている。電気的パラメータは
特徴部の物理的寸法に関係している。デバイスの電気的
一体性を維持するために、デバイス間においてある特徴
寸法及び最小スペース又は設計公差が維持されねばなら
ない。例えば、マスクの不整合又はホトレジスト露光に
おける変動の結果として形状や寸法が変化する場合があ
る。従って、使用される物質の種々のタイプやチップ上
のデバイスの特定の位置に対して設計基準が確立されて
おり、例えば、金属、拡散及びポリシリコン物質に対し
て及び例えばゲートに対しての金属コンタクトのスペー
ス等のコンタクト開口に対して幅及びスペース基準が存
在している。例えば、拡散領域に対する金属コンタクト
を形成する場合に不整合が発生すると、コンタクトとポ
リシリコンゲート等の周りのデバイスとの間の必要とさ
れるスペース（空間）内に侵入する場合がある。従っ
て、最小の必要とされるスペースが減少すると設計公差
を充足するものではなくなり且つデバイスの電気的特性
を保証するものではなくなる。
【０００３】例えば金属コンタクトとゲートとの間にお
いて不整合又はその他のスペース問題が発生する場合に
金属コンタクトによって発生される問題を回避するため
に、金属コンタクトと下側に存在する拡散領域との間に
ランディングパッドを形成することが可能である。この
ランディングパッドは、ポリシリコン層から形成するこ
とが可能であり、そのポリシリコン層の上にシリサイド
層を形成してシート抵抗を減少させることが可能であ
る。ポリシリコンに対する設計基準のために、ランディ
ングパッドはセルの寸法を減少させることを可能とし且
つより大きな不整合問題を許容する。然しながら、ラン
ディングパッドは後に形成される層に対してトポグラフ
ィ即ち地形的な問題を発生する。実際のレイアウトに依
存して、ランディングパッド上に形成したコンタクト開
口は、ランディングパッドなしで形成した開口よりもよ
り大きなアスペクト比を有する場合がある。尚、アスペ
クト比とは、コンタクト開口の高さをその開口の幅で割
算したものである。アスペクト比が大きくなればなるほ
ど、コンタクト開口を充填することが一層困難となる。
いて不整合又はその他のスペース問題が発生する場合に
金属コンタクトによって発生される問題を回避するため
に、金属コンタクトと下側に存在する拡散領域との間に
ランディングパッドを形成することが可能である。この
ランディングパッドは、ポリシリコン層から形成するこ
とが可能であり、そのポリシリコン層の上にシリサイド
層を形成してシート抵抗を減少させることが可能であ
る。ポリシリコンに対する設計基準のために、ランディ
ングパッドはセルの寸法を減少させることを可能とし且
つより大きな不整合問題を許容する。然しながら、ラン
ディングパッドは後に形成される層に対してトポグラフ
ィ即ち地形的な問題を発生する。実際のレイアウトに依
存して、ランディングパッド上に形成したコンタクト開
口は、ランディングパッドなしで形成した開口よりもよ
り大きなアスペクト比を有する場合がある。尚、アスペ
クト比とは、コンタクト開口の高さをその開口の幅で割
算したものである。アスペクト比が大きくなればなるほ
ど、コンタクト開口を充填することが一層困難となる。
【０００４】集積回路を製造する分野、特にますます小
型の集積回路特徴寸法へ向かってのたゆまぬ傾向におい
ての別の問題は、メタリゼーション層間の信頼性の高い
導電性電気的コンタクト及びメタリゼーション層と半導
体要素との間の信頼性の高い導電性電気的コンタクト、
特にアルミニウムと単結晶シリコン内の拡散接合部との
間のコンタクトを形成することである。この増加された
困難性は、互いに接触している場合、及び集積回路を製
造するのに必要な高温に露呈させる場合に、アルミニウ
ムとシリコンとが相互に拡散する傾向によるものであ
る。当該技術において公知の如く、従来の集積回路処理
ステップは、アルミニウム内のシリコンの溶解度を満足
させんとして基板からのシリコンを純粋なアルミニウム
内にむしろ迅速に拡散させる場合がある。そして、基板
から出るシリコンは新たに形成されたアルミニウムとシ
リコンとの合金によって置換される。このアルミニウム
とシリコンとの合金の基板内への拡散はシリコン内の浅
いＰＮ接合を短絡させるような深さにまで拡散する場合
がある。この現象は接合スパイキングとして知られてい
る。接合スパイキングを防止しながら集積回路メタリゼ
ーションを形成する場合にシリコンをドープしたアルミ
ニウムを使用することは、シリコン団塊を形成してコン
タクト接合を脆弱化させるものとして知られており、こ
のようなシリコン団塊は実効的にコンタクト面積を減少
させ、従ってコンタクトの導電度を著しく減少させる。
型の集積回路特徴寸法へ向かってのたゆまぬ傾向におい
ての別の問題は、メタリゼーション層間の信頼性の高い
導電性電気的コンタクト及びメタリゼーション層と半導
体要素との間の信頼性の高い導電性電気的コンタクト、
特にアルミニウムと単結晶シリコン内の拡散接合部との
間のコンタクトを形成することである。この増加された
困難性は、互いに接触している場合、及び集積回路を製
造するのに必要な高温に露呈させる場合に、アルミニウ
ムとシリコンとが相互に拡散する傾向によるものであ
る。当該技術において公知の如く、従来の集積回路処理
ステップは、アルミニウム内のシリコンの溶解度を満足
させんとして基板からのシリコンを純粋なアルミニウム
内にむしろ迅速に拡散させる場合がある。そして、基板
から出るシリコンは新たに形成されたアルミニウムとシ
リコンとの合金によって置換される。このアルミニウム
とシリコンとの合金の基板内への拡散はシリコン内の浅
いＰＮ接合を短絡させるような深さにまで拡散する場合
がある。この現象は接合スパイキングとして知られてい
る。接合スパイキングを防止しながら集積回路メタリゼ
ーションを形成する場合にシリコンをドープしたアルミ
ニウムを使用することは、シリコン団塊を形成してコン
タクト接合を脆弱化させるものとして知られており、こ
のようなシリコン団塊は実効的にコンタクト面積を減少
させ、従ってコンタクトの導電度を著しく減少させる。
【０００５】従って、集積回路製造分野における最近の
技術的進歩は、アルミニウムとシリコンとの界面におい
ていわゆる「バリア」層を導入することによって行なわ
れている。従来、このバリア層は、例えばチタン・タン
グステン（ＴｉＷ）等の耐火性金属物質又は例えば窒化
チタン（ＴｉＮ）等の耐火性金属窒化物である。このバ
リア層は、シリコンと上側に存在するアルミニウム層と
の間に配設されるようにコンタクト位置に形成される。
ある場合には、このバリア層は耐火性金属を付着形成
し、次いでアニールを行なってバリア層を形成すると共
に金属がシリコンと接触している箇所において金属シリ
サイドを形成することによって形成され、当該技術にお
いて公知の如く、この金属シリサイドはコンタクトの導
電度を改善する。いずれの場合においても、このバリア
層はアルミニウム原子及びシリコン原子の相互拡散を禁
止し、従って上述した接合スパイキング及びシリコン団
塊形成の問題を取除いている。
技術的進歩は、アルミニウムとシリコンとの界面におい
ていわゆる「バリア」層を導入することによって行なわ
れている。従来、このバリア層は、例えばチタン・タン
グステン（ＴｉＷ）等の耐火性金属物質又は例えば窒化
チタン（ＴｉＮ）等の耐火性金属窒化物である。このバ
リア層は、シリコンと上側に存在するアルミニウム層と
の間に配設されるようにコンタクト位置に形成される。
ある場合には、このバリア層は耐火性金属を付着形成
し、次いでアニールを行なってバリア層を形成すると共
に金属がシリコンと接触している箇所において金属シリ
サイドを形成することによって形成され、当該技術にお
いて公知の如く、この金属シリサイドはコンタクトの導
電度を改善する。いずれの場合においても、このバリア
層はアルミニウム原子及びシリコン原子の相互拡散を禁
止し、従って上述した接合スパイキング及びシリコン団
塊形成の問題を取除いている。
【０００６】バリア層はシリコンと直接接触しているア
ルミニウムに関連する問題を除去するものであるが、例
えばランディングパッドを有するコンタクト等のアスペ
クト比の大きなコンタクト開口内に一様にバリアを形成
することは困難である。ＣＶＤ及びコリメート型スパッ
タリング等の今日の付着技術をもってしても、開口内の
全ての側部、特に開口の角部を一様にコーティングする
ことが困難なことが多い。バリア層が十分に厚くない
と、不適切なカバレッジによってピンホールが形成され
る場合があり、上述した接合スパイキング問題が発生す
る。
ルミニウムに関連する問題を除去するものであるが、例
えばランディングパッドを有するコンタクト等のアスペ
クト比の大きなコンタクト開口内に一様にバリアを形成
することは困難である。ＣＶＤ及びコリメート型スパッ
タリング等の今日の付着技術をもってしても、開口内の
全ての側部、特に開口の角部を一様にコーティングする
ことが困難なことが多い。バリア層が十分に厚くない
と、不適切なカバレッジによってピンホールが形成され
る場合があり、上述した接合スパイキング問題が発生す
る。
【０００７】
【発明が解決しようとする課題】本発明の目的とすると
ころは、金属コンタクト開口のアスペクト比を減少させ
るような態様でランディングパッドを有する集積回路を
製造する方法を提供することである。
ころは、金属コンタクト開口のアスペクト比を減少させ
るような態様でランディングパッドを有する集積回路を
製造する方法を提供することである。
【０００８】本発明の別の目的とするところは、後に形
成されるバリア層及び金属コンタクトのステップカバレ
ッジ即ち段差被覆を改善する爾後の処理ステップに対し
より平坦性を与える方法を提供することである。
成されるバリア層及び金属コンタクトのステップカバレ
ッジ即ち段差被覆を改善する爾後の処理ステップに対し
より平坦性を与える方法を提供することである。
【０００９】本発明の更に別の目的とするところは、ラ
ンディングパッド上側のコンタクト開口の不整合を許容
する方法を提供することである。
ンディングパッド上側のコンタクト開口の不整合を許容
する方法を提供することである。
【００１０】本発明の更に別の目的とするところは、ス
タンダードのプロセスを使用することの可能なこのよう
な方法を提供することである。
タンダードのプロセスを使用することの可能なこのよう
な方法を提供することである。
【００１１】
【課題を解決するための手段】本発明は、半導体装置構
成体を製造する方法及びそれによって製造された半導体
装置構成体に組込むことが可能なものである。本発明に
よれば、基板上に活性又は拡散領域を形成する。貫通す
る第一開口を形成した第一誘電体層を活性領域の上側に
形成する。第一ポリシリコンランディングパッドを第一
誘電体層の上及び第一開口内に形成する。誘電体ポケッ
トをポリシリコンランディングパッド及び誘電体ポケッ
トの上側に形成する。誘電体ポケットはランディングパ
ッドの導電性部分の平坦化を向上させる。導電性ランデ
ィングパッドは、好適には、ランディングパッドの抵抗
を減少させるために耐火性金属シリサイドを有してい
る。ランディングパッドの一部を露出させるために開口
が貫通された第二誘電体層をランディングパッドの上に
形成する。ランディングパッドを介して活性領域の第二
開口内に金属コンタクトを形成することが可能である。
この第二開口は、好適には、第一開口よりもアスペクト
比が小さく、バリア層の良好なるステップカバレッジ及
び開口内の金属コンタクトを容易なものとさせる。
成体を製造する方法及びそれによって製造された半導体
装置構成体に組込むことが可能なものである。本発明に
よれば、基板上に活性又は拡散領域を形成する。貫通す
る第一開口を形成した第一誘電体層を活性領域の上側に
形成する。第一ポリシリコンランディングパッドを第一
誘電体層の上及び第一開口内に形成する。誘電体ポケッ
トをポリシリコンランディングパッド及び誘電体ポケッ
トの上側に形成する。誘電体ポケットはランディングパ
ッドの導電性部分の平坦化を向上させる。導電性ランデ
ィングパッドは、好適には、ランディングパッドの抵抗
を減少させるために耐火性金属シリサイドを有してい
る。ランディングパッドの一部を露出させるために開口
が貫通された第二誘電体層をランディングパッドの上に
形成する。ランディングパッドを介して活性領域の第二
開口内に金属コンタクトを形成することが可能である。
この第二開口は、好適には、第一開口よりもアスペクト
比が小さく、バリア層の良好なるステップカバレッジ及
び開口内の金属コンタクトを容易なものとさせる。
【００１２】
【発明の実施の形態】図１乃至５を参照して、本発明に
基づくランディングパッドを具備する集積回路の製造方
法について詳細に説明する。図１乃至５の断面図は集積
回路を製造する全体的な処理の流れの一部としてのこの
方法を示している。当業者にとって明らかな如く、本明
細書において説明する部分的な処理の流れは多くのタイ
プの集積回路の製造において適用可能なものであって、
その場合の完全な処理の流れは当該技術において慣用さ
れている多くのその他の処理ステップを包含するもので
ある。
基づくランディングパッドを具備する集積回路の製造方
法について詳細に説明する。図１乃至５の断面図は集積
回路を製造する全体的な処理の流れの一部としてのこの
方法を示している。当業者にとって明らかな如く、本明
細書において説明する部分的な処理の流れは多くのタイ
プの集積回路の製造において適用可能なものであって、
その場合の完全な処理の流れは当該技術において慣用さ
れている多くのその他の処理ステップを包含するもので
ある。
【００１３】図１は途中まで製造された集積回路の一部
を概略断面図で示している。本明細書において説明する
実施例によれば、本発明は、例えばアルミニウム等のメ
タリゼーション層と例えば単結晶シリコン内のドープし
た半導体領域等の活性領域との間にランディングパッド
を形成する場合に向けられたものである。何故ならば、
このようなコンタクトは、通常、ランディングパッドに
よって対処されるスペースに対する不整合及び設計基準
及びバリア層によって対処されるスパイキング及び団塊
問題に対して最も影響を受易いものだからである。勿
論、本発明は例えば、メタリゼーションとポリシリコン
との間のコンタクト等のその他のコンタクトを形成する
場合にも適用可能である。
を概略断面図で示している。本明細書において説明する
実施例によれば、本発明は、例えばアルミニウム等のメ
タリゼーション層と例えば単結晶シリコン内のドープし
た半導体領域等の活性領域との間にランディングパッド
を形成する場合に向けられたものである。何故ならば、
このようなコンタクトは、通常、ランディングパッドに
よって対処されるスペースに対する不整合及び設計基準
及びバリア層によって対処されるスパイキング及び団塊
問題に対して最も影響を受易いものだからである。勿
論、本発明は例えば、メタリゼーションとポリシリコン
との間のコンタクト等のその他のコンタクトを形成する
場合にも適用可能である。
【００１４】図１の構成はシリコン基板１０を有してい
る。基板の表面上及び表面内において及びデバイスを分
離させるために形成することの可能なフィールド酸化膜
領域の上側に種々のアクティブデバイス即ち活性装置を
形成することが可能である。特定の適用例においては、
基板トランジスタ１２及び２０が、ゲート酸化膜層１４
及び２２、該ゲート酸化膜層の上側に存在しており且つ
典型的に第一ポリシリコン層から形成されるゲート電極
１６及び２４を有するものとして図示されている。当該
技術において公知の如く、典型的に、ゲート電極１６，
２４は側壁スペーサ２８、軽度にドープしたドレイン領
域３０及びトランジスタ１２に対して示したソース及び
ドレイン又は拡散領域３２，３４及びトランジスタ２０
に対して示した拡散領域３４，３８を有している。拡散
即ち活性領域３４は当該技術において公知の如くデバイ
ス間に共用コンタクト３５を形成することが可能であ
る。好適実施例においては、拡散領域３４は１個のトラ
ンジスタのソース及び隣接するトランジスタのドレイン
を形成する。
る。基板の表面上及び表面内において及びデバイスを分
離させるために形成することの可能なフィールド酸化膜
領域の上側に種々のアクティブデバイス即ち活性装置を
形成することが可能である。特定の適用例においては、
基板トランジスタ１２及び２０が、ゲート酸化膜層１４
及び２２、該ゲート酸化膜層の上側に存在しており且つ
典型的に第一ポリシリコン層から形成されるゲート電極
１６及び２４を有するものとして図示されている。当該
技術において公知の如く、典型的に、ゲート電極１６，
２４は側壁スペーサ２８、軽度にドープしたドレイン領
域３０及びトランジスタ１２に対して示したソース及び
ドレイン又は拡散領域３２，３４及びトランジスタ２０
に対して示した拡散領域３４，３８を有している。拡散
即ち活性領域３４は当該技術において公知の如くデバイ
ス間に共用コンタクト３５を形成することが可能であ
る。好適実施例においては、拡散領域３４は１個のトラ
ンジスタのソース及び隣接するトランジスタのドレイン
を形成する。
【００１５】拡散即ち活性領域３４は基板１０の導電型
と反対の導電型で形成されている。例えば、基板１０は
軽度にドープしたＰ型シリコンであり、且つ拡散領域３
４は高度にドープしたＮ型シリコンとすることが可能で
ある。勿論、上述した如く、その他の構成（同一又は反
対の導電型の選択）を代替的に使用することが可能であ
り、例えば、基板１０はＣＭＯＳプロセスにおけるウエ
ル又はタブ領域とすることが可能であり、その中に拡散
即ち活性領域３４を形成することが可能である。図１の
実施例においては、拡散領域３４は基板トランジスタ１
２，２０によって取り囲まれている。この実施例におい
ては、拡散領域３４はサブミクロンの特徴寸法を有する
最近の集積回路におけるように、非常に幅狭であり、例
えば０．１５ミクロンの程度である。そうであるから、
拡散領域３４はドーパントをイオン注入し、次いで高温
アニールを行なって接合を形成することによって形成す
ることが可能である。一方、層形成の前にイオン注入を
行ない、所望によりプロセスの後においてドライブイン
アニールを行なうことが可能である。
と反対の導電型で形成されている。例えば、基板１０は
軽度にドープしたＰ型シリコンであり、且つ拡散領域３
４は高度にドープしたＮ型シリコンとすることが可能で
ある。勿論、上述した如く、その他の構成（同一又は反
対の導電型の選択）を代替的に使用することが可能であ
り、例えば、基板１０はＣＭＯＳプロセスにおけるウエ
ル又はタブ領域とすることが可能であり、その中に拡散
即ち活性領域３４を形成することが可能である。図１の
実施例においては、拡散領域３４は基板トランジスタ１
２，２０によって取り囲まれている。この実施例におい
ては、拡散領域３４はサブミクロンの特徴寸法を有する
最近の集積回路におけるように、非常に幅狭であり、例
えば０．１５ミクロンの程度である。そうであるから、
拡散領域３４はドーパントをイオン注入し、次いで高温
アニールを行なって接合を形成することによって形成す
ることが可能である。一方、層形成の前にイオン注入を
行ない、所望によりプロセスの後においてドライブイン
アニールを行なうことが可能である。
【００１６】好適実施例においては、トランジスタ１
２，２０は、夫々、キャッピング層１８，２６を有する
ことが可能である。このキャッピング層は、ポリシリコ
ンゲート電極１６，２４の上又はポリサイドの上に形成
することが可能である。このキャッピング層は、好適に
は、１９９４年１０月３１日付で出願した米国特許出願
第０８／３３１６９１号（代理人ドケット番号９４−Ｃ
−８６／８８）であって本願出願人に譲渡されている出
願により完全に説明されているように、ゲート電極を封
止するために形成した酸化物又は窒化物である。このキ
ャッピング層は、好適には、ポリシリコンをパターン形
成し且つエッチングしてゲート電極を形成する前に、ポ
リシリコンの上に約５００乃至２０００Åの間の深さに
形成する。次いで、このキャッピング層を該ポリシリコ
ンでパターン形成し且つエッチングしてゲート電極を形
成する残存するポリシリコンのみをキャップ即ち冠着す
る。次いで、キャッピング層を形成した後に側壁スペー
サを形成してゲート電極を更に封止状態とし且つ設計基
準に対する公差を増加させ且つゲート電極とトランジス
タゲートに隣接して後に形成した導電性領域との間に充
分な距離を与えることが可能である。
２，２０は、夫々、キャッピング層１８，２６を有する
ことが可能である。このキャッピング層は、ポリシリコ
ンゲート電極１６，２４の上又はポリサイドの上に形成
することが可能である。このキャッピング層は、好適に
は、１９９４年１０月３１日付で出願した米国特許出願
第０８／３３１６９１号（代理人ドケット番号９４−Ｃ
−８６／８８）であって本願出願人に譲渡されている出
願により完全に説明されているように、ゲート電極を封
止するために形成した酸化物又は窒化物である。このキ
ャッピング層は、好適には、ポリシリコンをパターン形
成し且つエッチングしてゲート電極を形成する前に、ポ
リシリコンの上に約５００乃至２０００Åの間の深さに
形成する。次いで、このキャッピング層を該ポリシリコ
ンでパターン形成し且つエッチングしてゲート電極を形
成する残存するポリシリコンのみをキャップ即ち冠着す
る。次いで、キャッピング層を形成した後に側壁スペー
サを形成してゲート電極を更に封止状態とし且つ設計基
準に対する公差を増加させ且つゲート電極とトランジス
タゲートに隣接して後に形成した導電性領域との間に充
分な距離を与えることが可能である。
【００１７】付着形成した酸化物か又は別の適宜の誘電
体層とすることの可能な誘電体層４０を拡散領域３４及
び例えばトランジスタ１２，２０等のその他の既に形成
したデバイスの上に形成する。コンタクトが所望される
箇所を除いて上側に存在する導電性構成体を拡散領域３
４及びその他のデバイスから電気的に分離する目的のた
めに形成された誘電体層４０は約５００乃至２０００Å
の間の厚さを有することが可能である。
体層とすることの可能な誘電体層４０を拡散領域３４及
び例えばトランジスタ１２，２０等のその他の既に形成
したデバイスの上に形成する。コンタクトが所望される
箇所を除いて上側に存在する導電性構成体を拡散領域３
４及びその他のデバイスから電気的に分離する目的のた
めに形成された誘電体層４０は約５００乃至２０００Å
の間の厚さを有することが可能である。
【００１８】図２Ａに示した如く、例えば、反応性イオ
ンエッチング又は別のタイプの異方性エッチングによっ
て誘電体層４０を貫通してコンタクト開口４２を形成す
る。以下の説明から明らかなように、本発明のこの実施
例は、拡散領域３４と接触しており且つ後に形成する上
側に存在するメタリゼーション層の下側において上側に
存在するランディングパッドを形成するものである。誘
電体層４０を貫通して主に開口４２のみをエッチングす
るために誘電体層４０をマスクする。マスクすることな
しに誘電体層４０をエッチングすると、誘電体層４０の
上表面が基本的に開口と同じ割合で垂直方向にエッチン
グされる。この場合には、図２Ｂに示した如く、側壁ス
ペーサ２８の側部に沿って第二側壁酸化物スペーサ３９
が形成される。これらの第二側壁スペーサ３９は活性即
ち拡散領域３４に対して自己整合したコンタクトを形成
させ且つポリシリコンゲート１６，２４の端部とコンタ
クト開口４２の端部との間の距離を増加させる。然しな
がら、ポリシリコンゲート１６，２４の頂部から上側に
存在する導電層への距離はキャッピング層１８，２６の
厚さに依存する。
ンエッチング又は別のタイプの異方性エッチングによっ
て誘電体層４０を貫通してコンタクト開口４２を形成す
る。以下の説明から明らかなように、本発明のこの実施
例は、拡散領域３４と接触しており且つ後に形成する上
側に存在するメタリゼーション層の下側において上側に
存在するランディングパッドを形成するものである。誘
電体層４０を貫通して主に開口４２のみをエッチングす
るために誘電体層４０をマスクする。マスクすることな
しに誘電体層４０をエッチングすると、誘電体層４０の
上表面が基本的に開口と同じ割合で垂直方向にエッチン
グされる。この場合には、図２Ｂに示した如く、側壁ス
ペーサ２８の側部に沿って第二側壁酸化物スペーサ３９
が形成される。これらの第二側壁スペーサ３９は活性即
ち拡散領域３４に対して自己整合したコンタクトを形成
させ且つポリシリコンゲート１６，２４の端部とコンタ
クト開口４２の端部との間の距離を増加させる。然しな
がら、ポリシリコンゲート１６，２４の頂部から上側に
存在する導電層への距離はキャッピング層１８，２６の
厚さに依存する。
【００１９】図２Ａを参照して説明すると、側壁スペー
サ上方の開口等の拡散領域３４上方のコンタクト開口４
２の不整合はゲート電極１２，２０の端部とコンタクト
開口４２の側部との間のコンタクト空間を減少させる場
合がある。コンタクト開口の不整合、例えばいずれかの
トランジスタ１２，２０の側壁スペーサ２８又は３９の
上方に開口が位置する場合には、これらの活性区域の間
の距離が減少して、ゲートに対する金属コンタクトのス
ペースに対する設計基準が充足されず且つデバイスの歩
留まりが減少する場合がある。更に、コンタクト開口４
２の不整合は開口のアスペクト比を増加させ、金属コン
タクトに対するステップカバレッジ（段差被覆）問題を
増加させる。開口４２の不整合が側壁スペーサを除去す
ることを防止するために、これらの側壁スペーサ２８は
窒化物から形成することが可能である。好適実施例にお
いては、コンタクト開口４２内に物質を形成し、その場
合にコンタクトスペース（空間）即ちコンタクト４２の
側部からゲート１２，２０の端部への空間に対する設計
基準が充足され、一方表面トポグラフィの平坦化を向上
させてバリア層及び金属コンタクトを一様に形成するこ
とを可能とさせる。図２Ａ乃至４を参照して、図２Ａか
ら本発明を更に説明する。然しながら、当業者にとって
明らかなように、本発明は図２Ｂに示したような第二側
壁スペーサを使用して実施することも可能である。図２
Ａを参照して説明すると、ポリシリコン層４４を誘電体
層４０の上及び拡散領域３４と接触しているコンタクト
開口４２の中に形成する。ポリシリコン層４４は、好適
には、約１０００乃至２０００Åの厚さであり且つ例え
ばイオン注入又はその他の適宜の方法によって拡散領域
３４と同様のドーパントでドープしたインシチュー即ち
現場でのドープしたポリシリコンとして付着形成させ
る。本実施例においては、拡散領域３４がＮ+ である場
合には、ポリシリコン層４４は、この層のコンタクト抵
抗を減少させ且つ拡散領域３４へ適切なる電気的経路を
与えるために充分なるドーピングレベルで付着形成させ
たＮ+ インシチュードープしたポリシリコンとすること
が可能である。本実施例においては、ドーピングレベル
は形成された場合に約１０20イオン数／ｃｍ3 である。
平坦化を向上させるが活性領域３４に対して適切な電気
的接続を与える比較的薄いポリシリコン層４４を与える
ために、このコンフォーマル即ち適合的なポリシリコン
はコンタクト開口４２を充填するものではない。好適に
はスピン・オン・ガラス又はその他の適切な平坦化用物
質でポリシリコン層４４の上に誘電体層４６を形成す
る。
サ上方の開口等の拡散領域３４上方のコンタクト開口４
２の不整合はゲート電極１２，２０の端部とコンタクト
開口４２の側部との間のコンタクト空間を減少させる場
合がある。コンタクト開口の不整合、例えばいずれかの
トランジスタ１２，２０の側壁スペーサ２８又は３９の
上方に開口が位置する場合には、これらの活性区域の間
の距離が減少して、ゲートに対する金属コンタクトのス
ペースに対する設計基準が充足されず且つデバイスの歩
留まりが減少する場合がある。更に、コンタクト開口４
２の不整合は開口のアスペクト比を増加させ、金属コン
タクトに対するステップカバレッジ（段差被覆）問題を
増加させる。開口４２の不整合が側壁スペーサを除去す
ることを防止するために、これらの側壁スペーサ２８は
窒化物から形成することが可能である。好適実施例にお
いては、コンタクト開口４２内に物質を形成し、その場
合にコンタクトスペース（空間）即ちコンタクト４２の
側部からゲート１２，２０の端部への空間に対する設計
基準が充足され、一方表面トポグラフィの平坦化を向上
させてバリア層及び金属コンタクトを一様に形成するこ
とを可能とさせる。図２Ａ乃至４を参照して、図２Ａか
ら本発明を更に説明する。然しながら、当業者にとって
明らかなように、本発明は図２Ｂに示したような第二側
壁スペーサを使用して実施することも可能である。図２
Ａを参照して説明すると、ポリシリコン層４４を誘電体
層４０の上及び拡散領域３４と接触しているコンタクト
開口４２の中に形成する。ポリシリコン層４４は、好適
には、約１０００乃至２０００Åの厚さであり且つ例え
ばイオン注入又はその他の適宜の方法によって拡散領域
３４と同様のドーパントでドープしたインシチュー即ち
現場でのドープしたポリシリコンとして付着形成させ
る。本実施例においては、拡散領域３４がＮ+ である場
合には、ポリシリコン層４４は、この層のコンタクト抵
抗を減少させ且つ拡散領域３４へ適切なる電気的経路を
与えるために充分なるドーピングレベルで付着形成させ
たＮ+ インシチュードープしたポリシリコンとすること
が可能である。本実施例においては、ドーピングレベル
は形成された場合に約１０20イオン数／ｃｍ3 である。
平坦化を向上させるが活性領域３４に対して適切な電気
的接続を与える比較的薄いポリシリコン層４４を与える
ために、このコンフォーマル即ち適合的なポリシリコン
はコンタクト開口４２を充填するものではない。好適に
はスピン・オン・ガラス又はその他の適切な平坦化用物
質でポリシリコン層４４の上に誘電体層４６を形成す
る。
【００２０】図３を参照して説明すると、誘電体層４６
をエッチバックして開口４２内部以外のポリシリコン層
の上部部分を露出させる。このエッチバックはポリシリ
コンの上表面より低い区域にある誘電体物質４８からな
るポケットを形成する。該誘電体層はこの製造段階にお
いてのウエハの平坦性を向上させ且つポケット内に形成
することは容易である。
をエッチバックして開口４２内部以外のポリシリコン層
の上部部分を露出させる。このエッチバックはポリシリ
コンの上表面より低い区域にある誘電体物質４８からな
るポケットを形成する。該誘電体層はこの製造段階にお
いてのウエハの平坦性を向上させ且つポケット内に形成
することは容易である。
【００２１】導電層５２を誘電体ポケット４８の上に約
５００乃至２０００Åの好適な厚さに形成する。誘電体
ポケットは開口４２内の活性区域に対するコンタクトの
抵抗を増加させるので、導電層４８は、好適には、耐火
性金属シリサイドであって、それは、例えば、タンタル
ジシリサイド（ＴａＳｉ2 ）又は導電層５２がポリシリ
コン層４４の上側を交差する箇所においてポリシリコン
層４４の抵抗を減少させることに貢献するその他の適宜
の耐火性金属又は耐火性金属シリサイドである。一方、
導電層５２は、コンタクト抵抗を減少させ且つポリシリ
コン層４４を介して活性領域３４への適切なる電気的経
路を与えるために充分なるドーピングレベルを有するド
ープしたポリシリコン層とすることが可能である。層５
２がドープしたポリシリコン層である場合には、それは
インシチュー即ち現場でドーピングさせたものか又はそ
れをポリシリコン層４４の上に形成した後に例えばイオ
ン注入等の適宜の方法によってドーピングさせたものと
することが可能である。
５００乃至２０００Åの好適な厚さに形成する。誘電体
ポケットは開口４２内の活性区域に対するコンタクトの
抵抗を増加させるので、導電層４８は、好適には、耐火
性金属シリサイドであって、それは、例えば、タンタル
ジシリサイド（ＴａＳｉ2 ）又は導電層５２がポリシリ
コン層４４の上側を交差する箇所においてポリシリコン
層４４の抵抗を減少させることに貢献するその他の適宜
の耐火性金属又は耐火性金属シリサイドである。一方、
導電層５２は、コンタクト抵抗を減少させ且つポリシリ
コン層４４を介して活性領域３４への適切なる電気的経
路を与えるために充分なるドーピングレベルを有するド
ープしたポリシリコン層とすることが可能である。層５
２がドープしたポリシリコン層である場合には、それは
インシチュー即ち現場でドーピングさせたものか又はそ
れをポリシリコン層４４の上に形成した後に例えばイオ
ン注入等の適宜の方法によってドーピングさせたものと
することが可能である。
【００２２】図４を参照して説明すると、ポリシリコン
層４４及び導電層５２をパターン形成し且つエッチング
して導電性ランディングパッド５４を形成する。本実施
例においては、導電性ランディングパッド５４はポリシ
リコン層５６の上に導電層５７を形成した二重膜であ
る。導電層５７は開口内の誘電体ポケット４８に基づく
下側のポリシリコンランディングパッドの上方及びポリ
シリコン層５６の上方において実質的に平坦状である。
ランディングパッド５４は、開口に隣接する誘電体層４
０の一部の上方で且つ拡散領域３４に到達するまで開口
内に延在している。ランディングパッド５４は必要とさ
れるより小さいな幾何学的形状や活性領域３４上方のコ
ンタクト開口の不整合等のファクタによって発生される
ゲート１２，２０のトランジスタゲート端部と開口４２
内のコンタクト端部との間のスペース等のスペースに対
しランディングパッド５４は適切なる設計基準を与え
る。
層４４及び導電層５２をパターン形成し且つエッチング
して導電性ランディングパッド５４を形成する。本実施
例においては、導電性ランディングパッド５４はポリシ
リコン層５６の上に導電層５７を形成した二重膜であ
る。導電層５７は開口内の誘電体ポケット４８に基づく
下側のポリシリコンランディングパッドの上方及びポリ
シリコン層５６の上方において実質的に平坦状である。
ランディングパッド５４は、開口に隣接する誘電体層４
０の一部の上方で且つ拡散領域３４に到達するまで開口
内に延在している。ランディングパッド５４は必要とさ
れるより小さいな幾何学的形状や活性領域３４上方のコ
ンタクト開口の不整合等のファクタによって発生される
ゲート１２，２０のトランジスタゲート端部と開口４２
内のコンタクト端部との間のスペース等のスペースに対
しランディングパッド５４は適切なる設計基準を与え
る。
【００２３】第二誘電体層５８をランディングパッド５
４及び第一誘電体層４０の上に形成する。第二誘電体層
５８は、例えば、例えばこの処理段階においてウエハの
表面の平坦化を向上させるために例えばスピン・オン・
ガラス又は硼素燐シリケートガラス（ＢＰＳＧ）等のガ
ラス層又は多層膜とすることが可能である。多層膜の一
例としては、ＢＰＳＧ層６２の下側に形成したドープし
ていない酸化膜６０とすることが可能である。このドー
プしていない酸化膜は爾後の処理ステップ期間中にチッ
プの区域を保護することに貢献し、特に、ＢＰＳＧ層が
第一誘電体層４０によって被覆されない場合のある活性
区域上に直接形成することを防止することに貢献する。
誘電体層５８は下側に存在するトポグラフィに依存した
厚さを有しており、約３０００乃至１２０００Åの間の
厚さを有することが可能である。誘電体層５８を貫通し
て開口６４を形成し、ランディングパッド５４の一部を
露出させる。第二誘電体層５８としてＢＰＳＧを使用す
る場合には、それは、典型的にリフローさせて開口５４
における角部を丸める。
４及び第一誘電体層４０の上に形成する。第二誘電体層
５８は、例えば、例えばこの処理段階においてウエハの
表面の平坦化を向上させるために例えばスピン・オン・
ガラス又は硼素燐シリケートガラス（ＢＰＳＧ）等のガ
ラス層又は多層膜とすることが可能である。多層膜の一
例としては、ＢＰＳＧ層６２の下側に形成したドープし
ていない酸化膜６０とすることが可能である。このドー
プしていない酸化膜は爾後の処理ステップ期間中にチッ
プの区域を保護することに貢献し、特に、ＢＰＳＧ層が
第一誘電体層４０によって被覆されない場合のある活性
区域上に直接形成することを防止することに貢献する。
誘電体層５８は下側に存在するトポグラフィに依存した
厚さを有しており、約３０００乃至１２０００Åの間の
厚さを有することが可能である。誘電体層５８を貫通し
て開口６４を形成し、ランディングパッド５４の一部を
露出させる。第二誘電体層５８としてＢＰＳＧを使用す
る場合には、それは、典型的にリフローさせて開口５４
における角部を丸める。
【００２４】導電層を誘電体層５８上及び開口６４内に
形成し、パターン形成すると共にエッチングして導電性
コンタクト６６を形成する。コンタクト６６は当該技術
分野において公知の如くアルミニウム合金又はアルミニ
ウム合金の下側に存在する複合バリア層とすることが可
能である。金属コンタクト下側に形成したバリア層は、
ストレスによって誘起される移動及びエレクトロマイグ
レーションと呼ばれる公知の消耗欠陥メカニズムを減少
するために必要な場合がある。耐火性金属又は耐火性金
属窒化物からなる薄いバリア層６６′を、スタッパタリ
ング又はその他の適宜の方法によって開口６４内及び第
二誘電体層５８の上に約４００乃至１０００Åの厚さに
付着形成することが可能である。当該技術において公知
の如く、バリア層６６′は、好適には、窒化チタン又は
その他の適宜の耐火性金属窒化物から形成するか、又は
チタン、チタン・タングステン又はその他の適宜の耐火
性金属から形成することが可能である。バリア層は、一
方、耐火性金属の上に耐火性金属窒化物を形成して形成
することが可能であり、例えば、窒化チタンをチタン層
の上に形成することが可能である。バリア層６６′の物
質及び厚さは、上側に存在する導電層と下側に存在する
ランディングパッド５４との間での原子の拡散を防止す
るために処理条件を最適化すべく選択される。
形成し、パターン形成すると共にエッチングして導電性
コンタクト６６を形成する。コンタクト６６は当該技術
分野において公知の如くアルミニウム合金又はアルミニ
ウム合金の下側に存在する複合バリア層とすることが可
能である。金属コンタクト下側に形成したバリア層は、
ストレスによって誘起される移動及びエレクトロマイグ
レーションと呼ばれる公知の消耗欠陥メカニズムを減少
するために必要な場合がある。耐火性金属又は耐火性金
属窒化物からなる薄いバリア層６６′を、スタッパタリ
ング又はその他の適宜の方法によって開口６４内及び第
二誘電体層５８の上に約４００乃至１０００Åの厚さに
付着形成することが可能である。当該技術において公知
の如く、バリア層６６′は、好適には、窒化チタン又は
その他の適宜の耐火性金属窒化物から形成するか、又は
チタン、チタン・タングステン又はその他の適宜の耐火
性金属から形成することが可能である。バリア層は、一
方、耐火性金属の上に耐火性金属窒化物を形成して形成
することが可能であり、例えば、窒化チタンをチタン層
の上に形成することが可能である。バリア層６６′の物
質及び厚さは、上側に存在する導電層と下側に存在する
ランディングパッド５４との間での原子の拡散を防止す
るために処理条件を最適化すべく選択される。
【００２５】コンタクト６６は、拡散領域３４に対して
電気的接続を形成し、本実施例においては、ポリシリコ
ン層５６と導電層５７とを有するランディングパッド５
４を介して行なわれている。ランディングパッド５４上
でのコンタクト開口６４の幅及び位置の不整合があって
も拡散領域３４に対して従来のコンタクト開口４２ほど
臨界的なものではない。コンタクト６６と活性領域３４
との間にランディングパッド５４が形成されているの
で、コンタクトとゲートとのスペースに対する設計基準
は維持される。従って、アルミニウム等のコンタクト金
属又はコンタクト金属の下側にバリア層を有するその他
の適宜のコンタクト金属の付着を容易とさせるためにラ
ンディングパッド５４の上により幅広の及び／又はより
幅狭のコンタクト開口６４を形成することが可能であ
る。バリア層はコンタクト開口の側部及び底部に沿っ
て、より詳細には角部においてより一様に形成すること
が可能である。更に、ランディングパッド５４上でのコ
ンタクト開口６４の何等かの不整合は設計基準を侵すこ
となしに許容することが可能である。このような金属コ
ンタクトに対するコンタクト開口６４の不整合は本実施
例においてはトランジスタ１２と２０との間の拡散領域
３４において許容することはできないものである。ドー
プしたポリシリコン層の一部の上側に存在する好適には
耐火性金属シリサイドから形成した複合ポリシリコン／
導電層ランディングパッドは金属コンタクトにおけるア
スペクト比を減少させることによってバリア及び金属コ
ンタクトのステップカバレッジ（段差被覆）を改善し且
つ平坦性を向上させるという利点を有している。ポリシ
リコン層上の開口内の誘電体がランディングパッドの上
部導電層の平坦性を実質的に増加させるので平坦性は更
に向上される。最近の製造技術により容易に適合させる
ためにポリシリコン及び導電層は種々の態様で形成する
ことが可能である。更に、基板トランジスタが活性区域
コンタクトに対してポリシリコン用のコンタクト開口を
自己整合させ、その際に必要とされる設計基準を侵すこ
となしに全体的なセル区域を減少させるために窒化物ス
ペーサを使用することが可能である。
電気的接続を形成し、本実施例においては、ポリシリコ
ン層５６と導電層５７とを有するランディングパッド５
４を介して行なわれている。ランディングパッド５４上
でのコンタクト開口６４の幅及び位置の不整合があって
も拡散領域３４に対して従来のコンタクト開口４２ほど
臨界的なものではない。コンタクト６６と活性領域３４
との間にランディングパッド５４が形成されているの
で、コンタクトとゲートとのスペースに対する設計基準
は維持される。従って、アルミニウム等のコンタクト金
属又はコンタクト金属の下側にバリア層を有するその他
の適宜のコンタクト金属の付着を容易とさせるためにラ
ンディングパッド５４の上により幅広の及び／又はより
幅狭のコンタクト開口６４を形成することが可能であ
る。バリア層はコンタクト開口の側部及び底部に沿っ
て、より詳細には角部においてより一様に形成すること
が可能である。更に、ランディングパッド５４上でのコ
ンタクト開口６４の何等かの不整合は設計基準を侵すこ
となしに許容することが可能である。このような金属コ
ンタクトに対するコンタクト開口６４の不整合は本実施
例においてはトランジスタ１２と２０との間の拡散領域
３４において許容することはできないものである。ドー
プしたポリシリコン層の一部の上側に存在する好適には
耐火性金属シリサイドから形成した複合ポリシリコン／
導電層ランディングパッドは金属コンタクトにおけるア
スペクト比を減少させることによってバリア及び金属コ
ンタクトのステップカバレッジ（段差被覆）を改善し且
つ平坦性を向上させるという利点を有している。ポリシ
リコン層上の開口内の誘電体がランディングパッドの上
部導電層の平坦性を実質的に増加させるので平坦性は更
に向上される。最近の製造技術により容易に適合させる
ためにポリシリコン及び導電層は種々の態様で形成する
ことが可能である。更に、基板トランジスタが活性区域
コンタクトに対してポリシリコン用のコンタクト開口を
自己整合させ、その際に必要とされる設計基準を侵すこ
となしに全体的なセル区域を減少させるために窒化物ス
ペーサを使用することが可能である。
【００２６】図５を参照して、自己整合型コンタクトを
形成する別の実施例について説明する。図２Ｂを参照し
て上述した如く、エッチングを行なって開口４２を形成
する場合に層４０がマスクされていない場合には、側壁
スペーサ２８の側部に沿って側壁酸化物スペーサ３９を
形成する。側壁スペーサ３９及びキャッピング層１８，
２６の上にポリシリコン層５６を形成する場合には、開
口４２のアスペクト比はより小さく且つ開口４２内にポ
リシリコンを形成することをより容易なものとさせる。
キャッピング層１８，２６がランディングパッド５４の
ポリシリコン層５６の直下にある場合であっても、ポリ
シリコンランディングパッドに対する設計基準は維持さ
れるべきである。キャッピング層１８，２６に関する付
加的な高さがないので、この方法は後に形成される層に
対して付加的な平坦性を提供する。然しながら、ポリシ
リコン層が直接基板に接触することがないように基板区
域上にいくらかの酸化物を残存させることが重要な場合
がある。この状態が発生する場合には、ポリシリコンに
沿ってシリコン基板をエッチングする不所望の結果が発
生する場合がある。
形成する別の実施例について説明する。図２Ｂを参照し
て上述した如く、エッチングを行なって開口４２を形成
する場合に層４０がマスクされていない場合には、側壁
スペーサ２８の側部に沿って側壁酸化物スペーサ３９を
形成する。側壁スペーサ３９及びキャッピング層１８，
２６の上にポリシリコン層５６を形成する場合には、開
口４２のアスペクト比はより小さく且つ開口４２内にポ
リシリコンを形成することをより容易なものとさせる。
キャッピング層１８，２６がランディングパッド５４の
ポリシリコン層５６の直下にある場合であっても、ポリ
シリコンランディングパッドに対する設計基準は維持さ
れるべきである。キャッピング層１８，２６に関する付
加的な高さがないので、この方法は後に形成される層に
対して付加的な平坦性を提供する。然しながら、ポリシ
リコン層が直接基板に接触することがないように基板区
域上にいくらかの酸化物を残存させることが重要な場合
がある。この状態が発生する場合には、ポリシリコンに
沿ってシリコン基板をエッチングする不所望の結果が発
生する場合がある。
【００２７】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図２Ａ】 本発明の一実施例に基づいて半導体集積回
路を製造する一段階における状態を示した概略断面図。
路を製造する一段階における状態を示した概略断面図。
【図２Ｂ】 本発明の別の実施例に基づいて半導体集積
回路を製造する一段階における状態を示した概略断面
図。
回路を製造する一段階における状態を示した概略断面
図。
【図３】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図４】 本発明の一実施例に基づいて半導体集積回路
を製造する一段階における状態を示した概略断面図。
を製造する一段階における状態を示した概略断面図。
【図５】 本発明の別の実施例に基づいて半導体集積回
路を製造する一段階における状態を示した概略断面図。
路を製造する一段階における状態を示した概略断面図。
１０ シリコン基板 １２，２０ 基板トランジスタ １４，２２ ゲート酸化膜層 １６，２４ ゲート電極 ２８ 側壁スペーサ ３０ 軽度にドープしたドレイン領域 ３２，３４，３８ 拡散領域 ３５ 共用コンタクト ４０ 誘電体層 ４２ コンタクト開口 ４４ ポリシリコン層 ４８ 誘電体ポケット ５２ 導電層 ５４ ランディングパッド ５６ ポリシリコン層 ５７ 導電層 ５８ 第二誘電体層 ６０ ドープしていない酸化物 ６２ ＢＰＳＧ層 ６４ 開口 ６６ コンタクト ６６′ バリア層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125 (72)発明者 ロイ エヌ． ニューエン アメリカ合衆国， テキサス 75007， カーロルトン， ブライトン ドライブ 1724
Claims (38)
- 【請求項１】 半導体集積回路の一部の製造方法におい
て、 基板上に活性領域を形成し、 前記活性領域の一部を露出する第一開口が貫通して設け
られた第一誘電体層を形成し、 前記第一開口内及び前記第一開口に隣接する前記第一誘
電体層の一部の上に第一導電体層を形成し、 前記活性領域の上側に存在する前記第一導電層の一部の
上に誘電体ポケットを形成し、 前記第一導電層及び前記誘電体ポケットの上に第二導電
層を形成する、上記各ステップを有することを特徴とす
る方法。 - 【請求項２】 請求項１において、前記誘電体層が前記
第一開口に隣接したドープしていない酸化物領域を有す
ることを特徴とする方法。 - 【請求項３】 請求項２において、前記ドープしていな
い酸化物が前記活性領域に隣接した装置構成体の上側に
存在する酸化物を有することを特徴とする方法。 - 【請求項４】 請求項２において、前記ドープしていな
い酸化物が前記活性領域に隣接したトランジスタの上側
に存在するキャッピング層及び前記第一開口に隣接した
前記トランジスタの側部に沿っての複数個の側壁スペー
サを有することを特徴とする方法。 - 【請求項５】 請求項１において、前記活性領域が前記
基板の上部部分における共用コンタクトであることを特
徴とする方法。 - 【請求項６】 請求項１において、前記第一導電層がド
ープしたポリシリコンを有することを特徴とする方法。 - 【請求項７】 請求項６において、前記第一導電層が約
１０００乃至２０００Åの間の厚さを有することを特徴
とする方法。 - 【請求項８】 請求項１において、前記第二導電層が耐
火性金属シリサイドを有することを特徴とする方法。 - 【請求項９】 請求項８において、前記耐火性金属シリ
サイドがタンタルシリサイドを有することを特徴とする
方法。 - 【請求項１０】 請求項１において、前記第二導電層が
ドープしたポリシリコンを有することを特徴とする方
法。 - 【請求項１１】 請求項１において、前記第二導電層が
約５００乃至２０００Åの間の厚さを有することを特徴
とする方法。 - 【請求項１２】 請求項１において、前記誘電体ポケッ
トがシリコン・オン・ガラスを有することを特徴とする
方法。 - 【請求項１３】 請求項１において、更に、前記第二導
電層及び前記第一誘電体層の一部の上に第二誘電体層を
形成するステップを有することを特徴とする方法。 - 【請求項１４】 請求項１３において、前記第二誘電体
層がＢＰＳＧを有することを特徴とする方法。 - 【請求項１５】 請求項１３において、前記第二誘電体
層がＢＰＳＧ層の下側に存在するドープしていない酸化
物層を有することを特徴とする方法。 - 【請求項１６】 請求項１１において、前記第二誘電体
層が約３０００乃至１２０００Åの間の厚さを有するこ
とを特徴とする方法。 - 【請求項１７】 請求項１３において、更に、前記第二
導電層の露出部分の上に導電性コンタクトを形成するス
テップを有することを特徴とする方法。 - 【請求項１８】 請求項１７において、前記導電性コン
タクトがアルミニウム合金を有することを特徴とする方
法。 - 【請求項１９】 請求項１７において、前記導電性コン
タクトがアルミニウム合金／バリア二重膜を有すること
を特徴とする方法。 - 【請求項２０】 半導体集積回路の一部の製造方法にお
いて、 基板の一部の上に複数個のデバイスを形成し、 少なくとも２つのデバイスの間において基板上に活性領
域を形成し、 前記デバイス及び前記活性領域の上に第一誘電体層を形
成し、 前記第一誘電体層をエッチングして前記活性領域の一部
を露出させる第一開口を形成し、 前記開口内の前記活性領域の露出部分の上及び前記第一
誘電体層の上にドープしたポリシリコン層を形成し、 前記ドープした第一ポリシリコン層の上にスピン・オン
・ガラス層を形成し、 前記スピン・オン・ガラスをエッチバックして前記ドー
プしたポリシリコン層の上部部分を露出させ、 前記ドープしたポリシリコン層及び残存するスピン・オ
ン・ガラス層の上に導電層を形成し、 前記導電層及びドープしたポリシリコン層をパターン形
成すると共にエッチングしてランディングパッドを形成
し、その場合に前記ランディングパッドのポリシリコン
層部分が前記開口内及び前記誘電体層の一部の上に残存
しかつ前記ランディングパッドの導電層部分が前記ポリ
シリコン層の一部及び前記スピン・オン・ガラスの上に
残存する、上記各ステップを有することを特徴とする方
法。 - 【請求項２１】 請求項２０において、更に、 前記ランディングパッド及び前記第一誘電体層の上に第
二誘電体層を形成し、 前記第二誘電体層をパターン形成すると共にエッチング
して前記ランディングパッドの一部を露出させる第二開
口を形成する、上記各ステップを有することを特徴とす
る方法。 - 【請求項２２】 請求項２０において、更に、 前記ランディングパッド及び第一誘電体層の上に第二誘
電体層を形成し、 前記第二誘電体層をパターン形成すると共にエッチング
して前記ランディングパッドの一部を露出させる第二開
口を形成する、上記各ステップを有することを特徴とす
る方法。 - 【請求項２３】 請求項２２において、更に、前記ラン
ディングパッドの上側の前記第二開口内に金属コンタク
トを形成するステップを有することを特徴とする方法。 - 【請求項２４】 請求項２１において、前記デバイスが
トランジスタを有しており、各トランジスタは、ゲート
酸化膜と、ゲート電極と、側壁スペーサとを具備してい
ることを特徴とする方法。 - 【請求項２５】 請求項２４において、前記トランジス
タは、更に、前記ゲート電極の上側にキャッピング層を
有することを特徴とする方法。 - 【請求項２６】 請求項２５において、前記キャッピン
グ層が酸化物を有することを特徴とする方法。 - 【請求項２７】 請求項２４において、前記トランジス
タのスペーサが酸化物を有することを特徴とする方法。 - 【請求項２８】 請求項２４において、前記トランジス
タのスペーサが窒化物を有することを特徴とする方法。 - 【請求項２９】 請求項２０において、前記第一誘電体
層が前記第一開口に隣接したドープしていない酸化物領
域を有することを特徴とする方法。 - 【請求項３０】 請求項２９において、前記ドープして
いない酸化物が前記活性領域に隣接するデバイス構成体
の上側に存在する酸化物層を有することを特徴とする方
法。 - 【請求項３１】 請求項３０において、前記第一誘電体
層が約５００乃至２０００Åの間の厚さを有することを
特徴とする方法。 - 【請求項３２】 請求項２９おいて、前記ドープしてい
ない酸化物が前記活性領域に隣接したトランジスタの上
側に存在するキャッピング層及び前記第一開口に隣接し
たトランジスタの側部に沿った複数個の側壁スペーサを
有することを特徴とする方法。 - 【請求項３３】 請求項２０において、前記第二誘電体
層がＢＰＳＧ層を有することを特徴とする方法。 - 【請求項３４】 請求項２０において、前記第二誘電体
層がＢＰＳＧ層の下側に存在するドープしていない酸化
物を有することを特徴とする方法。 - 【請求項３５】 請求項２１において、前記第二開口の
アスペクト比が前記第一開口のアスペクト比より小さい
ことを特徴とする方法。 - 【請求項３６】 本体の表面に形成した半導体集積回路
の一部の構成体において、 基板の上側の複数個のデバイス、 前記基板上で少なくとも２つのデバイスの間に設けられ
た活性領域、 前記デバイス及び前記活性領域の一部の上に設けられた
第一誘電体層、 前記活性領域の露出部分及び前記第一誘電体層の一部の
上に設けられたポリシリコンランディングパッド、 前記ポリシリコンランディングパッドの上表面が露出さ
れており前記ポリシリコンランディングパッドの一部の
上に設けられた誘電体ポケット、 前記ポリシリコンランディングパッドの露出部分及び前
記誘電体ポケットの上に設けられた導電性ランディング
パッド、を有することを特徴とする構成体。 - 【請求項３７】 請求項３６において、更に、前記導電
性ランディングパッドの一部の上に設けられた第二誘電
体層を有することを特徴とする構成体。 - 【請求項３８】 請求項３７において、更に、前記導電
性ランディングパッドの露出部分の上に設けられた導電
性コンタクトを有することを特徴とする構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/361,760 US5702979A (en) | 1994-05-31 | 1994-12-22 | Method of forming a landing pad structure in an integrated circuit |
| US361760 | 1994-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236624A true JPH08236624A (ja) | 1996-09-13 |
Family
ID=23423349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7330348A Pending JPH08236624A (ja) | 1994-12-22 | 1995-12-19 | 集積回路におけるランディングパッドの構成体の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US5702979A (ja) |
| EP (1) | EP0718879B1 (ja) |
| JP (1) | JPH08236624A (ja) |
| DE (1) | DE69526486T2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US6075266A (en) * | 1997-01-09 | 2000-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device having MIS transistors and capacitor |
| US5854127A (en) * | 1997-03-13 | 1998-12-29 | Micron Technology, Inc. | Method of forming a contact landing pad |
| US6083803A (en) | 1998-02-27 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing methods of forming a conductive projection and methods of increasing alignment tolerances |
| US6369423B2 (en) * | 1998-03-03 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device with a thin gate stack having a plurality of insulating layers |
| US6121094A (en) * | 1998-07-21 | 2000-09-19 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with a multi-level gate structure |
| US6140688A (en) * | 1998-09-21 | 2000-10-31 | Advanced Micro Devices Inc. | Semiconductor device with self-aligned metal-containing gate |
| JP2000114522A (ja) * | 1998-10-08 | 2000-04-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6288419B1 (en) * | 1999-07-09 | 2001-09-11 | Micron Technology, Inc. | Low resistance gate flash memory |
| JP2001196413A (ja) * | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法 |
| JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
| JP2002208695A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6706608B2 (en) * | 2001-02-28 | 2004-03-16 | Micron Technology, Inc. | Memory cell capacitors having an over/under configuration |
| US6767778B2 (en) * | 2002-08-29 | 2004-07-27 | Micron Technology, Inc. | Low dose super deep source/drain implant |
| US7462521B2 (en) * | 2004-11-29 | 2008-12-09 | Walker Andrew J | Dual-gate device and method |
| DE102008043929A1 (de) * | 2008-11-20 | 2010-05-27 | Robert Bosch Gmbh | Elektronisches Bauelement |
| KR102230194B1 (ko) | 2014-04-14 | 2021-03-19 | 삼성전자주식회사 | 반도체 소자 |
| US20160276156A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing process thereof |
| US9397049B1 (en) | 2015-08-10 | 2016-07-19 | International Business Machines Corporation | Gate tie-down enablement with inner spacer |
| US9768179B1 (en) * | 2016-11-18 | 2017-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Connection structures for routing misaligned metal lines between TCAM cells and periphery circuits |
| KR20220003870A (ko) | 2020-07-02 | 2022-01-11 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
Family Cites Families (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441247A (en) * | 1981-06-29 | 1984-04-10 | Intel Corporation | Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate |
| JPS6116571A (ja) * | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US4851895A (en) * | 1985-05-06 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Metallization for integrated devices |
| JPS62136856A (ja) * | 1985-12-11 | 1987-06-19 | Toshiba Corp | 半導体装置の製造方法 |
| US5247199A (en) * | 1986-01-15 | 1993-09-21 | Harris Corporation | Process for forming twin well CMOS integrated circuits |
| US4707457A (en) * | 1986-04-03 | 1987-11-17 | Advanced Micro Devices, Inc. | Method for making improved contact for integrated circuit structure |
| JPS62272555A (ja) * | 1986-05-20 | 1987-11-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63239973A (ja) * | 1986-10-08 | 1988-10-05 | テキサス インスツルメンツ インコーポレイテツド | 集積回路およびその製造方法 |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
| US4789885A (en) * | 1987-02-10 | 1988-12-06 | Texas Instruments Incorporated | Self-aligned silicide in a polysilicon self-aligned bipolar transistor |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4795718A (en) * | 1987-05-12 | 1989-01-03 | Harris Corporation | Self-aligned contact for MOS processing |
| US4822449A (en) * | 1987-06-10 | 1989-04-18 | Massachusetts Institute Of Technology | Heat transfer control during crystal growth |
| US5071783A (en) * | 1987-06-17 | 1991-12-10 | Fujitsu Limited | Method of producing a dynamic random access memory device |
| JPH07114214B2 (ja) * | 1987-08-03 | 1995-12-06 | 三菱電機株式会社 | 半導体装置 |
| US4822749A (en) * | 1987-08-27 | 1989-04-18 | North American Philips Corporation, Signetics Division | Self-aligned metallization for semiconductor device and process using selectively deposited tungsten |
| US5236867A (en) * | 1987-11-13 | 1993-08-17 | Matsushita Electronics Corporation | Manufacturing method of contact hole arrangement of a semiconductor device |
| US5081516A (en) * | 1987-12-02 | 1992-01-14 | Advanced Micro Devices, Inc. | Self-aligned, planarized contacts for semiconductor devices |
| US4922311A (en) * | 1987-12-04 | 1990-05-01 | American Telephone And Telegraph Company | Folded extended window field effect transistor |
| US4844776A (en) * | 1987-12-04 | 1989-07-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for making folded extended window field effect transistor |
| JPH01225337A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4868138A (en) * | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| JPH0797928B2 (ja) * | 1988-06-03 | 1995-10-25 | 井関農機株式会社 | 移動農作業機のローリング装置 |
| EP0369336A3 (en) * | 1988-11-14 | 1990-08-22 | National Semiconductor Corporation | Process for fabricating bipolar and cmos transistors on a common substrate |
| JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH02285638A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | 半導体装置 |
| US4908332A (en) * | 1989-05-04 | 1990-03-13 | Industrial Technology Research Institute | Process for making metal-polysilicon double-layered gate |
| JPH0316220A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| JPH0373531A (ja) * | 1989-08-14 | 1991-03-28 | Nec Corp | 多層配線構造を有する半導体装置の製造方法 |
| JPH06105726B2 (ja) * | 1989-10-13 | 1994-12-21 | 三菱電機株式会社 | 半導体集積回路装置 |
| US5036378A (en) * | 1989-11-01 | 1991-07-30 | At&T Bell Laboratories | Memory device |
| US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US5210429A (en) * | 1990-06-29 | 1993-05-11 | Sharp Kabushiki Kaisha | Static RAM cell with conductive straps formed integrally with thin film transistor gates |
| EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
| US5158910A (en) * | 1990-08-13 | 1992-10-27 | Motorola Inc. | Process for forming a contact structure |
| US4997790A (en) * | 1990-08-13 | 1991-03-05 | Motorola, Inc. | Process for forming a self-aligned contact structure |
| US5214305A (en) * | 1990-08-28 | 1993-05-25 | United Microelectronics Corporation | Polycide gate MOSFET for integrated circuits |
| JPH04162668A (ja) * | 1990-10-26 | 1992-06-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
| DE69225082T2 (de) * | 1991-02-12 | 1998-08-20 | Matsushita Electronics Corp | Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung |
| JPH0541378A (ja) * | 1991-03-15 | 1993-02-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH04307732A (ja) * | 1991-04-04 | 1992-10-29 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JPH04320330A (ja) * | 1991-04-19 | 1992-11-11 | Sharp Corp | 半導体装置のコンタクト部の形成方法 |
| US5198683A (en) * | 1991-05-03 | 1993-03-30 | Motorola, Inc. | Integrated circuit memory device and structural layout thereof |
| KR930010081B1 (ko) * | 1991-05-24 | 1993-10-14 | 현대전자산업 주식회사 | 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 |
| US5110752A (en) * | 1991-07-10 | 1992-05-05 | Industrial Technology Research Institute | Roughened polysilicon surface capacitor electrode plate for high denity dram |
| DE69226223T2 (de) * | 1991-08-21 | 1998-12-24 | Sgs Thomson Microelectronics | Kontaktausrichtung für Festwertspeicher |
| US5298463A (en) * | 1991-08-30 | 1994-03-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer using a contact etch stop |
| US5298792A (en) * | 1992-02-03 | 1994-03-29 | Micron Technology, Inc. | Integrated circuit device with bi-level contact landing pads |
| KR930020669A (ko) * | 1992-03-04 | 1993-10-20 | 김광호 | 고집적 반도체장치 및 그 제조방법 |
| EP0566253A1 (en) * | 1992-03-31 | 1993-10-20 | STMicroelectronics, Inc. | Method for forming contact structures in integrated circuits |
| US5229326A (en) * | 1992-06-23 | 1993-07-20 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| US5316976A (en) * | 1992-07-08 | 1994-05-31 | National Semiconductor Corporation | Crater prevention technique for semiconductor processing |
| EP1154488B1 (en) * | 1992-09-04 | 2003-05-07 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor memory device |
| US5308795A (en) * | 1992-11-04 | 1994-05-03 | Actel Corporation | Above via metal-to-metal antifuse |
| US5359226A (en) * | 1993-02-02 | 1994-10-25 | Paradigm Technology, Inc. | Static memory with self aligned contacts and split word lines |
| US5616934A (en) * | 1993-05-12 | 1997-04-01 | Micron Technology, Inc. | Fully planarized thin film transistor (TFT) and process to fabricate same |
| US5334862A (en) * | 1993-08-10 | 1994-08-02 | Micron Semiconductor, Inc. | Thin film transistor (TFT) loads formed in recessed plugs |
| JP2684978B2 (ja) * | 1993-11-25 | 1997-12-03 | 日本電気株式会社 | 半導体装置 |
| US5420058A (en) * | 1993-12-01 | 1995-05-30 | At&T Corp. | Method of making field effect transistor with a sealed diffusion junction |
| US5541137A (en) * | 1994-03-24 | 1996-07-30 | Micron Semiconductor Inc. | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5514622A (en) * | 1994-08-29 | 1996-05-07 | Cypress Semiconductor Corporation | Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole |
| JP3016220B2 (ja) | 1994-12-27 | 2000-03-06 | 東急車輛製造株式会社 | 複合油圧シリンダ装置 |
| DE19642141C1 (de) | 1996-10-12 | 1998-06-18 | Koenig & Bauer Albert Ag | Vorrichtung zum Lösen von Platten |
-
1994
- 1994-12-22 US US08/361,760 patent/US5702979A/en not_active Ceased
-
1995
- 1995-11-30 DE DE69526486T patent/DE69526486T2/de not_active Expired - Fee Related
- 1995-11-30 EP EP95308656A patent/EP0718879B1/en not_active Expired - Lifetime
- 1995-12-19 JP JP7330348A patent/JPH08236624A/ja active Pending
-
1996
- 1996-10-03 US US08/725,621 patent/US5894160A/en not_active Expired - Lifetime
-
1998
- 1998-08-17 US US09/134,727 patent/USRE36938E/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5894160A (en) | 1999-04-13 |
| EP0718879B1 (en) | 2002-04-24 |
| EP0718879A1 (en) | 1996-06-26 |
| DE69526486T2 (de) | 2002-10-10 |
| USRE36938E (en) | 2000-10-31 |
| DE69526486D1 (de) | 2002-05-29 |
| US5702979A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719071A (en) | Method of forming a landing pad sturcture in an integrated circuit | |
| JP4101315B2 (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| JPH08236624A (ja) | 集積回路におけるランディングパッドの構成体の製造方法 | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| US5270254A (en) | Integrated circuit metallization with zero contact enclosure requirements and method of making the same | |
| US5956615A (en) | Method of forming a metal contact to landing pad structure in an integrated circuit | |
| US5793111A (en) | Barrier and landing pad structure in an integrated circuit | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| KR100258378B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2668089B2 (ja) | 半導体集積回路とその集積回路において傾斜した側壁を設けるための方法 | |
| US6087727A (en) | Misfet semiconductor device having different vertical levels | |
| US5578872A (en) | Planar contact with a void | |
| JPH1187529A (ja) | 集積回路コンタクト | |
| WO1997014185A1 (en) | Semiconductor device with a planarized interconnect with poly-plug and self-aligned contacts | |
| JPH0878354A (ja) | 集積回路におけるコンタクト及びその製造方法 | |
| US5945738A (en) | Dual landing pad structure in an integrated circuit | |
| JP4156044B2 (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| JP3377896B2 (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPH1041505A (ja) | 半導体装置の製造方法 | |
| KR20000027911A (ko) | 반도체 장치의 콘택 형성 방법 | |
| JPH05211131A (ja) | 半導体装置 | |
| KR19990008499A (ko) | 저 콘택저항을 가지는 반도체 장치의 제조 방법 | |
| JPH05267332A (ja) | 半導体装置の製造方法 | |
| JPH02260427A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061031 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |