JPH0316220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0316220A JPH0316220A JP15189189A JP15189189A JPH0316220A JP H0316220 A JPH0316220 A JP H0316220A JP 15189189 A JP15189189 A JP 15189189A JP 15189189 A JP15189189 A JP 15189189A JP H0316220 A JPH0316220 A JP H0316220A
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- wiring layer
- contact window
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電極配線層と半導体基板中の拡散層のコンタ
クト部分での電極配線層の平坦化を図った半導体装置の
製造方法に関するものである。
クト部分での電極配線層の平坦化を図った半導体装置の
製造方法に関するものである。
従来の技術
従来、第２図に示す様に半導体基板２１の一主面上に層
間絶縁膜２３としてＢＰＳＧを形成し（ｂ）、コンタク
ト窓２４を開孔した後（Ｃ）、その上に蒸着等により第
１アルミ配線層２５を形成している（ｄ）。
間絶縁膜２３としてＢＰＳＧを形成し（ｂ）、コンタク
ト窓２４を開孔した後（Ｃ）、その上に蒸着等により第
１アルミ配線層２５を形成している（ｄ）。
発明が解決しようとする課題
しかしながら従来、第２図に示す様に電極配線として使
われているアルミ配線層は蒸着により形威されるため、
段差のあるコンタクト窓では底部の中央部で厚くなる部
分２７と底部の周辺部の角で薄くなる部分２６とが存在
する。その為、電極配線抵抗が高くなったり、時には周
辺部の角で配線が断線することも見られる。又、コンタ
クト窓付近で半導体装置の段差が大きくなるなどの問題
があった。
われているアルミ配線層は蒸着により形威されるため、
段差のあるコンタクト窓では底部の中央部で厚くなる部
分２７と底部の周辺部の角で薄くなる部分２６とが存在
する。その為、電極配線抵抗が高くなったり、時には周
辺部の角で配線が断線することも見られる。又、コンタ
クト窓付近で半導体装置の段差が大きくなるなどの問題
があった。
本発明はかかる点に鑑み、コンタクト窓の電極配線層の
平坦化を図り、電極配線抵抗を低減できる半導体装置の
製造方法を提供せんとするものである。
平坦化を図り、電極配線抵抗を低減できる半導体装置の
製造方法を提供せんとするものである。
課題を解決するための手段
本発明は前記目的を達成するために、半導体基板上に層
間絶縁膜を被着する工程と、前記層間絶縁膜にコンタク
ト窓を開孔する工程と、前記コンタグト窓部分に露出し
た前記半導体基板の拡散層上に第１の電極配線層を被着
する工程と、コンタクト窓部分で前記第１の電極配線層
の凹部に減圧ＣＶＤ及びエッチバックによりシリコン酸
化膜を埋め込む工程と、前記第１の電極配線層及びコン
タクト窓の凹部に埋め込んだシリコン酸化膜上に第２の
電極配線層を被着する工程を特徴とする半導体装置の製
造方法である。
間絶縁膜を被着する工程と、前記層間絶縁膜にコンタク
ト窓を開孔する工程と、前記コンタグト窓部分に露出し
た前記半導体基板の拡散層上に第１の電極配線層を被着
する工程と、コンタクト窓部分で前記第１の電極配線層
の凹部に減圧ＣＶＤ及びエッチバックによりシリコン酸
化膜を埋め込む工程と、前記第１の電極配線層及びコン
タクト窓の凹部に埋め込んだシリコン酸化膜上に第２の
電極配線層を被着する工程を特徴とする半導体装置の製
造方法である。
作用
この半導体装置の製造方法によって、コンタクト窓の電
極配線層の平坦化が図られるとともに、電極配線抵抗を
低減することができる。
極配線層の平坦化が図られるとともに、電極配線抵抗を
低減することができる。
又、コンタクト窓底部での第１の電極配線の断線は、上
部の第２の電極配線層によって救済される。
部の第２の電極配線層によって救済される。
実施例
以下に、第１図を参照にして本発明の一実施例における
半導体装置の製造方法について詳しく説明する。
半導体装置の製造方法について詳しく説明する。
第１図は本発明の半導体装置における一実施例のコンタ
クト部分を示す断面図である。
クト部分を示す断面図である。
半導体基板ｌ１上に層間絶縁嗅１３としてＢＰＳＧを形
威し（ｂ）、エッチングにより所定の個所にコンタクト
窓１４を開孔した後（Ｃ）、前記コンタクト窓部分に露
出した前記半導体基板の拡散層領域ｌ２上に蒸着等によ
り第１のアルミ電極配線層１５を被着し（ｄ）、前記第
１のアルミ電極配線層１５の上部にシリコン酸化膜１８
を減圧ＣＶＤにより被着した後（ｅ）、レジスト１９を
塗布し（ｆ）、エッチバックにより第１のアルミ電極配
線層１５の凹部以外のシリコン酸化膜を除去し凹部にの
みシリコン酸化膜１８を残して埋め込んだ後（ｇ）、前
記第１のアルミ電極配線層１５及びコンタクトの凹部に
埋め込んだシリコン酸化膜１８上に第２の電極配線層２
０を被着する００。
威し（ｂ）、エッチングにより所定の個所にコンタクト
窓１４を開孔した後（Ｃ）、前記コンタクト窓部分に露
出した前記半導体基板の拡散層領域ｌ２上に蒸着等によ
り第１のアルミ電極配線層１５を被着し（ｄ）、前記第
１のアルミ電極配線層１５の上部にシリコン酸化膜１８
を減圧ＣＶＤにより被着した後（ｅ）、レジスト１９を
塗布し（ｆ）、エッチバックにより第１のアルミ電極配
線層１５の凹部以外のシリコン酸化膜を除去し凹部にの
みシリコン酸化膜１８を残して埋め込んだ後（ｇ）、前
記第１のアルミ電極配線層１５及びコンタクトの凹部に
埋め込んだシリコン酸化膜１８上に第２の電極配線層２
０を被着する００。
以上のように本実施例によれば、コンタクト窓底部での
第１のアルミ配線層１５が断線しても上部の第２のアル
ミ配線層２０によって救済される。
第１のアルミ配線層１５が断線しても上部の第２のアル
ミ配線層２０によって救済される。
発明の効果
本発明の半導体装置の製造方法によれば、コンタクト窓
において第１の電極配線層の上に絶縁物を埋め込みその
上に第２の電極配線層を形成するし、コンタクト付近で
の半導体装置の平坦化を図ることができる。又、電極配
線抵抗を低減するとともに、断線もなくすことができる
。
において第１の電極配線層の上に絶縁物を埋め込みその
上に第２の電極配線層を形成するし、コンタクト付近で
の半導体装置の平坦化を図ることができる。又、電極配
線抵抗を低減するとともに、断線もなくすことができる
。
この結果、電極配線層の信頼性を向上させることができ
る。
る。
第１図は本発明の一実施例にかかる半導体装置のコンタ
クト部分を示す断面図、第２図は従来の半導体装置のコ
ンタクト部分を示す断面図である。 １１・・・・・・半導体基板、１２・・・・・・拡散層
領域、１３・・・・・・層間絶縁膜、１４・・・・・・
コンタクト窓、１５・・・・・・第１アルミ配線層、１
６・・・・・・コンタクト周辺部の角でアルミ配線が薄
くなっている部分、ｌ７・・・・・・コンタクト中央部
でアルミ配線が厚くなる部分、１８・・・・・・シリコ
ン酸化膜、１９・・・・・・レジスト、２０・・・・・
・第２のアルミ配線層、２１・・団・半導体基板、２２
・・・・・・拡散層領域、２３・・・・・・層間絶縁膜
、２４・・・・・・コンタクト窓、２５・・・・・・ア
ルミ配線層、２６・・・・・・コンタクト周辺部の角で
アルミ配線が薄くな皐ている部分、２７・・・・・・コ
ンタクト中央部でアルミ配線が厚くなる部分。
クト部分を示す断面図、第２図は従来の半導体装置のコ
ンタクト部分を示す断面図である。 １１・・・・・・半導体基板、１２・・・・・・拡散層
領域、１３・・・・・・層間絶縁膜、１４・・・・・・
コンタクト窓、１５・・・・・・第１アルミ配線層、１
６・・・・・・コンタクト周辺部の角でアルミ配線が薄
くなっている部分、ｌ７・・・・・・コンタクト中央部
でアルミ配線が厚くなる部分、１８・・・・・・シリコ
ン酸化膜、１９・・・・・・レジスト、２０・・・・・
・第２のアルミ配線層、２１・・団・半導体基板、２２
・・・・・・拡散層領域、２３・・・・・・層間絶縁膜
、２４・・・・・・コンタクト窓、２５・・・・・・ア
ルミ配線層、２６・・・・・・コンタクト周辺部の角で
アルミ配線が薄くな皐ている部分、２７・・・・・・コ
ンタクト中央部でアルミ配線が厚くなる部分。
Claims (1)
- 半導体基板上に層間絶縁膜を被着する工程と、前記層
間絶縁膜にコンタクト窓を開孔する工程と、前記コンタ
クト窓部分に露出した前記半導体基板の拡散層領域上に
第１の電極配線層を被着する工程と、前記コンタクト窓
部分で前記第１の電極配線層の凹部にＣＶＤ及びエッチ
バックによりシリコン酸化膜を埋め込む工程と、前記第
１の電極配線層及びコンタクトの凹部に埋め込んだシリ
コン酸化膜上に第２の電極配線層を被着する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189189A JPH0316220A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189189A JPH0316220A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316220A true JPH0316220A (ja) | 1991-01-24 |
Family
ID=15528462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15189189A Pending JPH0316220A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316220A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0718879A1 (en) * | 1994-12-22 | 1996-06-26 | STMicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| US5909636A (en) * | 1994-12-22 | 1999-06-01 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5914518A (en) * | 1994-05-31 | 1999-06-22 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US6093963A (en) * | 1994-12-22 | 2000-07-25 | Stmicroelectronics, Inc. | Dual landing pad structure including dielectric pocket |
-
1989
- 1989-06-14 JP JP15189189A patent/JPH0316220A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US5894160A (en) * | 1994-05-31 | 1999-04-13 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5914518A (en) * | 1994-05-31 | 1999-06-22 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5793111A (en) * | 1994-05-31 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Barrier and landing pad structure in an integrated circuit |
| US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5909636A (en) * | 1994-12-22 | 1999-06-01 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| EP0718879A1 (en) * | 1994-12-22 | 1996-06-26 | STMicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US6093963A (en) * | 1994-12-22 | 2000-07-25 | Stmicroelectronics, Inc. | Dual landing pad structure including dielectric pocket |
| USRE36938E (en) * | 1994-12-22 | 2000-10-31 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5828130A (en) * | 1995-12-22 | 1998-10-27 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| US6025265A (en) * | 1995-12-22 | 2000-02-15 | Stmicroelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| US5834365A (en) | Method of forming a bonding pad | |
| US6300682B2 (en) | High performance MIM (MIP) IC capacitor process | |
| US6664612B2 (en) | Semiconductor component having double passivating layers formed of two passivating layers of different dielectric materials | |
| US6084289A (en) | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure | |
| US6246120B1 (en) | Sidewalls for guiding the via etch | |
| JPH09120963A (ja) | 半導体デバイス用の平坦化最終パッシベーション | |
| JPH0316220A (ja) | 半導体装置の製造方法 | |
| US6365521B1 (en) | Passivation for tight metal geometry | |
| US4884121A (en) | Semiconductor device | |
| US6316815B1 (en) | Structure for isolating integrated circuits in semiconductor substrate and method for making it | |
| JPH0316219A (ja) | 半導体装置の製造方法 | |
| JPH03166729A (ja) | 半導体装置の製造方法 | |
| KR20000019877A (ko) | 다층 금속 배선을 갖는 반도체 소자 및 그 제조방법 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH0316218A (ja) | 半導体装置の製造方法 | |
| JPH0793353B2 (ja) | 半導体装置の製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JP2524526B2 (ja) | 半導体装置 | |
| JPH01239941A (ja) | 半導体装置 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JP2606408B2 (ja) | 半導体装置 | |
| JPH05304150A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0320033A (ja) | 半導体装置の製造方法 | |
| JPH03262118A (ja) | 半導体装置およびその製造方法 |