CN116741640A - 半导体结构的制作方法和半导体结构 - Google Patents

半导体结构的制作方法和半导体结构 Download PDF

Info

Publication number
CN116741640A
CN116741640A CN202310798750.7A CN202310798750A CN116741640A CN 116741640 A CN116741640 A CN 116741640A CN 202310798750 A CN202310798750 A CN 202310798750A CN 116741640 A CN116741640 A CN 116741640A
Authority
CN
China
Prior art keywords
layer
oxide layer
side wall
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310798750.7A
Other languages
English (en)
Inventor
冯新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202310798750.7A priority Critical patent/CN116741640A/zh
Publication of CN116741640A publication Critical patent/CN116741640A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供了一种半导体结构的制作方法和半导体结构。该方法包括：首先，提供基底，基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于栅氧化层的远离衬底的部分表面上的栅极；之后，在基底的裸露表面上依次形成层叠的第一介质层和氧化层；之后，至少去除部分氧化层和部分第一介质层，剩余的氧化层和剩余的第一介质层形成侧墙结构，侧墙结构至少位于栅极的侧壁，且侧墙结构的厚度大于栅极的厚度；最后，在栅极的裸露表面上形成金属硅化物。该方法中的第一介质层可以保证后续氧化层刻蚀干净的同时不会过刻蚀，从而保证防止后续金属离子进入外延层中，进而解决了现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象的问题。

Description

半导体结构的制作方法和半导体结构
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体结构的制作方法和半导体结构。
背景技术
LDMOS(Laterally Diffused Metal Oxide Semiconductor，侧向扩散金属氧化物半导体)器件中，形成金属硅化物的步骤如下：1)在多晶硅的栅极区域淀积氮化硅；2)刻蚀形成多晶硅栅极；3)淀积氧化层；4)干法回刻，刻蚀形成栅极的侧墙；5)干法刻蚀掉栅极上面的氮化硅；6)在栅极上淀积金属层，经两次高温退火，自对准地在栅极上形成低电阻金属硅化物。该工艺将栅极金属硅化物和侧墙工艺同时集成，不仅提高了器件的高频特性，减少了器件尺寸对工艺的依存性，而且简化了RF(Radio Frequency，射频)LDMOS的制备工艺流程，降低了工艺成本。但是，在步骤4)中，为了将氧化层刻蚀干净，通常需要过刻蚀，这会使得晶圆上的氧化层减薄，最终可能导致在制作栅极金属硅化物时，金属穿透薄氧化层，使得器件漏电甚至短路。
发明内容
本申请的主要目的在于提供一种半导体结构的制作方法和半导体结构，以解决现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于所述栅氧化层的远离所述衬底的部分表面上的栅极；在所述基底的裸露表面上依次形成层叠的第一介质层和氧化层；至少去除部分所述氧化层和部分所述第一介质层，剩余的所述氧化层和剩余的所述第一介质层形成侧墙结构，所述侧墙结构至少位于所述栅极的侧壁，且所述侧墙结构的厚度大于所述栅极的厚度；在所述栅极的裸露表面上形成金属硅化物。
进一步地，至少去除部分所述氧化层和部分所述第一介质层，剩余的所述氧化层和剩余的所述第一介质层形成侧墙结构，包括：去除部分所述氧化层，剩余的所述氧化层形成第一侧墙，所述第一侧墙覆盖所述栅极侧壁上的所述第一介质层的部分侧壁；以所述第一侧墙为掩模，去除部分所述第一介质层，使得所述栅极的远离所述衬底的表面以及所述栅氧化层的远离所述衬底的部分表面裸露，剩余的所述第一介质层形成第二侧墙，所述第一侧墙和所述第二侧墙构成侧墙结构。
进一步地，提供基底，包括：提供所述衬底；在所述衬底的裸露表面上依次形成层叠的所述外延层以及所述栅氧化层；在所述栅氧化层的裸露表面上形成栅极层；去除部分所述栅极层，使得所述栅氧化层的远离所述衬底的部分表面裸露，剩余的所述栅极层形成所述栅极。
进一步地，所述基底还包括位于所述栅极的远离所述衬底的表面上的介质部，提供基底，包括：提供所述衬底；在所述衬底的裸露表面上依次形成层叠的所述外延层以及所述栅氧化层；在所述栅氧化层的裸露表面上依次形成层叠的栅极层和第二介质层；去除部分所述第二介质层和部分所述栅极层，使得所述栅氧化层的远离所述衬底的部分表面裸露，剩余的所述栅极层形成栅极，剩余的所述第二介质层形成所述介质部。
进一步地，至少去除部分所述氧化层和部分所述第一介质层，剩余的所述氧化层和剩余的所述第一介质层形成侧墙结构，包括：去除部分所述氧化层，剩余的所述氧化层形成所述第一侧墙，所述第一侧墙覆盖所述栅极侧壁上的所述第一介质层的部分侧壁；以所述第一侧墙为掩模，去除部分所述第一介质层和所述介质部，使得所述栅极以及部分所述栅氧化层的远离所述衬底的表面裸露，剩余的所述第一介质层形成第二侧墙，所述第一侧墙和所述第二侧墙构成所述侧墙结构。
进一步地，在所述栅极的裸露表面上形成金属硅化物，包括：在所述栅极的裸露表面上形成金属层；对所述金属层进行退火，形成所述金属硅化物。
进一步地，所述介质部的材料包括SiN，所述介质部的厚度范围为
进一步地，所述第一介质层的材料包括SiN，所述第一介质层的厚度范围为
进一步地，所述氧化层的材料包括SiO2，所述氧化层的厚度范围为
根据本申请的另一方面，提供了一种半导体结构，所述半导体结构采用任一种所述的半导体结构的制作方法制作而成，所述半导体结构包括基底、侧墙结构以及金属硅化物，其中，所述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于所述栅氧化层的远离所述衬底的部分表面上的栅极；所述侧墙结构至少位于所述栅极的侧壁，且所述侧墙结构的厚度大于所述栅极的厚度；所述金属硅化物至少位于所述栅极的远离所述衬底的表面上。
进一步地，所述侧墙结构包括第一侧墙和第二侧墙，所述第二侧墙位于所述栅极两侧的所述栅氧化层的部分表面上以及所述栅极的侧壁上，所述第一侧墙位于所述第二侧墙的侧壁以及所述第二侧墙的远离所述衬底的表面上。
应用本申请的技术方案，所述半导体结构的制作方法中，首先，提供基底，所述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于所述栅氧化层的远离所述衬底的部分表面上的栅极；之后，在所述基底的裸露表面上依次形成层叠的第一介质层和氧化层；之后，至少去除部分所述氧化层和部分所述第一介质层，剩余的所述氧化层和剩余的所述第一介质层形成侧墙结构，所述侧墙结构至少位于所述栅极的侧壁，且所述侧墙结构的厚度大于所述栅极的厚度；最后，在所述栅极的裸露表面上形成金属硅化物。该方法在基底的裸露表面沉积层叠的第一介质层和氧化层，第一介质层可以保证后续氧化层刻蚀干净的同时不会过刻蚀，保证外延层上的栅氧化层不被刻蚀，且经过刻蚀后剩余的第一介质层和剩余的氧化层形成的侧墙结构厚度较栅极厚，一定厚度的栅氧化层以及厚度较厚的侧墙阻挡后续形成金属硅化物时金属离子进入外延层中，从而防止漏电现象或短路现象的产生，进而解决了现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的一种实施例的半导体结构的制作方法流程示意图；
图2示出了根据本申请的一种实施例的形成栅氧化层后的半导体结构示意图；
图3示出了根据本申请的一种实施例的形成栅极层后的半导体结构示意图；
图4示出了根据本申请的一种实施例的形成栅极后的半导体结构示意图；
图5示出了根据本申请的一种实施例的形成第二介质层后的半导体结构示意图；
图6示出了根据本申请的一种实施例的形成栅极和介质部后的半导体结构示意图；
图7示出了根据本申请的一种实施例的形成氧化层后的半导体结构示意图；
图8示出了根据本申请的一种实施例的形成第一侧墙后的半导体结构示意图；
图9示出了根据本申请的一种实施例的形成侧墙结构后的半导体结构示意图；
图10示出了根据本申请的另一种实施例的形成氧化层后的半导体结构示意图；
图11示出了根据本申请的另一种实施例的形成第一侧墙后的半导体结构示意图；
图12示出了根据本申请的另一种实施例的形成侧墙结构后的半导体结构示意图；
图13示出了根据本申请的一种实施例的形成金属硅化物后的半导体结构示意图。
其中，上述附图包括以下附图标记：
10、基底；20、侧墙结构；30、金属硅化物；101、衬底；102、外延层；103、栅氧化层；104、栅极；105、栅极层；106、第二介质层；107、介质部；201、第一介质层；202、氧化层；203、第一侧墙；204、第二侧墙；301、金属层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所介绍的，现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象，为解决如上的问题，本申请的实施例提供了一种半导体结构的制作方法和半导体结构。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1是根据本申请实施例的半导体结构的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图4所示，提供基底10，上述基底10至少包括依次层叠的衬底101、外延层102、栅氧化层103以及位于上述栅氧化层103的远离上述衬底101的部分表面上的栅极104；
具体地，上述栅极的材料可以是多晶硅。
步骤S102，如图7所示，在上述基底10的裸露表面上依次形成层叠的第一介质层201和氧化层202；
具体地，上述第一介质层和氧化层是为了形成栅极的侧墙，可以采用化学气相沉积法淀积上述第一介质层和氧化层。
步骤S103，如图7至图9所示，至少去除部分上述氧化层202和部分上述第一介质层201，剩余的上述氧化层202和剩余的上述第一介质层201形成侧墙结构20，上述侧墙结构20至少位于上述栅极104的侧壁，且上述侧墙结构20的厚度大于上述栅极104的厚度；
具体地，在上述步骤中，上述第一介质层首先起刻蚀截止层作用，第一介质层与氧化层可以具有较高的刻蚀选择比，因此，在非栅极区域刻蚀氧化层时，可以作为刻蚀截止层，保证氧化层刻蚀干净的同时不会过刻蚀，保证外延层上的栅氧化层的厚度。
步骤S104，如图13所示，在上述栅极104的裸露表面上形成金属硅化物30。
具体地，可以在栅极硅上溅射一层金属钛，经过高温退火后在钛与硅接触的区域形成钛的金属硅化物，外延层上有较厚的栅氧化层，而钛不与栅氧化层反应，因此，仅在栅极上形成金属硅化物。
通过本实施例，在基底的裸露表面沉积层叠的第一介质层和氧化层，第一介质层可以保证后续氧化层刻蚀干净的同时不会过刻蚀，保证外延层上的栅氧化层不被刻蚀，且经过刻蚀后剩余的第一介质层和剩余的氧化层形成的侧墙结构厚度较栅极厚，一定厚度的栅氧化层以及厚度较厚的侧墙阻挡后续形成金属硅化物时金属离子进入外延层中，从而防止漏电现象或短路现象的产生，进而解决了现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象的问题。
一种可选方案中，上述第一介质层的材料包括SiN，上述第一介质层的厚度范围为上述第一介质层主要起到刻蚀阻挡层的作用，在后续刻蚀氧化层的时候防止过刻蚀使栅氧化层受到损伤。由于第一介质层较厚，可以保证，氧化层过刻蚀后，第一侧墙的高度仍然在栅极多晶硅和栅极的远离衬底的表面上的第一介质层之间，从而以第一侧墙为硬掩模干法刻蚀第一介质层后，保证栅极多晶硅两侧减少与金属离子反应，甚至不与金属离子反应，同样起到自对准栅极金属硅化物的效果，并且保证了金属硅化物的一致性。
为了能够与第一介质层间形成较高的刻蚀选择比，使得刻蚀过程中，上述第一介质层可以起到阻挡层的作用，另一种可选方案中，上述氧化层的材料包括SiO2，上述氧化层的厚度范围为
具体实现过程中，上述步骤S101提供基底，可以通过以下步骤实现：如图2所示，提供上述衬底101，上述衬底101可以是硅衬底；在上述衬底101的裸露表面上依次形成层叠的上述外延层102以及上述栅氧化层103，上述栅氧化层103可以通过热生长的方法形成；如图3所示，在上述栅氧化层103的裸露表面上形成栅极层105，上述栅极层105的材料可以是多晶硅；如图3和图4所示，去除部分上述栅极层105，使得上述栅氧化层103的远离上述衬底101的部分表面裸露，剩余的上述栅极层105形成上述栅极104。具体地，可以在上述栅极层的远离衬底的表面上形成硬掩模层和图形化的光刻胶层，来去除部分上述栅极层。栅氧化层可以对下面的外延层进行保护，防止后续金属沉积过程中金属进入外延层中。
上述步骤S103中，至少去除部分上述氧化层和部分上述第一介质层，剩余的上述氧化层和剩余的上述第一介质层形成侧墙结构，包括：如图7和图8所示，去除部分上述氧化层202，剩余的上述氧化层202形成第一侧墙203，上述第一侧墙203覆盖上述栅极104侧壁上的上述第一介质层201的部分侧壁，可以采用各向同性刻蚀法去除部分氧化层202；如图8和图9所示，以上述第一侧墙203为掩模，去除部分上述第一介质层201，具体地，可以采用RIE(Reactive Ion Etching，反应离子刻蚀)等离子刻蚀上述第一介质层201，使得上述栅极104的远离上述衬底101的表面以及上述栅氧化层103的远离上述衬底101的部分表面裸露，剩余的上述第一介质层201形成第二侧墙204，上述第一侧墙203和上述第二侧墙204构成侧墙结构20。
实际应用中，采用各向同性刻蚀法去除氧化层并以第一介质层为刻蚀截止层对氧化层过刻蚀，进而保护栅氧化层不被过刻蚀，且控制第一侧墙高度在栅极多晶硅的远离衬底的表面上的第一介质层与栅极多晶硅之间，再以第一侧墙为硬掩模，采用RIE等离子刻蚀第一介质层，并以栅氧化层为截止层过刻蚀，保证栅极多晶硅的远离衬底的表面上的第一介质层刻蚀干净。
为了保证减少栅极多晶硅两侧与金属离子反应，甚至不与金属离子反应，上述基底还包括位于上述栅极的远离上述衬底的表面上的介质部，本申请的上述步骤S101提供基底，还可以通过以下步骤实现：如图5所示，提供上述衬底101，上述衬底101可以是硅衬底；在上述衬底101的裸露表面上依次形成层叠的上述外延层102以及上述栅氧化层103，上述栅氧化层103可以通过热生长的方法形成，因此，栅氧化层103的材料可以是SiO2；在上述栅氧化层103的裸露表面上依次形成层叠的栅极层105和第二介质层106，上述第二介质层106可以与上述第一介质层201的材料相同；如图5和图6所示，去除部分上述第二介质层106和部分上述栅极层105，使得上述栅氧化层103的远离上述衬底101的部分表面裸露，剩余的上述栅极层105形成栅极104，剩余的上述第二介质层106形成上述介质部107，上述栅极层105的材料可以是多晶硅。
一种可选方案中，上述介质部的材料包括SiN，上述介质部的厚度范围为上述介质部的材料可以与第一介质层的材料相同，相当于增加了栅极的远离衬底的表面上的介质层的厚度，从而在后续刻蚀侧墙的过程中，保证第一侧墙的高度可以在栅极的远离衬底的表面上的介质层以及栅极之间，从而在后续金属沉积过程中可以起到防止栅极两侧与金属反应的作用。
上述步骤S103中，至少去除部分上述氧化层和部分上述第一介质层，剩余的上述氧化层和剩余的上述第一介质层形成侧墙结构，还可以通过以下方式实现：如图10和图11所示，采用各向同性刻蚀法去除部分上述氧化层202，剩余的上述氧化层202形成上述第一侧墙203，上述第一侧墙203覆盖上述栅极104侧壁上的上述第一介质层201的部分侧壁；如图11和图12所示，以上述第一侧墙203为掩模，采用各向同性刻蚀法去除部分上述第一介质层201和上述介质部107，使得上述栅极104以及部分上述栅氧化层103的远离上述衬底101的表面裸露，剩余的上述第一介质层201形成第二侧墙204，上述第一侧墙203和上述第二侧墙204构成上述侧墙结构20。由于介质部的存在，从而可以保证侧墙结构的远离衬底的表面的高度高于多晶硅的远离衬底的表面的高度。
在一些实施例上，上述步骤S104具体可以通过以下步骤实现：如图13所示，在上述栅极104的裸露表面上形成金属层301，金属层301的材料可以是钛，钛的厚度可以为对上述金属层301进行退火，形成上述金属硅化物30，实际应用中，可以经过两次高温热退火，在钛与硅接触的区域形成钛的金属硅化物，外延层的漂移区上有较厚的栅氧化层，栅氧化层可以是外延层热氧化形成，为SiO2材料，而金属钛不与SiO2反应，因此仅在栅极的远离衬底的表面上形成金属硅化物。
根据本申请的一种实施例，提供了一种半导体结构，上述半导体结构采用任一种上述的半导体结构的制作方法制作而成，如图13所示，上述半导体结构包括基底10、侧墙结构20以及金属硅化物30，其中，上述基底10至少包括依次层叠的衬底101、外延层102、栅氧化层103以及位于上述栅氧化层103的远离上述衬底101的部分表面上的栅极104，上述衬底101的材料可以是硅，上述栅氧化层103的材料可以是SiO2，上述栅极104的材料可以是多晶硅；上述侧墙结构20至少位于上述栅极104的侧壁，且上述侧墙结构20的厚度大于上述栅极104的厚度。侧墙厚度大于栅极厚度可以保证后续形成的金属硅化物的均一性；上述金属硅化物30至少位于上述栅极104的远离上述衬底101的表面上。
上述半导体结构，采用任一种上述的半导体结构的制作方法制作而成，上述半导体结构包括基底、侧墙结构以及金属硅化物，其中，上述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于上述栅氧化层的远离上述衬底的部分表面上的栅极；上述侧墙结构至少位于上述栅极的侧壁，且上述侧墙结构的厚度大于上述栅极的厚度；上述金属硅化物位于上述栅极的远离上述衬底的表面上。该半导体结构的外延层上有一定厚度的栅氧化层，另外侧墙结构的厚度高于栅极的厚度，一定厚度的栅氧化层以及厚度较厚的侧墙在形成金属硅化物时可以阻挡金属离子进入外延层中，从而防止漏电现象或短路现象的产生，进而解决了现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象的问题。
为了提升形成的金属硅化物的均一性，本申请的另一种实施例中，如图12所示，上述侧墙结构20包括第一侧墙203和第二侧墙204，上述第一侧墙203的材料可以是SiO2，上述第二侧墙204的材料可以是SiN，上述第二侧墙204位于上述栅极104两侧的上述栅氧化层103的部分表面上以及上述栅极104的侧壁上，上述第一侧墙203位于上述第二侧墙204的侧壁以及上述第二侧墙204的远离上述衬底101的表面上。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例对本申请的半导体结构的制作方法的实现过程进行详细说明。
实施例
首先，如图6所示，提供基底10，具体地，如图5所示，提供上述衬底101；在上述衬底101的裸露表面上依次形成层叠的上述外延层102以及上述栅氧化层103，上述栅氧化层103可以通过热生长的方法形成，材料为SiO2；在上述栅氧化层103的裸露表面上依次形成层叠的栅极层105和第二介质层106，上述第二介质层106的材料包括SiN，上述第二介质层106的厚度范围为如图5和图6所示，去除部分上述第二介质层106和部分上述栅极层105，使得上述栅氧化层103的远离上述衬底101的部分表面裸露，剩余的上述栅极层105形成栅极104，剩余的上述第二介质层106形成上述介质部107；
之后，如图10所示，在上述基底10的裸露表面上依次形成层叠的第一介质层201和氧化层202，上述第一介质层201的材料包括SiN，上述第一介质层201的厚度范围为上述氧化层202的材料包括SiO2，上述氧化层202的厚度范围为
之后，如图10和图11所示，采用各向同性刻蚀法去除部分上述氧化层202，剩余的上述氧化层202形成第一侧墙203，上述第一侧墙203覆盖上述栅极104侧壁上的上述第一介质层201的部分侧壁；如图11和图12所示，以上述第一侧墙203为掩模，采用RIE等离子刻蚀去除部分上述第一介质层201和上述介质部107，使得上述栅极104以及部分上述栅氧化层103的远离上述衬底101的表面裸露，剩余的上述第一介质层201形成第二侧墙204，上述第一侧墙203和上述第二侧墙204构成上述侧墙结构20；
最后，如图13所示，在上述栅极104的裸露表面上形成金属层301，上述金属层301的材料可以是钛；对上述金属层301进行两次高温热退火，形成上述金属硅化物30。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的上述半导体结构的制作方法中，首先，提供基底，上述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于上述栅氧化层的远离上述衬底的部分表面上的栅极；之后，在上述基底的裸露表面上依次形成层叠的第一介质层和氧化层；之后，至少去除部分上述氧化层和部分上述第一介质层，剩余的上述氧化层和剩余的上述第一介质层形成侧墙结构，上述侧墙结构至少位于上述栅极的侧壁，且上述侧墙结构的厚度大于上述栅极的厚度；最后，在上述栅极的裸露表面上形成金属硅化物。该方法在基底的裸露表面沉积层叠的第一介质层和氧化层，第一介质层可以保证后续氧化层刻蚀干净的同时不会过刻蚀，保证外延层上的栅氧化层不被刻蚀，且经过刻蚀后剩余的第一介质层和剩余的氧化层形成的侧墙结构厚度较栅极厚，一定厚度的栅氧化层以及厚度较厚的侧墙阻挡后续形成金属硅化物时金属离子进入外延层中，从而防止漏电现象或短路现象的产生，进而解决了现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象的问题。
2)、本申请的上述半导体结构采用任一种上述的半导体结构的制作方法制作而成，上述半导体结构包括基底、侧墙结构以及金属硅化物，其中，上述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于上述栅氧化层的远离上述衬底的部分表面上的栅极；上述侧墙结构至少位于上述栅极的侧壁，且上述侧墙结构的厚度大于上述栅极的厚度；上述金属硅化物位于上述栅极的远离上述衬底的表面上。该半导体结构的外延层上有一定厚度的栅氧化层，另外侧墙结构的厚度高于栅极的厚度，一定厚度的栅氧化层以及厚度较厚的侧墙在形成金属硅化物时可以阻挡金属离子进入外延层中，从而防止漏电现象或短路现象的产生，进而解决了现有技术中金属穿透栅氧化层而导致器件产生漏电现象或短路现象的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于所述栅氧化层的远离所述衬底的部分表面上的栅极；
在所述基底的裸露表面上依次形成层叠的第一介质层和氧化层；
至少去除部分所述氧化层和部分所述第一介质层，剩余的所述氧化层和剩余的所述第一介质层形成侧墙结构，所述侧墙结构至少位于所述栅极的侧壁，且所述侧墙结构的厚度大于所述栅极的厚度；
在所述栅极的裸露表面上形成金属硅化物。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，至少去除部分所述氧化层和部分所述第一介质层，剩余的所述氧化层和剩余的所述第一介质层形成侧墙结构，包括：
去除部分所述氧化层，剩余的所述氧化层形成第一侧墙，所述第一侧墙覆盖所述栅极侧壁上的所述第一介质层的部分侧壁；
以所述第一侧墙为掩模，去除部分所述第一介质层，使得所述栅极的远离所述衬底的表面以及所述栅氧化层的远离所述衬底的部分表面裸露，剩余的所述第一介质层形成第二侧墙，所述第一侧墙和所述第二侧墙构成侧墙结构。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，提供基底，包括：
提供所述衬底；
在所述衬底的裸露表面上依次形成层叠的所述外延层以及所述栅氧化层；
在所述栅氧化层的裸露表面上形成栅极层；
去除部分所述栅极层，使得所述栅氧化层的远离所述衬底的部分表面裸露，剩余的所述栅极层形成所述栅极。
4.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述基底还包括位于所述栅极的远离所述衬底的表面上的介质部，提供基底，包括：
提供所述衬底；
在所述衬底的裸露表面上依次形成层叠的所述外延层以及所述栅氧化层；
在所述栅氧化层的裸露表面上依次形成层叠的栅极层和第二介质层；
去除部分所述第二介质层和部分所述栅极层，使得所述栅氧化层的远离所述衬底的部分表面裸露，剩余的所述栅极层形成栅极，剩余的所述第二介质层形成所述介质部。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，至少去除部分所述氧化层和部分所述第一介质层，剩余的所述氧化层和剩余的所述第一介质层形成侧墙结构，包括：
去除部分所述氧化层，剩余的所述氧化层形成所述第一侧墙，所述第一侧墙覆盖所述栅极侧壁上的所述第一介质层的部分侧壁；
以所述第一侧墙为掩模，去除部分所述第一介质层和所述介质部，使得所述栅极以及部分所述栅氧化层的远离所述衬底的表面裸露，剩余的所述第一介质层形成第二侧墙，所述第一侧墙和所述第二侧墙构成所述侧墙结构。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述栅极的裸露表面上形成金属硅化物，包括：
在所述栅极的裸露表面上形成金属层；
对所述金属层进行退火，形成所述金属硅化物。
7.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述介质部的材料包括SiN，所述介质部的厚度范围为
8.根据权利要求1至7中任一项所述的半导体结构的制作方法，其特征在于，所述第一介质层的材料包括SiN，所述第一介质层的厚度范围为
9.根据权利要求1至7中任一项所述的半导体结构的制作方法，其特征在于，所述氧化层的材料包括SiO2，所述氧化层的厚度范围为
10.一种半导体结构，其特征在于，所述半导体结构包括：
基底，所述基底至少包括依次层叠的衬底、外延层、栅氧化层以及位于所述栅氧化层的远离所述衬底的部分表面上的栅极；
侧墙结构，至少位于所述栅极的侧壁，且所述侧墙结构的厚度大于所述栅极的厚度；
金属硅化物，至少位于所述栅极的远离所述衬底的表面上。
11.根据权利要求10所述的半导体结构，其特征在于，所述侧墙结构包括第一侧墙和第二侧墙，所述第二侧墙位于所述栅极两侧的所述栅氧化层的部分表面上以及所述栅极的侧壁上，所述第一侧墙位于所述第二侧墙的侧壁以及所述第二侧墙的远离所述衬底的表面上。
CN202310798750.7A 2023-06-30 2023-06-30 半导体结构的制作方法和半导体结构 Pending CN116741640A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310798750.7A CN116741640A (zh) 2023-06-30 2023-06-30 半导体结构的制作方法和半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310798750.7A CN116741640A (zh) 2023-06-30 2023-06-30 半导体结构的制作方法和半导体结构

Publications (1)

Publication Number Publication Date
CN116741640A true CN116741640A (zh) 2023-09-12

Family

ID=87918401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310798750.7A Pending CN116741640A (zh) 2023-06-30 2023-06-30 半导体结构的制作方法和半导体结构

Country Status (1)

Country Link
CN (1) CN116741640A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117613003A (zh) * 2024-01-23 2024-02-27 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117613003A (zh) * 2024-01-23 2024-02-27 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件
CN117613003B (zh) * 2024-01-23 2024-04-16 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Similar Documents

Publication Publication Date Title
US6235597B1 (en) Semiconductor structure having reduced silicide resistance between closely spaced gates and method of fabrication
EP0777268A2 (en) Integrated circuit fabrication
US20020001935A1 (en) Method of forming gate electrode in semiconductor device
CN116741640A (zh) 半导体结构的制作方法和半导体结构
US6136675A (en) Method for forming gate terminal
US6221760B1 (en) Semiconductor device having a silicide structure
JPH11307722A (ja) 半導体装置の製造方法及び半導体装置
US6797618B2 (en) Method for forming silicide film of a semiconductor device
KR100243280B1 (ko) 반도체장치의 게이트패턴 및 그 제조방법
US20020013016A1 (en) Method for fabricating semiconductor device
KR100567879B1 (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR100529873B1 (ko) 반도체소자의 제조방법
US7378322B2 (en) Semiconductor device having non-uniformly thick gate oxide layer for improving refresh characteristics
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
JPH11204784A (ja) 半導体装置の製造方法
KR100356475B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20030042154A (ko) 실리사이드 패턴을 포함하는 반도체 트랜지스터의 제조 방법
KR100591178B1 (ko) 반도체 소자의 제조 방법
KR100451756B1 (ko) 반도체소자및그제조방법
KR100545902B1 (ko) 반도체 소자의 제조 방법
CN116613071A (zh) 半导体结构的制作方法和半导体结构
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR20010065149A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100474744B1 (ko) 반도체 소자의 게이트 스페이서 형성 방법
CN113921387A (zh) 半导体结构的制备方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination