JPS5814068B2 - 自動的に位置合せされたド−ピング領域を形成する方法 - Google Patents

自動的に位置合せされたド−ピング領域を形成する方法

Info

Publication number
JPS5814068B2
JPS5814068B2 JP54045539A JP4553979A JPS5814068B2 JP S5814068 B2 JPS5814068 B2 JP S5814068B2 JP 54045539 A JP54045539 A JP 54045539A JP 4553979 A JP4553979 A JP 4553979A JP S5814068 B2 JPS5814068 B2 JP S5814068B2
Authority
JP
Japan
Prior art keywords
layer
resist
lift
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54045539A
Other languages
English (en)
Other versions
JPS54159168A (en
Inventor
ビンセント・リ−・ライドアウト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS54159168A publication Critical patent/JPS54159168A/ja
Publication of JPS5814068B2 publication Critical patent/JPS5814068B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明に、ドープされる領域が次に作られる層の予め選
択された領域に自動的に位置合せされ、基板上の上記層
の予め選択された領域の下の上記基板内にドープされた
領域を提供するプロセスに関するものである。
特に本発明のプロセスは、後に”リフト・オフの決定”
手順として言及される技術の使用を含む。
半導体基板内の予め選択された領域にドーピングを提供
することは、種々の理由により多くのタイプの集積回路
構造体に用いられている。
例えばデイプレソション・モードのＭＯＳＦＥＴのチャ
ンネル領域にドーピングを提供すること、装置間のフィ
ールド絶縁分離領域の下にフィールド・ドーピングを提
供すること、ワン・デバイス・メモリ・セルの容量の一
つの電極として機能するドーピングを提供すること等が
望ましい。
便宜上、先行技術の問題と同様、本発明の説明は、以下
主にフィールド絶縁分離領域の下のフィールド・ドーピ
ングを提供することに関して述べられている。
しかしながら、本発明のプロセスは集積回路の予め選択
された領域一般にドーピングを提供するのに応用ができ
、フィールド絶縁分離領域の下のドーピングに限定され
ないことは理解すべきだ。
さらに、本プロセスＨＭＯＳＦＥＴ，ハイポーラ、又に
ＭＥＳＦＥＴ集積回路のような種々のタイプの集積回路
に応用ができることである。
集積回路できわめて重要なことは、同じ基板上の隣接す
る装置を電気的に絶縁分離するために提供される手段で
ある。
製造ステップ即ち絶縁分離を提供するステップは、装置
の電気特性同様装置間の間隔（すなわち装置のパンキン
グ密度）ニ影響を及ぼす。
絶縁分離領域の下のドーピングの存在は、しばしば”寄
生チャンネル・ストッパー″のドーピングとして言及さ
れ、わずかにドープされた基板が用いられる場合、フィ
ールド絶縁分離領域の下の反転による好ましからざる導
電を取り除くために重要である。
わずかにドープされた基板の使用に、信頼性を低下させ
る熱電子効果を減らすと共に、性能を低下させる拡散さ
れたラインの容量を減らすためにも行なわれている。
フィールド絶縁分離領域の下のチャンネル・ストッパー
ドーピングと共に、ゲートしきい電圧を許容動作レベル
に合わせるために、また大抵装置領域に本発明のチャン
ネル・ドーピングが存在する。
チャンネル・ストッパー即ち”フィールドドーピングを
提供するために用いられる一つの技術は、余分のマスキ
ング・ステップを用いることである。
この試みｉＲ．Ｊ−ｗｈｉｔｔｅｒ著”Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｍｅｍｏｒｉｅｓ： Ｔｈｅ Ｉｍｐａ
ｃｔ ａｎａ Ｍｏｍｅｎｔｕｍ ｏｆ Ｃｕｒｒｅｎ
ｔ Ｔｅｃｈｎｏｌｏｇｙ″，ＩＥＥＥ Ｅｌｅ−ｃｔ
ｒｏ ７６ Ｍｅｅｔｉｎｇ Ｔｅｃｈ−Ｄｉｇｅｓｔ
ｐＳｅｓｓｉｏｎ３３ｐ第２頁ｖＢｏｓｔｏｎ，５月１
１日１９７６年に述べられている。
第１図に示されているこの結果得られる絶縁分離の構造
体ほ、絶縁物質（すなわち二酸化シリコン）に自動的に
位置合せされないドーピング領域を提供する。
結局この技術は余分なマスキング操作同様余分な領域が
必要となりこれゆえに装置のバツギング密度を減らすこ
とになる不利な点を受ける。
絶縁領域を決めるために用いられるレジスト領域は、装
置領域の上よりもむしろ絶縁領域の上に設けられる。
この技術は時には埋設又は“プレーナ”絶縁分離と呼ば
れる。
Ｗｈｉｔｔｉｅｒによる上記文献には、フィールド絶縁
分離に関するフィールド・ドーピングの自動位置合せを
提供する他の絶縁分離技術が述べられている。
この技術は時には選択又は局所又は半埋設酸化物と呼ば
れ、米国特許第３７５１７２２号及び米国特許第３７５
２７１１号に述べられている，チャンネル・ストッパー
に自動的に位置合せされた埋設絶縁酸化物を形成するた
めに、窒化シリコンのような酸化障壁層が装置領域に画
成される。
薄い二酸化シリコン層が、画定を助け且つ下のシリコン
基板への損傷を防ぐために、窒化シリコン層のどちら側
かに提供される。
装置領域を決めるために用いられるレジスト・パターン
は、注入マスクとしても働く。
レジスト領域はさらに装置領域の上にも設けられる。
半埋設酸化物による絶縁分離の構造は、第２図に示され
ている。
この図には、フィールド・ドーピング及びフィールド絶
縁分離の自動位置合せ、ただ一度のマスキング・ステッ
プを用いること、及び改良されたプレーナ性を含む多く
の魅力的な特徴を持っている。
しかしながら、この手順にはまだ多くの不利な点が存在
する。
例えば装置領域の上の窒化物のような酸化障壁層の存在
により歪みが生じ、これゆえにフィールド絶縁分離領域
を形成するのに必要な熱酸化の間に装置領域に回復しな
い損傷を与える。
さらに装置領域は好ましくないことに減少し、フィール
ド絶縁分離領域は好ましくないことに横の酸化により増
加する。
即ち通常のいわゆる“鳥のくちばし効果”と言われＥ．
Ｂａｓｓｏｕｓ，Ｈ，Ｎ，Ｙｕ，及びＶ．Ｍａｎｉｓｃ
ａｌｃｏ著”ＴｈｅＦｏｒｍａｔｉｏｎ ｏｆ Ｂｉｒ
ｄｓ Ｂｅａｋ ｉｎ Ｓｉ Ｓｔｒｕｃｔｕｒｅ ｗ
ｉｔｈ Ｒｅｃｅｓｓｅｄ Ｓｉ０２”ｐＥｘｔｅｎｄ
ｅｄ Ａｂｓ 一ｔｒａｃｔｓｅ第４５７頁及至第４５
８頁、ＥＣＳＦａｌｌ ＭｅｅｔｉｎｇｔＤａｌｌａｓ
，１０月５日乃至１０日１９７５年に述べられている。
さらに、手順に装置領域を保護し決定するために、二酸
化シリコン（基板保護）、窒化シリコン（酸化障壁層）
及び二酸化シリコン（画成酸化物層）の余分な層を必要
とする。
さらに画成酸化物層の除去は、特に比較的厚い酸化物層
が例えば、米国特許第３８９９３６３号に述べられてい
るように形成された十分埋設した酸化物絶縁領域に必要
な時には、埋設酸化物の厚さ又はその横の広がりに影響
を及ぼす。
第１図のプレーナ絶縁分離と第２図の埋設絶縁分離とを
比較すると、フィールド及び装置領域を画成スるレジス
ト・マスキング・パターンが装置領域の上に設けられ、
これによりまたフィールド・ドーピングが装置領域に入
るのを妨げる注入マスクとして働くことができるので、
埋設酸化物技術では自動的に位置合せされたフィールド
・ドーピングが生じる。
フィールド酸化物は熱酸化により局所的に形成される。
プレーナ絶縁分離技術では、レジスト・マスキング・パ
ターンにフィールト領域の上に設けられ、装置領域の二
酸化シリコンを局所的に食刻により取り除くことにより
装置領域は現われる。
従って、本発明の目的は、グレーナ絶縁分離の簡略化（
すなわち窒化シリコンを用いず、又鳥のくちばしの問題
を生じない）と共に一度の写真平版パターン画定ステッ
プで自動的に位置合せされたフィールド・ドーピングを
提供することである。
フイード・ドーピングを伴なうプレーナ絶縁分離を提供
することの問題への一つの試みＵ、Ｒ…Ｈ−Ｄｅｎｎａ
ｒｄ及びＶ．Ｌ−Ｒｉｄｅｏｕｔ著″Ｎ一Ｃｈａｎｎｅ
ｌ ＭＯＳＦＥＴＳ ｈａｖｉｎｇ ａ Ｃｏｍｍｏｎ
Ｆｉｅｌｄ−Ｃｈａｎｎｅｌ Ｉｍｐｌａｎｔ″ＩＢ
Ｍ Ｔｅｃｈ．Ｂｕｌｌｅｔｉｎｙ第１８巻、第１２８
９頁乃至第１２９１頁、９月１９７５年であり、この中
でに通常のフィールド絶縁分離及び装置のチャンネルの
ドーピングが単一ステップで提供されている。
きわたって簡単であるが、このプロセスにチャンネルド
ーピングがフィールド・ドーピングを制御するという不
利な点を持っている。
しばしば、フィールド領域内の絶縁分離の保護を向上さ
せるために、５乃至１０倍フィールド・ドーピングをチ
ャンネル・ドーピングよ９多く行なう。
従って、さらに本発明の目的はフィールドの絶縁分離特
性を改良するために装置のチャンネル・ドーピングから
フィールドの絶縁分離ドーピングを分離することである
。
集積回路を準備するのに含まれる写真平版のマスキング
・ステップは最も重大であるので、できる限り数少ない
マスキング・ステップを用いることが重要である。
写真平版のマスキングステップは実際に行なわれる場合
高度の正確さとレジストレーション及び非常な注意が必
要である。
プロセスにおける各々余分な写真平版のマスキング・ス
テップは、マスクの欠陥による表面損傷を導入し、プロ
セスの収量を減らし従って実際に製造コヌトな増加させ
るマスクとマスクのレジストレーンヨンの問題を増加さ
せる。
例えば高温の熱処理の数のような他の要素が収量及びコ
ストに影響を及ぼすが、ＦＥＴ集積回路製造における根
本的な目的は、所望の装置の構造の特定の集積回路アレ
イを作るために必要な基本的な写真平版のマスキング・
ステップの数を最小にすることである。
結局、本発明のさらに目的は、予め選択された絶縁分離
領域の下のドーピングの組み込み及び絶縁分離領域の製
造に、ただ一度の写真平版マスキングステップを必要と
するプロセスを提供することである。
本発明は、ドープされた領域が基板上に存在する層のう
ち次に作られる予め選択された領域に自動的に位置合せ
される、上記層の被選択領域の下の基板内にイオン注入
されるドープ領域を提供するプロセスに関するものであ
る。
プロセスはシリコンのような半導体基板上の二酸化シリ
コンのような物質の第１の層を提供することを含む。
イオン注入されるドープ領域は、次に第１の層の被選択
部分の下に形成されることになる。
レジスト・マスキング層は第１の層の上に提供される。
レジスト・マスキング層は垂直な側壁（すなわち基板の
上部表面に垂直である。
）を持つか、又は好ましくはアンダーカットされる。
ホウ素イオンのような活性不純物に、第１の層の下にイ
オン注入された領域を提供するために、レジスト・マス
キング物質により覆われないこれらの領域の第１の層を
通ってイオン注入される。
第１の層の厚さ及びレジスト・マスクとその下の第１の
層の部分との結合した厚さの関係は、レジスト・マスク
とその下の第１の層の部分が注入されるイオンがこれら
を通過することを完全に妨げるような厚さである。
アルミニクムのようなリフト・オフ物質の層が、スパッ
タリング又は蒸着のような方向性の付着技術により第１
層とンジスト層の上に付着される。
リフト・オフ物質の層の厚さはレジストの厚さより小さ
い。
リフト・オフ物質の層及びレジストの相対的な厚さや、
Ｖジストの形及びリフト・オフ物質の付着方法の点から
、リフト・オフ物質はレジストの側壁には付着せず、ギ
ャップはレジスト層と、第１の層の上であるがレジスト
層の上ではないリフト・オフ物質のその部分との間に形
成される。
レジスト層は溶剤に廖かすことにより取り除かれる。
レジスト層の上に付着したリフト・オフ物質の層は、完
全にレジスト層と共に取り除かれる。
レジスト層の下の第１の層の部分はプラズマ食刻のよう
な食刻によって取り除かれる。
それからリフト・オフ物質の残った部分は、容剤に宕か
すことにより第１の層の上から取り除かれる。
このようにして、イオン注入される領域の上に設けられ
た第１の層の作られた被選択領域の境界に縁部で自動的
に位置合せされた基板内のイオン注入された領域が得ら
れる。
レジスト・パターンが形成された後、リフト・オフ層が
付着される前にイオン注入ステップを行なうことが、本
発明における重要な点である。
本発明の技術を用いることにより、マスキング・パター
ンに実際にイオン注入前の装置領域の上から注入後のフ
ィールド絶縁分離領域の上に置き換えられる。
便宜上、プレーナニ酸化シリコンの絶縁分離プロセスに
おけるフィールド・ドーピングを提供することに、本発
明の独特な製造段階の説明は向けられている。
最小のマスキング・ステップと共に自動的に位置合せさ
れることも望む時は、基板の上に存在する層の予め選択
された領域の下のイオン注入される領域を提供するため
に、もちろんステップが応用できることに理解できる。
さらに製造ステップの説明は、半導体基板としてＰタイ
プのシリコン及び注入される不純物種としてＰタイプの
不純物を用いた好ましい例が用いられる。
これはｎチャンネルのＦＥＴ技術に通じる。
従って、ＰチャンネルのＦＥＴ技術では本発明によると
ｎタイプの基板とｎタイプの注入不袖物が用いられるこ
とに理解できる。
説明がｎタイプの不純物で行なわれる時に、プロセスは
Ｐタイプの不純物にも応用でき、またその逆も同様であ
ることは理解できる。
また本発明はシリコン以外の基板にも応用できる。
さらに、ここで用いられている”金属タイプの相互接続
線′又は”高導電性の相互接続線″は、導電性の金属が
一般に持っている大きさの導電性を持つことができる非
金属物質（例えば高ドープされた多結晶シリコン又は非
金属性のシリサイド）はもちろんアルミニクムのような
金属線のことである。
さらに、多結晶シリコン及び多結晶性シリコンはここで
に先行技術におけるように同じ意味で用いられている。
その上、６第１のタイプ”の不純物及び”第２のタイプ
”の不純物に言及する時は、”第１のタイプ″はｎ又は
Ｐタイプの不純物であり１第２のタイプ”は反対の導電
性のタイプであることば理解できる。
すなわち、もし６第１のタイプ″がＰなら゛第２のタイ
プ″はｎであり、”第１のタイプ″がｎなら６第２のタ
イプ”ＵＰである。
第４Ａ図には、１として示された最初の一般的な構造体
の一部分が示されている。
Ｐタイプのシリコン基板２は約１０乃至１５Ω・ｃｍの
比抵抗を持ち、又所望の結晶方向（例えば＜１００＞）
を持つ。
基板に通常の結晶成長技術によりホウ素のようなＰタイ
プの不純物が存在する中で成長したＰタイプのシリコン
・ボウル（ｂｏｕｌｅ）を薄く切り磨くことにより準備
される。
シリコンの他のＰタイプの不純物としてはアルミニウム
、ガリクム及びインジクムを含む。
次に、約１５００乃至５０００Ａ，好ましくは約２５０
０乃至約４０００Ａの比較的薄い二酸化シリコン層３が
、水蒸気が存在する約９００乃至１０００℃で酸化のよ
うな湿った熱酸化により成長する。
これば最終的なフィールド酸化物の厚さではないが、最
初のフィールド酸化物の厚さとみなせる。
次に、レジストが付加され、レジヌト層に予め選択され
たパターンを提供するためにマスキングパターンを通し
て入射放射線に晒される。
レジスト・パターンの縁部又は側壁が垂直か又に第４Ａ
図に示されているように好ましくはアンダー・カットさ
れたパターンを提供するために、レジスト４の物質及び
露光と現像の方法が選択される。
言い換えれば、側壁は基板近くの底の部分で外に広がら
ないし又はフレアー・アウトしない。
さらに他の言い方をすれば、層３に接するレジストの下
の表面の面積ぱ、上記下の表面より上に位置したレジス
ト・パターン４の少なくともある部分の面積に等しいか
又はより小さい。
便宜上、上記下の表面より上に位置したレジスト・パタ
ー７４の部分とは、レジスト・パターン４の上の部分と
みなすことができる。
例えば、酸化物質３０近くの部分が露光又は現像技術に
対してより敏感である２つの異なるレジスト物質を用い
ることにより、アンダーカッティングは達成される。
従って、レジストの上の部分に比べて多くのレジストが
取リ除かれる。
さらに酸化物層から離れた部分に比べて最も近くの部分
をより速く食刻することになるレジスト物質もまた用い
られる。
もし望むなら電子線露光のように深さに対して露光が変
化するような技術が用いられる。
このような技術では、電子が酸化物質から後方散乱し一
これにより酸化物層に最も近い物質をさらに露光する。
アンダーカットを提供するために用いられる技術は良く
知られているので、ここではさらに詳細に説明する必要
はない。
アンダーカットのレジスト・マスキング層は、ポリメチ
ル・メタクリレート物質及び電子線放射による露光（Ｍ
−Ｈａｔｚａｋｉｓ著、Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ
Ｅｌｅｃｔｒｏ−ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ
，第１１６巻、第１０３６頁、７月１９６９年参照）、
又は他のアンダ一カソト・レジスト物質である。
アンダーカントのマスキング層を用いる時、側壁におい
てレジスト層の各厚さに対して少なくとも約０．１ミク
ロンをアンダ一カノトすることが典型的である。
また、アンダ一カソトの層を用いる時、レジスト層の全
厚さの少なくとも５０％又一般的には約９０％アンダ一
カノトすることが典型的である。
レジスト層に一般に約５０００乃至約１５００ＯＡの厚
さ、好ましくは約１０００ＯＡの厚さであり、大抵イオ
ン注入の際通過するレジスト層の下の酸化物層の厚さに
小なくとも等しいか又はより厚いかである。
典型的なレジスト物質は基板上に回転してのせられるポ
リメチル・メタクリレートである。
露光後、基板に約１７０℃で１５分間ベークされる。
試料にレジストの所望のパターンを提供するために散乱
電子線により露光される。
レジスト・パターンはアルコール及びケトンの溶液に浸
すことにより現像される。
次に、ホウ素イオン，５のようなＰタイプの不純物がイ
オン注入される。
例えばホウ素イオンは約２Ω・ｃｍのフィールド表面ド
ーピング６を提供する約１５０ＫｅＶのエネルギーで５
Ｘ１０１２−原子／ｃｍ２の量注入される。
１５０ＫｅＶのエネルギーのホウ素に約４００ＯＡの範
囲で、約７０ＯＡの標準偏差を持つ。
このステップでに、レジスト層４に、イオンがレジスト
層４とその下の熱酸化物層３をともに通過することはな
いが、レジスト物質４によって覆われていない酸化物質
３０部分を通過するようなイオン注入マスクとして働く
、例えば、もし酸化物層の厚さが約２５０ＯＡであるな
ら、注入量の約９８．４％が酸化物を通過し、続いて形
成される装置領域の２５０ＯＡの酸化物に１０００ＯＡ
の厚さのレジヌトが加わった部分をホク素イオンは全
く通過しない。
次に、リフト・オフ物質７０層（第４Ｃ図参照）がビジ
スト・パターンの側壁を被覆せずに且つレジスト層とそ
の上以゛外のリフト・オフ物質の部分との間にギャップ
８を提供するように方向性の方法の付着技術を用いるこ
とにより付着される。
リフト・オフ物質はレジスト物質と異なる物質でなけれ
ばならないし、レジスト物質を取り除くために用いられ
る同じ方法（例えば同じ食刻剤）により取り除かれなく
てはならない。
リフト・オフ物質７は、その下に存在する層３の物質と
も異なっていなければならない。
リフトオフ物質７ぱアルミニウム、チタニウム又はタン
グステンのような金属、多結晶シリコン、クリサイド、
窒化シリコンのような酸化障壁層、及び酸化シリコンで
ある。
アルミニウムのリフト・オフ層は蒸着又にスパンタリン
グのような方向性の付着技術により付加される。
用いられる技術及び物質としては、レジストの側壁の被
覆が起こらずに、リフト・オフ技術が続いて用いられる
ように示されているギャップがレジスト領域の回りのす
べてに提供されるように方向性の付着が提供されなけれ
ばならない。
リフト・オフ層７に、酸化物層の上に残っているリフト
・オフ層の部分とレジヌト物質の残っている部分との間
に所望のギャップ８が存在するようにレジスト層４より
薄くなければならない（第４Ｃ図参照）。
さらにリフト・オフ物質の層の厚さは、酸化物層３の所
望の部分９を続いて取り除く場合にマスクとして働くよ
うでなければならない。
リフト・オフ物質に一般に約２０００及至約７５０ＯＡ
である。
例えば、リフト・オフ層は約１０００ＯＡの厚さのレジ
スト層を用いる時は約５００ＯＡの厚さである。
レジスト層４はリフト・オフ物質と化学的に反応しない
熱いトリクロルエチレンのような食刻剤に容かすことに
よる通常の手段により取り除かれる。
食刻剤中で醇かすようなレジスト層の除去においては、
ンジスト層の上のリフト・オフ物質もまた第４Ｄ図に示
されているように取り除かれる。
フィールド，酸化物層の上に残っているリフト・オフ物
質１０は、酸化物層３の予め選択された部分９の除去の
マスクとしてもはや適している。
酸化物層３の予め選択された部分９はプラズマ又は反応
性イオン食刻のような適当な手段、あるいに緩衝ＨＦの
ような化学性食刻の使用、あるいはこれらの技術の組み
合せにより第４Ｅ図に示されているように取り除かれる
。
残ったリフト・オフ物質１０ぱ、リフト・オフ物質を取
り除くが他の層には傷つけない適当な食刻剤を用いるこ
とにより、第４Ｆ図に示されているようにはや取り除か
れる。
第４Ｆ図に示されているように、この結果構造体は、ド
ープされた領域がフィールド酸化物領域の縁部で自動的
に位置合せされた、フィールド絶縁分離領域１２の下の
ドープされた領域６を含む。
第５Ａ乃至第５Ｄ図は、本発明のプロセスを用いた金属
ゲー｝ＦＥＴの準備を示している。
第６Ａ乃至第６Ｄ図は、上記金属ゲー｝ＦＥＴの準備に
おいてあるステップで用いられたマスキング・ステップ
を示す。
第５Ａ及び第６Ａ図は、基板上の予め選択された位置に
設けられた約１５００乃至約５００ＯＡの二酸化シリコ
ンの最初のフィールド酸化物層２２を含むＰタイプのシ
リコン基板２１を示す。
さらにｎタイフの燐不純物が基板２１中の予め選択され
た位置２０及び２３で拡散された。
これらのｎタイプの不純物領域に続いてＦＥＴのンース
及びドレイン領域として用いられることになる。
さらに熱酸化物層２４が全基板上に成長する。
次に、先に述べた方法を用いて、好ましくはアンダーカ
ントの部分を持つレジストが酸化物の予め選択された部
分の上に提供される。
それからホウ素のようなＰタイプのイオン１５が、レジ
スト物質及び酸化物質の結合した部分の下の部分を除い
てすべての位置で酸化物層を通ってシリコン基板に注入
される。
ホワ素イオンＨ、ｎ＋のソース及びドレイン領域がＰ＋
のチャンネル・ストッパーと重なり合っているこれらの
領域１６以外に寄生のチャンネルストッパーを提供する
。
ｎ十領域のドーピング濃度は、Ｐ十のチャンネル・スト
ッパーの濃度より約１００倍又は好ましくは約１０００
倍大きい。
金属のようなリフト・オフ物質の層が、ギャップがレジ
スト層及び酸化物上のリフト・オフ物質のその部分との
間に形成されるように先に述べた方法で、レジスト層の
上及び基板の他の部分の上に付着される。
レジスト層は、もはやその上のリフト・オフ層を取り除
く溶液に溶かされて取り除かれる。
次に、レジスト層により先に覆われていた酸化物が基板
まで食刻することにより取り除かれる。
リフト・オフ物質の残りの部分はもはや溶液に溶かされ
て取り除かれる。
第５Ｂ図に示されているように、フィールト酸化物２２
及び絶縁酸化物２４中の開孔２５，２６２７及び２８は
、もはや第６Ｂ図に示されているようにマスキング・パ
ターンを用いて提供される。
これらの開孔ぱ続いて基板接点３０，ＦＥＴのソース接
点３１，ＦＥＴのゲート接点３２及びＦＥＴのドレイン
接点３３を提供する。
次に６５ＯＡの厚さの酸化物層が開孔２５，２６，２γ
及び２８で再成長する。
第６Ｃ図に示されているマスキング・パターンが所望の
領域２７にのみＦＥＴのゲート絶縁層２９を保つために
用いられる。
第６Ｄ図に示されたマスキング・パターンヲ用いて、基
板２１へのオーミノク接続３０，ＦＥＴのンース２３へ
のオーミック接続３１，ＦＥＴのドレインへのオーミツ
ク接続３３を提供し、ＦＥＴのゲート３２を提供するた
めに、金属パターンが形成される。
良く知られた表面安定化、ダイシング（ｄｉｃｉｎｇ）
及びボンデイング操作（図示されず）が行なわれ、集積
回路が完成する。
以上の手順は金属ゲートの技術に関して述べられたが、
先に述べたように本発明のプロセスは特に多結晶シリコ
ンゲート及びバイポーラ・トランジスタ技術に適してい
ることは理解できる。
【図面の簡単な説明】
第１図は、２つのマスキング操作を用いる先行技術の手
順による自動的に位置合せされないフィールド・ドーピ
ングを伴なうプレーナ絶縁分離を示す。 第２図は、一つのマスキング操作を用いる先行技術の手
順による自動的に位置合せされたフィールド・ドーピン
グを伴なう半埋設酸化物の絶縁分離を示す。 第３図は、一つのマスキング操作を用いる先行技術の手
順による共通のフィールド及び装置チャンネル・ドーピ
ングを伴なうプレーナ絶縁分離を示す。 第４Ａ乃至４Ｆ図は、本発明による製造の種々の段階を
示す断面図である。 第５Ａ乃至第５Ｄ図は、本発明の技術を用いて製造する
種々の段階での金属ゲー｝ＦＥＴの断面図である。 第６Ａ乃至第６Ｄ図は、本発明の技術を用いて製造する
種々の段階での金属ゲー｝ＦＥＴの基本的な写真平版の
マスクの平面図を示す。 ２……シリコン基板、３…ｗ二酸化シリコン層、４……
レジスト、５……ホウ素イオン、６……フィールド表面
ドーピング、７．１０……リフト・オフ物質、８……ギ
ャップ、９……選択部分、１２……フィールド絶縁分離
領域。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板を準備し、上記基板の上に第１の物質の
    層を形成し、側壁が上記基板の上の表面に垂直か又にア
    ンダーカノ卜されたレジスト・マスクを上記第１の層の
    上に形成し、上記レジスト・マスクにより覆われていな
    い上記第１の層の領域を通して不純物をイオン注入し上
    記第１の層の下にイオン注入された領域を形成し、リフ
    ト・オフ物質が上記レジストの側壁に付着せず且つ上記
    レジスト層と上記レジスト層の上以外の上記第１の層の
    上のリフト・オフ物質の部分との間にギャップが形成さ
    れるような程度上記レジストの厚さより薄い上記リフト
    ・オフ物質の層を上記第１の層及び上記レジスト層の上
    にスパッタリング又は蒸着により付着し、上記レジスト
    層を溶かすことにより取り除きこれによりまた上記レジ
    スト層と共に上記レジスト層の上に付着した上記リフト
    ・オフ物質の層も取り除き、上記レジスト層の下にあつ
    た上記第１の層の部分を取り除き、上記第１の層から上
    記リフト・オフ物質の層を取り除くことより成る、自動
    的に位置合せされたドーピング領域を形成する方法。
JP54045539A 1978-06-05 1979-04-16 自動的に位置合せされたド−ピング領域を形成する方法 Expired JPS5814068B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US000000912797 1978-06-05
US05/912,797 US4144101A (en) 1978-06-05 1978-06-05 Process for providing self-aligned doping regions by ion-implantation and lift-off

Publications (2)

Publication Number Publication Date
JPS54159168A JPS54159168A (en) 1979-12-15
JPS5814068B2 true JPS5814068B2 (ja) 1983-03-17

Family

ID=25432462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54045539A Expired JPS5814068B2 (ja) 1978-06-05 1979-04-16 自動的に位置合せされたド−ピング領域を形成する方法

Country Status (5)

Country Link
US (1) US4144101A (ja)
EP (1) EP0005741B1 (ja)
JP (1) JPS5814068B2 (ja)
CA (1) CA1116313A (ja)
DE (1) DE2961594D1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
US4472874A (en) * 1981-06-10 1984-09-25 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming planar isolation regions having field inversion regions
US4398964A (en) * 1981-12-10 1983-08-16 Signetics Corporation Method of forming ion implants self-aligned with a cut
GB2117175A (en) * 1982-03-17 1983-10-05 Philips Electronic Associated Semiconductor device and method of manufacture
DE3371837D1 (en) * 1982-12-08 1987-07-02 Ibm Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
US4564584A (en) * 1983-12-30 1986-01-14 Ibm Corporation Photoresist lift-off process for fabricating semiconductor devices
US4584761A (en) * 1984-05-15 1986-04-29 Digital Equipment Corporation Integrated circuit chip processing techniques and integrated chip produced thereby
US4585342A (en) * 1984-06-29 1986-04-29 International Business Machines Corporation System for real-time monitoring the characteristics, variations and alignment errors of lithography structures
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
DE3609274A1 (de) * 1986-03-19 1987-09-24 Siemens Ag Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes
US4935797A (en) * 1988-10-31 1990-06-19 International Business Machines Corporation Heterojunction bipolar transistors
US5017459A (en) * 1989-04-26 1991-05-21 Eastman Kodak Company Lift-off process
JPH03138938A (ja) * 1989-10-24 1991-06-13 Toshiba Corp 半導体装置の製造方法
US5212117A (en) * 1989-10-24 1993-05-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device contact structure using lift
US5719891A (en) 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
US6304588B1 (en) * 1997-02-07 2001-10-16 Xerox Corporation Method and structure for eliminating polarization instability in laterally-oxidized VCSELs
TW327241B (en) * 1997-07-24 1998-02-21 United Semiconductor Corp The method for lowing down gate boundary capacitor
KR100257997B1 (ko) * 1997-12-30 2000-06-01 김규현 자기 정렬 마스크 형성 방법
US6514840B2 (en) * 1999-04-13 2003-02-04 International Business Machines Corporation Micro heating of selective regions
JP3691780B2 (ja) * 2001-11-01 2005-09-07 Ｔｄｋ株式会社 パターン化薄膜形成方法およびマイクロデバイスの製造方法
US7257141B2 (en) * 2003-07-23 2007-08-14 Palo Alto Research Center Incorporated Phase array oxide-confined VCSELs
US7794614B2 (en) * 2007-05-29 2010-09-14 Qimonda Ag Methods for generating sublithographic structures
US9236257B2 (en) * 2013-03-13 2016-01-12 Varian Semiconductor Equipment Associates, Inc. Techniques to mitigate straggle damage to sensitive structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6604962A (ja) * 1966-04-14 1967-10-16
FR1528710A (fr) * 1966-04-14 1968-06-14 Philips Nv Procédé d'application de contacts sur un corps semiconducteur et dispositif à cet effet
NL164424C (nl) * 1970-06-04 1980-12-15 Philips Nv Werkwijze voor het vervaardigen van een veldeffect- transistor met een geisoleerde stuurelektrode, waarbij een door een tegen oxydatie maskerende laag vrijgelaten deel van het oppervlak van een siliciumlichaam aan een oxydatiebehandeling wordt onderworpen ter verkrijging van een althans gedeeltelijk in het siliciumlichaam verzonken siliciumoxydelaag.
GB1384028A (en) * 1972-08-21 1974-02-12 Hughes Aircraft Co Method of making a semiconductor device
FR2206585B1 (ja) * 1972-11-13 1977-07-22 Radiotechnique Compelec
US3867148A (en) * 1974-01-08 1975-02-18 Westinghouse Electric Corp Making of micro-miniature electronic components by selective oxidation
US4030942A (en) * 1975-10-28 1977-06-21 International Business Machines Corporation Semiconductor masking for device fabrication utilizing ion implantation and other methods

Also Published As

Publication number Publication date
JPS54159168A (en) 1979-12-15
US4144101A (en) 1979-03-13
DE2961594D1 (en) 1982-02-11
CA1116313A (en) 1982-01-12
EP0005741A1 (en) 1979-12-12
EP0005741B1 (en) 1981-12-23

Similar Documents

Publication Publication Date Title
JPS5814068B2 (ja) 自動的に位置合せされたド−ピング領域を形成する方法
US4343082A (en) Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4192059A (en) Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
CA1210528A (en) Method for fabricating mos device with self-aligned contacts
US4268321A (en) Method of fabricating a semiconductor device having channel stoppers
EP0128751B1 (en) Manufacturing method of schottky gate fet
JPS5950567A (ja) 電界効果トランジスタの製造方法
JPH03157937A (ja) Ｍｉｓトランジスタを具備する半導体デバイスを製造する方法
JPH0346976B2 (ja)
JPS6249750B2 (ja)
GB2108759A (en) Method for defining submicron features in semiconductor devices
US4514893A (en) Fabrication of FETs
USRE32613E (en) Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4090289A (en) Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS
JPS6351550B2 (ja)
US4700455A (en) Method of fabricating Schottky gate-type GaAs field effect transistor
GB2074374A (en) Method of making field effect transistors
JPS6326553B2 (ja)
JPH0298143A (ja) Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法
EP0201713A1 (en) Method of making a FET gate by angled evaporation
Rideout et al. MOSFET's with polysilicon gates self-aligned to the field isolation and to the source and drain regions
GB2140616A (en) Shallow channel field effect transistor
JPH01251669A (ja) 電界効果トランジスタの製造方法
GB2024504A (en) Manufacture of Integrated Circuits