KR100257997B1 - 자기 정렬 마스크 형성 방법 - Google Patents

자기 정렬 마스크 형성 방법 Download PDF

Info

Publication number
KR100257997B1
KR100257997B1 KR1019970078398A KR19970078398A KR100257997B1 KR 100257997 B1 KR100257997 B1 KR 100257997B1 KR 1019970078398 A KR1019970078398 A KR 1019970078398A KR 19970078398 A KR19970078398 A KR 19970078398A KR 100257997 B1 KR100257997 B1 KR 100257997B1
Authority
KR
South Korea
Prior art keywords
nitride film
mask
nitride layer
semiconductor substrate
pattern
Prior art date
Application number
KR1019970078398A
Other languages
English (en)
Other versions
KR19990058299A (ko
Inventor
김상용
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019970078398A priority Critical patent/KR100257997B1/ko
Priority to US09/223,458 priority patent/US6090715A/en
Publication of KR19990058299A publication Critical patent/KR19990058299A/ko
Application granted granted Critical
Publication of KR100257997B1 publication Critical patent/KR100257997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Abstract

화학 기계적 경면 연마(CMP : chemical-mechanical polishing)를 이용한 반도체 제조 공정의 자기 정렬 마스크 형성 방법에 관한 것으로, 소자 영역이 정의된 반도체 기판에 산화막과 제1 질화막을 연속하여 증착한 다음, 제1 질화막을 포토 리소그래피 공정에 의해 식각하여 제1 질화막 패턴을 형성하고, 제1 질화막 패턴을 마스크로 하여 산화막을 패터닝한 후, 제1 질화막 패턴을 식각하여 제거한다. 그리고, 제1 질화막 패턴이 제거된 반도체 기판에 제2 질화막을 증착한 후, 화학 기계적 경면 연마 공정에 의해 연마한 다음 산화막을 제거하여 제2 질화막 패턴을 형성한다. 이렇게 함으로써 반도체 소자의 웰 형성 및 각 트랜지스터의 제조시 소자 도핑 영역인 웰 영역과 다른 영역에 화학 기계적 경면 연마 공정을 이용한 자기 정렬 방법을 통하여 단 하나의 포토 마스크 공정으로 반도체 소자 제조 공정을 간단하게 할 수 있다.

Description

자기 정렬 마스크 형성 방법
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 더욱 상세하게는 화학 기계적 경면 연마(CMP : chemical-mechanical polishing)를 이용한 반도체 제조 공정의 자기 정렬 마스크 형성 방법에 관한 것이다.
일반적으로 모스 트랜지스터는 반도체 기판에 형성된 소스/드레인 영역과, 이 소스/드레인 영역이 형성된 반도체 기판 상에 게이트 산화막과 게이트 전극이 형성된 구조를 가진다.
또한, 소스/드레인 영역의 안쪽에 불순물의 농도가 엷은 LDD 영역을 둔 구조의 모스 트랜지스터가 주로 사용된다.
이러한 모스 트랜지스터는 채널의 종류에 따라 N채널 모스 트랜지스터와 P채널 모스 트랜지스터로 나눌 수 있으며, 상기 각 채널의 모스 트랜지스터가 하나의 반도체 기판에 형성되는 경우 이를 CMOS(complementary metal oxide semiconductor) 트랜지스터라 한다.
CMOS 트랜지스터는 LOCOS 방법이나 트랜치 방법에 의해 소자 영역이 정의된 반도체 기판에 불순물의 농도가 높은 P웰 또는 N웰을 형성한 후, P웰에는 N채널 트랜지스터를 형성하고, N웰에는 P채널 트랜지스터를 형성함으로써 제조한다.
이와 같은 CMOS 트랜지스터의 제조에 있어서, 소자 영역이 정의된 반도체 기판에 웰을 형성할 경우, 각 웰에 이온 주입을 위해 반대측 웰 형성 영역을 커버하기 위한 서로 다른 포토 마스크와 그에 따른 마스크 공정이 필요하다.
그리고, P채널 트랜지스터를 형성하기 위해 반도체 기판의 N채널 영역을 커버하는 마스크와 N채널 트랜지스터를 형성하기 위해 반도체 기판의 P채널 영역을 커버하는 마스크의 두 개의 다른 포토 마스크와 그에 따른 마스크 공정이 필요하다. 또한, 그 외 추가적인 마스크 공정이 매우 많이 필요하다.
따라서, 종래의 방법에 의해 CMOS 트랜지스터를 제조할 경우에는 추가적인 포토 마스크 공정에 의해 마스크 결함과 마스크와 마스크의 정렬 문제 등을 증가시키므로 공정 수율이 감소할 뿐만 아니라 마스크 공정 증가로 인한 복잡성, 제조 단가의 상승 및 막대한 시간 소모가 요구된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자 제조 공정에서 세밀하게 집중된 회로 어레이(array)의 소자 구조를 제조하는데 있어 기본적인 포토 마스크 공정을 최소로 하기 위한 자기 정렬 마스크 형성 방법을 제공하는 데 있다.
도 1a ∼ 도 1f는 본 발명에 따른 일 실시예인 자기 정렬 마스크 형성 방법을 도시한 공정 순서도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 소자 영역이 정의된 반도체 기판에 산화막과 제1 질화막을 연속하여 증착하고, 포토 리소그래피 공정에 의해 제1 질화막 패턴을 형성한다.
그리고, 제1 질화막 패턴을 마스크로 하여 산화막을 패터닝한 후, 제1 질화막 패턴을 식각하여 제거한 다음, 반도체 기판에 제2 질화막을 증착한다.
그리고, 제2 질화막을 화학 기계적 경면 연마 공정에 의해 연마한 다음 산화막을 제거하여 제2 질화막 패턴을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.
먼저, 도 1a에서와 같이 반도체 기판(1)에 화학 기상 증착법(CVD : chemical vapor deposition)에 의해 산화막(SiO2)(2)을 증착한다.
그리고, 산화막(2)이 증착된 반도체 기판(1)에 화학 기상 증착법에 의해 제1 질화막(SiN4)(3)을 증착한 다음, 포토 리소그래피(photolithography) 공정에 의해 도 1b에서와 같이 마스크 역할을 할 제1 질화막 패턴(3)을 형성한다.
이후, 도 1c에서와 같이 제1 질화막 패턴(3)을 마스크로 하여 산화막(2)을 패터닝한 후, 제1 질화막 패턴(3)을 식각하여 제거한다.
그리고, 도 1d에서와 같이 산화막(2) 패턴이 형성된 반도체 기판(1)의 전면에 저압 화학 기상 증착법(LPCVD : low pressure chemical vapor deposition)으로 제2 질화막(Si3N4)(4)을 증착한 다음, 도 1e에서와 같이 화학 기계적 경면 연마(CMP) 공정으로 산화막(1) 패턴의 상부까지 연마한다.
그리고, 산화막(2) 패턴을 식각 공정에 의해 제거하여 도 1f에서와 같이 제2 질화막(4) 패턴을 형성한다.
이후, 웰 등을 형성하기 위한 이온 주입이 필요할 시 제2 질화막(4) 패턴을 마스크로 하여 반도체 기판(1)에 이온 주입을 실시한다.
이와 같은 화학 기계적 경면 연마를 통한 자기 정렬 마스크는 CMOS 트랜지스터나 BIMOS 트랜지스터의 제조에 있어, 각 웰을 형성할 경우나 각 웰 상에 각 채널의 트랜지스터를 형성하는 공정에 적용할 수 있다.
이와 같이 본 발명은 반도체 소자의 웰 형성 및 각 트랜지스터의 제조시 소자 도핑 영역인 웰 영역과 다른 영역에 화학 기계적 경면 연마 공정을 이용한 자기 정렬 방법을 통하여 단 하나의 포토 마스크 공정으로 반도체 소자 제조 공정을 간단하게 할 수 있다.
그리고, 포토 마스크 공정의 감소로 인해 마스크 결함과 마스크와 마스크의 정렬 문제 등을 해소할 수 있어 공정 수율을 향상시킬 수 있다.
또한, 포토 마스크 공정의 감소로 인해 공정 시간을 단축할 수 있을 뿐만 아니라 그 제조되는 반도체 소자의 제조 단가를 절감할 수 있다.

Claims (4)

  1. 소자 영역이 정의된 반도체 기판에 산화막과 제1 질화막을 연속하여 증착하는 단계와;
    상기 제1 질화막을 포토 리소그래피 공정에 의해 식각하여 제1 질화막 패턴을 형성하는 단계와;
    상기 제1 질화막 패턴을 마스크로 하여 상기 산화막을 패터닝한 후, 상기 제1 질화막 패턴을 식각하여 제거하는 단계와;
    상기 제1 질화막 패턴이 제거된 반도체 기판에 제2 질화막을 증착하는 단계와;
    상기 제2 질화막을 화학 기계적 경면 연마 공정에 의해 연마한 다음 상기 패터닝된 산화막을 제거하여 제2 질화막 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 자기 정렬 마스크 형성 방법.
  2. 청구항 1에 있어서, 상기 제2 질화막을 증착하는 단계에서 상기 제2 질화막은 저압 화학 기상 증착법에 의해 증착하는 것을 특징으로 하는 자기 정렬 마스크 형성 방법.
  3. 청구항 1에 있어서, 상기 제1 질화막은 SiN4인 것을 특징으로 하는 자기 정렬 마스크 형성 방법.
  4. 청구항 1에 있어서, 상기 제2 질화막은 Si3N4인 것을 특징으로 하는 자기 정렬 마스크 형성 방법.
KR1019970078398A 1997-12-30 1997-12-30 자기 정렬 마스크 형성 방법 KR100257997B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970078398A KR100257997B1 (ko) 1997-12-30 1997-12-30 자기 정렬 마스크 형성 방법
US09/223,458 US6090715A (en) 1997-12-30 1998-12-30 Masking process for forming self-aligned dual wells or self-aligned field-doping regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078398A KR100257997B1 (ko) 1997-12-30 1997-12-30 자기 정렬 마스크 형성 방법

Publications (2)

Publication Number Publication Date
KR19990058299A KR19990058299A (ko) 1999-07-15
KR100257997B1 true KR100257997B1 (ko) 2000-06-01

Family

ID=19529840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078398A KR100257997B1 (ko) 1997-12-30 1997-12-30 자기 정렬 마스크 형성 방법

Country Status (2)

Country Link
US (1) US6090715A (ko)
KR (1) KR100257997B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
US5856003A (en) * 1997-11-17 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming pseudo buried layer for sub-micron bipolar or BiCMOS device

Also Published As

Publication number Publication date
KR19990058299A (ko) 1999-07-15
US6090715A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
KR100214468B1 (ko) 씨모스 소자 제조방법
US5734185A (en) MOS transistor and fabrication process therefor
JPH11111949A (ja) 半導体デバイスの製造方法
KR100280167B1 (ko) 반도체장치 및 그 제조방법
KR100257997B1 (ko) 자기 정렬 마스크 형성 방법
KR100209750B1 (ko) 씨모스 소자의 구조 및 제조방법
US5362661A (en) Method for fabricating thin film transistor
US6168998B1 (en) Dual gate MOSFET fabrication method
US20020137299A1 (en) Method for reducing the gate induced drain leakage current
JPH08125031A (ja) 半導体装置及びその製造方法
KR100273250B1 (ko) 박막트랜지스터 및 그 제조방법
JPH10173197A (ja) 薄膜トランジスタ及びその製造方法
US6013554A (en) Method for fabricating an LDD MOS transistor
US5830796A (en) Method of manufacturing a semiconductor device using trench isolation
KR100315014B1 (ko) 폴리실리콘-박막트랜지스터로된cmos형성방법
JPH05145030A (ja) 半導体装置の製造方法
KR100414375B1 (ko) 마스크롬 제조 방법
US20050090084A1 (en) Method of forming a gate structure
KR100396711B1 (ko) 반도체 소자의 제조방법
KR100800703B1 (ko) 반도체장치의 제조방법
KR0166795B1 (ko) 씨모스 제조방법
KR100280530B1 (ko) 반도체소자의 내부접속층 형성방법
KR100404250B1 (ko) 불휘발성 메모리 소자의 제조 방법
KR20000037582A (ko) 반도체소자의 제조방법
JPH09275148A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140217

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 17