KR0166795B1 - 씨모스 제조방법 - Google Patents
씨모스 제조방법 Download PDFInfo
- Publication number
- KR0166795B1 KR0166795B1 KR1019910000709A KR910000709A KR0166795B1 KR 0166795 B1 KR0166795 B1 KR 0166795B1 KR 1019910000709 A KR1019910000709 A KR 1019910000709A KR 910000709 A KR910000709 A KR 910000709A KR 0166795 B1 KR0166795 B1 KR 0166795B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field oxide
- polysilicon film
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000007796 conventional method Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 공정을 단순화시킬 수 있고 집적도를 향상시킬 수 있는 씨모스 제조방법을 제공하기 위한 것으로 이를 위해 통상의 방법으로 기판상의 일부분에 필드 산화막을 형성하는 단계, 상기 필드산화막상에 트랜지스터를 형성하기 위한 폴리실리콘막을 형성하기 위한 단계, 전체적으로 게이트산화막과 폴리실리콘막을 차례로 증착한 다음 포토/에칭공정을 거쳐 기판과 상기 필드산화막위의 폴리실리콘막상에 게이트폴리실리콘막을 형성하는 단계, 기판과 상기 필드산화막위의 폴리실리콘막상에 포토공정 및 소오스/드레인용 이온주입을 실시하여 서로 다른 형의 트랜지스터를 형성하는 단계가 차례로 포함된다.
Description
제1도는 종래의 구조단면도.
제2도는 본 발명의 구조단면도.
제3도는 본 발명의 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 기판 2 : 필드산화막
3 : 제1폴리실리콘막 4 : P형 트랜지스터
5 : N형 트랜지스터 6 : 질화막
7 : 게이트 산화막 8,8a : 게이트폴리실리콘막
본 발명은 씨모스(CMOS : Complementary Metal Oxide Semiconductor) 제조방법에 관한 것으로, 특히 집적도를 향상시키고 공정의 개선에 적당하도록 한 것이다.
종래의 기술에 의해 제조되어지는 씨모스는 첨부된 제1도에 나타낸 바와 같이 P형기판(20)의 일부에 N웰(Well)(21)을 형성하고 이 N웰(21)상에 P형 트랜지스터(22)를 형성하며 P형 기판(20)상의 다른 부위에는 N형 트랜지스터(23)를 형성하고 상기 P형 트랜지스터(22)와 N형 트랜지스터(23) 사이에는 격리영역(24)을 형성한 것이었다.
그러나 상기 종래 기술은 N형 트랜지스터와 P형 트랜지스터 사이에 격리영역을 형성하였고, 또한 웰을 형성하여야 했으므로 그 집적화시키는데는 한계가 있었다.
본 발명은 상기 단점을 제거키 위한 것으로 이를 첨부된 제2도 및 제3도를 참조하여 설명하면 다음과 같다.
제2도는 본 발명의 구조단면도로서 P형 기판(1)상의 일부위에 필드산화막(2)을 형성하고 이 필드산화막(2)상에 폴리실리콘막(3)을 형성하며 이 폴리실리콘막(3)상에 P형 트랜지스터(4)를 형성한 것이다.
또한 필드산화막(2)이 형성되지 않은 P형 기판(1)의 다른 부위에 N형 트랜지스터(5)를 형성한 것이다.
제3도는 본 발명에 의한 제조공정 단면도로서, 먼저 제3도(a)와 같이 P형 기판(1) 위에 필드영역을 한정하고 이 필드영역에 필드이온을 주입한 다음 전체적으로 질화막(6)을 형성하고 포토/에치공정을 거쳐 필드영역의 질화막(6)을 제거한다.
그리고 필드영역에 필드산화를 행하여 필드산화막(2)을 약 2500-3000Å의 두께로 형성한다.
그리고 제3도(b)와 같이 상기 질화막(6)을 제거하고 전체적으로 제1폴리실리콘막(3)을 증착한 다음 포토/에치공정을 거쳐 P형 트랜지스터가 형성될 필드산화막(2)상의 것을 제외한 나머지는 제거한다.
이어 제3도(c)와 같이 전체적으로 게이트산화막(7)과 제2폴리실리콘막을 차례로 형성한 다음 포토/에치공정을 거쳐 액티브영역상과 필드산화막(2)상에 게이트 폴리실리콘막(8)(8a)을 형성한다.
그리고 포토공정 및 N+형과 P+형 이온주입공정을 실시하여 N+형 소오스/드레인과 P+형 소오스/드레인을 형성하므로써 N형 트랜지스터(5)와 P형 트랜지스터(4)를 완성한다.
이상과 같이 본 발명에 의하면 종래의 공정에서 사용되었던 웰과 필드산화막 형성공정을 제거하므로써 집적도를 향상시킬 수 있고 공정을 단순화사킬 수 있는 효과가 있다.
Claims (1)
- 통상의 방법으로 기판상의 일부분에 필드산화막을 형성하는 단계, 상기 필드산화막상에 트랜지스터를 형성하기 위한 폴리실리콘막을 형성하는 단계, 전체적으로 게이트산화막과 폴리실리콘막을 차례로 증착한 다음 포토/에칭공정을 거쳐 기판과 상기 필드산화막위의 폴리실리콘막상에 게이트폴리실리콘막을 형성하는 단계, 기판과 상기 필드산화막위의 폴리실리콘막상에 포토공정 및 소오스/드레인용 이온주입을 실시하여 서로 다른 형의 트랜지스터를 형성하는 단계가 차례로 포함됨을 특징으로 하는 씨모스 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000709A KR0166795B1 (ko) | 1991-01-17 | 1991-01-17 | 씨모스 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000709A KR0166795B1 (ko) | 1991-01-17 | 1991-01-17 | 씨모스 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015611A KR920015611A (ko) | 1992-08-27 |
| KR0166795B1 true KR0166795B1 (ko) | 1999-01-15 |
Family
ID=19309945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000709A KR0166795B1 (ko) | 1991-01-17 | 1991-01-17 | 씨모스 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166795B1 (ko) |
-
1991
- 1991-01-17 KR KR1019910000709A patent/KR0166795B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015611A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPH01101662A (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| US5523246A (en) | Method of fabricating a high-voltage metal-gate CMOS device | |
| KR0166795B1 (ko) | 씨모스 제조방법 | |
| KR100209750B1 (ko) | 씨모스 소자의 구조 및 제조방법 | |
| US5789287A (en) | Method of forming field isolation in manufacturing a semiconductor device | |
| KR100408000B1 (ko) | 반도체 소자 형성 방법 | |
| US6013554A (en) | Method for fabricating an LDD MOS transistor | |
| JPS63275179A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| KR0178968B1 (ko) | Ldd 구조의 트랜지스터 제조 방법 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| KR100239723B1 (ko) | 반도체소자 제조방법 | |
| JPH04343264A (ja) | 半導体装置の製造方法 | |
| KR100379534B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0142875B1 (ko) | 모오스 에프이티 제조방법 | |
| KR100187444B1 (ko) | 박막 트랜지스터 형성 방법 | |
| KR940000986B1 (ko) | 스택형 cmos 제조방법 | |
| KR940009641B1 (ko) | 마스크롬 제조방법 | |
| KR0150138B1 (ko) | 실리콘 기판의 뒷면에 발생하는 오염 물질 및 부산물을 쉽게 제거할 수 있는 반도체 장치의 제조방법 | |
| KR930001893B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| JPH0445543A (ja) | 半導体装置の製造方法 | |
| KR970024268A (ko) | CMOS트랜지스터의 제조방법(Method For Fabricating CMOS Transistor) | |
| KR100239784B1 (ko) | 반도체 소자 제조방법 | |
| KR0172815B1 (ko) | 트랜치형 시모스 인버어터 제조방법 | |
| JPH04346476A (ja) | Ｍｏｓ型ｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |