KR100404250B1 - 불휘발성 메모리 소자의 제조 방법 - Google Patents
불휘발성 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100404250B1 KR100404250B1 KR10-2002-0011676A KR20020011676A KR100404250B1 KR 100404250 B1 KR100404250 B1 KR 100404250B1 KR 20020011676 A KR20020011676 A KR 20020011676A KR 100404250 B1 KR100404250 B1 KR 100404250B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- spacer
- selective
- gate electrode
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000001052 transient effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 선택적 식각 공정을 이용한 불휘발성 메모리 장치의 제조 방법에 관한 것이다. 여기에 개시되는 불휘발성 메모리 장치의 제조 방법은 소자 격리 영역과 활성 영역이 형성된 반도체 기판 위에 게이트 전극 및 소오스, 드레인을 형성하는 단계와, 게이트 전극이 형성된 반도체 기판 위에 선택적 식각 공정을 실시하여 코딩 설계에 따른 게이트 마스크를 형성하는 단계 및 게이트 마스크가 형성된 반도체 기판 위에 절연층을 증착하고 이를 패터닝하여 콘택홀을 형성하는 단계를 포함한다. 이 때, 게이트 마스크는 게이트 전극 위에 절연막을 증착하고, 절연막을 선택적 식각 공정을 실시하여 스페이서를 형성하는 것이 바람직하다. 따라서 본 발명에 의하면 스페이서가 형성된 후, 식각 공정을 진행하면 활성 영역은 식각되지만, 선택적인 스페이서 조정에 의하여 인위적으로 스페이서가 조정된 부분에는 식각이 선택적으로 조정된다. 그러므로 선택적인 식각에 따라서 식각되지 않은 부분이 선택적인 코딩 공정의 역할을 수행하게 된다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 좀 더 구체적으로는 선택적 식각 공정을 이용한 불휘발성 메모리 소자의 제조 방법에 관한 것이다.
마스크 롬은 프로그램으로 고정시키기 위한 데이터 형성을 위한 패턴을 갖는포토 마스크를 이용하여 사진 식각 공정 및 이온 주입 공정을 수행하게 되고, 포토 마스크의 패턴에 따라 마스크 롬에 데이터가 형성된다. 이와 같이 마스크 롬에 데이터를 형성시키는 공정을 롬 코딩 공정이라 한다.
마스크 롬은 N-MOS 또는 C-MOS 어레이(Array) 구조를 가지며, 어레이된 각 트랜지스터의 게이트 폴리(Gate Poly) 하부 불순물 주입에 따라 특정 지어지는 전기적 특성이 롬 코딩 공정에 의하여 형성된 데이터이다.
롬 코딩은 제작자의 의도에 따라 마스크 롬을 제작하는 공정 중 필요한 시점에 선택적으로 이루어질 수 있다.
예를 들어, 웨이퍼(Wafer)에 웰(Well)을 형성시키고 그 상부에 필드 산화막(Field Oxide) 및 게이트 산화막(Gate Oxide)을 형성시킨 후, 그 표면에 감광층을 형성시키고 게이트 폴리가 형성될 영역에 이온을 주입시킴으로써 롬 코딩이 이루어질 수 있다. 다른 예로는, 게이트 산화막 상부에 게이트 폴리를 형성시킨 후 감광층을 형성시키고 이온을 주입시킴으로써 롬 코딩이 이루어질 수 있다. 또는 트랜지스터가 제조 완료되고 어셈블리 공정을 수행하기전 감광층을 형성시킨 후 이온 주입시킴으로써 롬 코딩이 이루어질 수도 있다.
일반적으로 불휘발성 반도체 소자 중 하나인 마스크 롬은 제조 공정 중에 사용자가 원하는 데이터를 갖는 마스크를 사용해서 코딩하여 데이터를 저장하는 코딩 공정을 수행한다. 따라서 마스크 롬은 이 후에 저장된 데이터의 변경이 불가능하고 단지 저장된 데이터를 읽을 수만 있다. 마스크 롬은 불순물을 이온 주입하여 특정 트랜지스터를 다른 트랜지스터들과 다른 상태로 만들어 줌으로써 데이터를 코딩할 수 있다.
도 1a를 참조하면, 종래의 마스크롬 제조 공정 시, 데이터 코딩 공정은 반도체 기판(2) 특정 영역에 필드 산화막(4)을 형성하여 소자 격리 영역과 활성 영역을 형성한다. 이어서 게이트 산화막(6)을 형성한 반도체 기판(2)의 활성 영역의 특정 부분에 폴리(8)를 적층하고, 이를 선택적으로 에칭하여 게이트 전극을 형성한 다음, 소오스/드레인을 형성하기 위하여 저농도의 이온 주입 공정을 실시한다.
도 1b를 참조하면, 게이트 전극이 형성된 반도체 기판(2) 전면에 절연막을 증착하여 에치백 공정을 통해 게이트 전극 측벽에 스페이서(10)를 형성한다. 이어서 코딩 이온 주입 공정을 진행하여 선택적으로 코딩한다. 또한 반도체 기판은 고농도의 이온 주입 공정을 실시하여 LDD(Lightly Doped Drain) 구조를 갖으며, 소오스/드레인을 형성한다.
이어서 도 1c를 참조하면, 소오스/드레인이 형성된 반도체 기판(2) 전면에 IMD 층(12)을 증착하고, 이를 패터닝하여 콘택 홀을 형성한다. 콘택 홀이 형성된 반도체 기판에 금속층(14)을 증착하여 형성한다.
상술한 종래의 기술은 마스크 롬 제조시 코딩 공정에서 코딩하는 마스크를 선택적으로 이용하여 코딩해야 하므로, 대량 생산에 있어서 공정 기간의 지연 요소를 발생시킨다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 사이드 웰 스페이서를 이용한 선택적 식각 공정을 통하여 선택적으로 코딩하는 불휘발성 메모리 장치의 제조 방법을 제공하는데 있다.
도 1a 내지 도 1c는 종래 기술에 따른 마스크롬 제조 공정 수순을 나타내는 단면도들; 그리고
도 2a 내지 도 2d는 본 발명에 따른 마스크롬 제조 공정 수순을 나타내는 단면도들이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 반도체 기판 102 : 필드 산화막
104 : 게이트 산화막 106 : 게이트 폴리
108 : 스페이서 110 : 층간 절연막
112 : 금속층
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 불휘발성 메모리 장치의 제조 방법은 소자 격리 영역과 활성 영역이 형성된 반도체 기판 위에 게이트 전극 및 소오스, 드레인을 형성하는 단계와, 상기 게이트 전극이 형성된 반도체 기판 위에 선택적 식각 공정을 실시하여 코딩 설계에 따른 게이트 마스크를 형성하는 단계 및 상기 게이트 마스크가 형성된 반도체 기판 위에 절연층을 증착하고 이를 패터닝하여 콘택홀을 형성하는 단계를 포함한다.
상기 게이트 마스크를 형성하는 단계는 상기 게이트 전극 위에 절연막을 증착하고, 상기 절연막을 선택적 식각 공정을 실시하여 스페이서를 형성하는 것이 바람직하며, 다른 방법으로는 상기 게이트 전극 위에 절연막을 증착하고, 상기 절연막을 선택적인 과도 식각을 통하여 채널을 오픈시켜서 특정 트랜지스터들의 접합이 연결되지 않게 형성한다.
따라서 본 발명에 의한 마스크 롬 제조 방법은 스페이서가 형성된 후, 식각 공정을 진행하면 활성 영역은 식각되지만, 선택적인 스페이서 조정에 의하여 인위적으로 스페이서가 조정된 부분에는 식각이 선택적으로 조정된다. 그러므로 선택적인 식각에 따라서 식각되지 않은 부분이 선택적인 코딩 공정의 역할을 수행하게 된다.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 마스크롬 제조 공정 수순을 나타내는 단면도들이다.
도 2a를 참조하면, 마스크롬 제조 공정 시, 데이터 코딩 공정은 반도체 기판(100) 특정 영역에 필드 산화막(102)을 형성하여 소자 격리 영역과 활성 영역을 형성한다. 이어서 게이트 산화막(104)을 형성한 반도체 기판의 활성 영역의 특정 부분에 게이트 폴리(106)를 적층하고, 이를 선택적으로 에칭하여 게이트 전극(106)을 형성한 다음, 소오스/드레인을 형성하기 위하여 이온 주입 공정을 실시하여 트랜지스터를 형성한다.
도 2b를 참조하면, 트랜지스터가 형성된 반도체 기판(100) 위에 질화막을 증착하고, 에치백 공정으로 통해 스페이서(108)를 형성한다. 이 때, 코딩 마스크 역할을 위한 게이트 전극 간의 스페이서(도 2c의 A 부분)는 다른 게이트 전극의 측벽에 형성된 스페이서의 모양과 선택적으로 구별된다.
도 2c를 참조하면, 소오스/드레인이 형성된 반도체 기판 전면(100)에 IMD 층(110)을 증착하고, 이를 패터닝하여 콘택 홀을 형성한다. 이 때, 콘택 홀은 선택적으로 식각되어 도면에 도시된 바와 같이, 코딩이 진행할 부분(A)은 완전히 식각되지 않지만, 다른 부분(B)은 완전히 식각된다. 그러므로 선택적으로 코딩을 진행할 부분에는 라인, 스페이스 간격 등을 차이를 두어 설계함으로써, 스페이서 형성의 정도에 차등이 발생된다.
이어서 도 2d를 참도하면, 콘택 홀이 형성된 반도체 기판(100) 위에 금속층(112)을 증착한다. 여기서 선택적인 식각의 차이에 의하여 코딩이 진행할 부분의 소오스 및 드레인이 형성되고, 그 차이로 인하여 트랜지스터는 선택적 코딩이 완성된다.
따라서 본 발명에 의한 마스크 롬 제조 방법은 스페이서가 형성된 후, 식각 공정을 진행하면 활성 영역은 식각되지만, 선택적인 스페이서 조정에 의하여 인위적으로 스페이서가 조정된 부분에는 식각이 선택적으로 조정된다.
그러므로 선택적인 식각에 따라서 식각되지 않은 부분이 선택적인 코딩 공정의 역할을 수행하게 된다. 이 후 공정은 일반적인 마스크 롬의 제조 공정과 동일하므로 생략한다.
또한 본 발명의 다른 실시예로서, LDD 스페이서에 의한 선택적인 식각 방법이 아닌, 과도 식각(over-etch) 공정에 의한 선택적인 식각을 통하여 채널을 오픈시킴으로써, 결과적으로 선택적으로 코딩하는 방법 등이 있다.
상술한 바와 같이, 본 발명은 선택적 식각 공정을 이용하여 마스크 롬을 제조함으로써, 단순화된 공정으로 인하여 TAT(Turn Around Time) 즉, 공정 기간을 단축할 수 있으며, 이로 인하여 제조 원가가 절감된다.
Claims (3)
- 불휘발성 메모리 장치의 제조 방법에 있어서:소자 격리 영역과 활성 영역이 형성된 반도체 기판 위에 게이트 전극 및 소오스, 드레인을 형성하는 단계와;상기 게이트 전극이 형성된 반도체 기판 위에 선택적 식각 공정을 실시하여 코딩 설계에 따른 게이트 마스크를 형성하는 단계 및;상기 게이트 마스크가 형성된 반도체 기판 위에 절연층을 증착하고 이를 패터닝하여 콘택 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
- 제 1 항에 있어서,상기 게이트 마스크를 형성하는 단계는 상기 게이트 전극 위에 절연막을 증착하고, 상기 절연막을 선택적 식각 공정을 실시하여 스페이서를 형성하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
- 제 1 항에 있어서,상기 게이트 마스크를 형성하는 단계는 상기 게이트 전극 위에 절연막을 증착하고, 상기 절연막을 선택적인 과도 식각을 통하여 채널을 오픈시키는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0011676A KR100404250B1 (ko) | 2002-03-05 | 2002-03-05 | 불휘발성 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0011676A KR100404250B1 (ko) | 2002-03-05 | 2002-03-05 | 불휘발성 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030072108A KR20030072108A (ko) | 2003-09-13 |
| KR100404250B1 true KR100404250B1 (ko) | 2003-11-05 |
Family
ID=32223495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0011676A KR100404250B1 (ko) | 2002-03-05 | 2002-03-05 | 불휘발성 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100404250B1 (ko) |
-
2002
- 2002-03-05 KR KR10-2002-0011676A patent/KR100404250B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030072108A (ko) | 2003-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000035655A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100505676B1 (ko) | Ｌｄｄ 구조를 가지는 반도체 소자 제조 방법 | |
| KR100404250B1 (ko) | 불휘발성 메모리 소자의 제조 방법 | |
| KR100552846B1 (ko) | 반도체 소자의 롬 코딩 방법 | |
| KR100406500B1 (ko) | 반도체소자의 제조방법 | |
| KR100258881B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100214519B1 (ko) | 반도체소자 제조방법 | |
| KR100567025B1 (ko) | 마스크롬 셀 제조 방법 | |
| KR20010065698A (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| US6933217B2 (en) | Method for forming a ROM coding in a semiconductor device | |
| KR100414375B1 (ko) | 마스크롬 제조 방법 | |
| US7300835B2 (en) | Manufacturing method of semiconductor device | |
| KR19990057055A (ko) | 반도체소자의 제조방법 | |
| KR100937650B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| JPH03211775A (ja) | 半導体不揮発性メモリの製造方法 | |
| KR100525078B1 (ko) | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 | |
| JPH11312788A (ja) | 半導体素子の製造方法 | |
| KR100418923B1 (ko) | 반도체소자의 제조방법 | |
| KR100331859B1 (ko) | 비휘발성 메모리 셀 제조 방법 | |
| KR100349695B1 (ko) | 게이트 전극과 이웃하는 전도막 패턴간의 단락을 방지할 수 있는 반도체 장치 제조 방법 | |
| KR100390046B1 (ko) | 마스크 롬의 셀 구조 및 그 제조 방법 | |
| KR100685633B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20010108988A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR19990027705A (ko) | 반도체 메모리 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |