KR100552846B1 - 반도체 소자의 롬 코딩 방법 - Google Patents

반도체 소자의 롬 코딩 방법 Download PDF

Info

Publication number
KR100552846B1
KR100552846B1 KR1020030098307A KR20030098307A KR100552846B1 KR 100552846 B1 KR100552846 B1 KR 100552846B1 KR 1020030098307 A KR1020030098307 A KR 1020030098307A KR 20030098307 A KR20030098307 A KR 20030098307A KR 100552846 B1 KR100552846 B1 KR 100552846B1
Authority
KR
South Korea
Prior art keywords
forming
drain
source
semiconductor device
plug
Prior art date
Application number
KR1020030098307A
Other languages
English (en)
Other versions
KR20050066825A (ko
Inventor
고영석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030098307A priority Critical patent/KR100552846B1/ko
Publication of KR20050066825A publication Critical patent/KR20050066825A/ko
Application granted granted Critical
Publication of KR100552846B1 publication Critical patent/KR100552846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

공정을 단순화함으로써 제조 비용 및 제조 기간을 단축할 수 있는 반도체 소자의 롬 코딩 방법을 개시한다. 이러한 반도체 소자의 롬 코딩 방법은, 반도체 기판에 게이트, 소오스/드레인으로 이루어진 트랜지스터를 형성하는 단계와, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 소오스/드레인을 노출시키는 콘택홀을 형성하는 단계와, 콘택홀내에 플러그를 형성하는 단계, 및 플러그를 통해 코딩할 영역의 소오스와 드레인을 연결하는 도전층 패턴을 형성하는 단계로 이루어진다.

Description

반도체 소자의 롬 코딩 방법{Method for ROM coding a semiconductor device}
도 1 내지 도 3은 본 발명에 의한 반도체 소자의 롬 코딩 방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로, 특히 공정을 단순화함으로써 제조 비용을 절감하고 제조 기간을 단축할 수 있는 반도체 소자의 롬 코딩(ROM coding) 방법에 관한 것이다.
일반적으로 반도체 메모리 소자를 제조할 때, 롬(ROM)에 "0" 또는 "1"의 값을 기억시키기 위해서는 인핸스먼트 트랜지스터(Enhancement transistor)를 통해 "0"의 값을 기억시켜 항상 오프(off) 상태를 만들고, 게이트를 형성한 후 롬 코딩을 위한 이온주입을 통해 디플리션 트랜지스터(Depletion transistor)로 "1"의 값을 기억시켜 항상 온(on) 상태를 만든다. 따라서, 롬 코딩을 위해서는 별도의 이온 주입 공정이 필요하게 된다. 즉, 이온 주입 공정을 위해 사진 공정, 식각 공정 및 이온 주입 공정이 추가되므로 제조 비용이 증가하고 제조 기간도 길어지게 되는 문 제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 공정을 단순화함으로써 제조 비용 및 제조 기간을 단축할 수 있는 반도체 소자의 롬 코딩 방법을 제공하는 것이다.
상기 과제를 이루기 위하여 본 발명에 의한 반도체 소자의 롬 코딩 방법은, 반도체 기판에 게이트, 소오스/드레인으로 이루어진 트랜지스터를 형성하는 단계와, 반도체 기판 상에 층간 절연막을 형성하는 단계와, 소오스/드레인을 노출시키는 콘택홀을 형성하는 단계와, 콘택홀내에 플러그를 형성하는 단계, 및 상기 플러그를 통해 코딩할 영역의 소오스와 드레인을 연결하는 도전층 패턴을 형성하는 단계를 포함한다. 상기 도전층 패턴은 불순물이 도우핑된 폴리실리콘막 또는 금속막으로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
도 1 내지 도 3은 본 발명에 의한 반도체 소자의 롬 코딩 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 제1 도전형, 예를 들어 P형의 반도체 기판(5) 위에 얇은 산화막을 성장시켜 게이트 절연막(10)을 형성한다. 이 게이트 절연막(10) 위에, 예를 들어 불순물이 도우핑된 폴리실리콘막을 증착한 다음 이방성 식각하여 게이트 전극(15)을 형성한다. 다음, 게이트 전극(15)을 마스크로 사용하여 반도체 기판에 제2 도전형, 예를 들어 N형의 불순물을 고농도로 이온주입하여 트랜지스터의 소오스/드레인(20)을 형성한다.
도 2를 참조하면, 소오스/드레인(20)이 형성된 반도체 기판의 전면에 절연막을 증착하여 층간 절연막(25)을 형성한다. 다음에, 사진 식각 공정을 실시하여 소오스/드레인(20)을 노출시키는 콘택홀을 형성한 다음, 전면에 도전막을 증착하고 이를 에치백(etchback)하여 상기 콘택홀내에 플러그(plug)(30)를 형성한다.
도 3을 참조하면, 플러그(30)가 형성된 반도체 기판 상에, 예를 들어 불순물이 도우핑된 폴리실리콘막 또는 금속막을 증착하여 도전층(35)을 형성한 후, 사진식각 공정을 통해 상기 도전층을 패터닝하여 코딩할 영역의 소오스와 드레인을 연결한다. 상기 도전층(35)에 의해 코딩될 영역의 소오스와 드레인이 연결되므로 별도의 이온주입 공정이 필요하지 않게 된다.
이상 본 발명을 상세히 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 본 발명에 의한 반도체 소자의 롬 코딩 방법에 따르면, 코딩할 영역의 소오스와 드레인을 콘택 플러그를 통해 도전층으로 연결함으로써 코딩을 위한 별도의 이온 주입 공정을 생략할 수 있다. 따라서, 공정을 단순화할 수 있고 제조기간을 단축할 수 있으므로 비용 절감 및 경쟁력있는 제품 생산을 이룰 수 있다.

Claims (2)

  1. 반도체 소자에 0 또는 1 값을 영구히 입력하기 위하여 반도체 소자를 롬 코딩함에 있어서,
    반도체 기판에 게이트, 소오스/드레인으로 이루어진 트랜지스터를 형성하는 단계;
    상기 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 소오스/드레인을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀내에 플러그를 형성하는 단계; 및
    상기 플러그를 통해 코딩할 영역의 상기 소오스와 드레인을 연결하는 도전층 패턴을 형성하는 단계를 포함하며,
    상기 도전층 패턴은 불순물이 도우핑된 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체 소자의 롬 코딩 방법.
  2. 삭제
KR1020030098307A 2003-12-27 2003-12-27 반도체 소자의 롬 코딩 방법 KR100552846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098307A KR100552846B1 (ko) 2003-12-27 2003-12-27 반도체 소자의 롬 코딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098307A KR100552846B1 (ko) 2003-12-27 2003-12-27 반도체 소자의 롬 코딩 방법

Publications (2)

Publication Number Publication Date
KR20050066825A KR20050066825A (ko) 2005-06-30
KR100552846B1 true KR100552846B1 (ko) 2006-02-22

Family

ID=37257849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098307A KR100552846B1 (ko) 2003-12-27 2003-12-27 반도체 소자의 롬 코딩 방법

Country Status (1)

Country Link
KR (1) KR100552846B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200054569A (ko) 2018-11-12 2020-05-20 농업회사법인 주식회사 안성식품 당면 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667461B1 (ko) * 2005-09-26 2007-01-10 리디스 테크놀로지 인코포레이티드 각 셀의 소스 영역마다 콘택이 형성되어 있는 오티피 롬 셀구조, 및 상기 롬의 프로그래밍 및 읽기 방법
KR20120000281A (ko) 2010-06-25 2012-01-02 삼성전자주식회사 마스크 롬

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200054569A (ko) 2018-11-12 2020-05-20 농업회사법인 주식회사 안성식품 당면 제조방법

Also Published As

Publication number Publication date
KR20050066825A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100552846B1 (ko) 반도체 소자의 롬 코딩 방법
KR100406500B1 (ko) 반도체소자의 제조방법
KR100567025B1 (ko) 마스크롬 셀 제조 방법
KR100313783B1 (ko) 모스트랜지스터제조방법
KR100404250B1 (ko) 불휘발성 메모리 소자의 제조 방법
KR100414375B1 (ko) 마스크롬 제조 방법
KR100937650B1 (ko) 반도체 장치의 트랜지스터 제조 방법
KR100192398B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0161848B1 (ko) 반도체소자 제조방법
KR100395911B1 (ko) 반도체 소자의 제조 방법
KR100390046B1 (ko) 마스크 롬의 셀 구조 및 그 제조 방법
KR100414231B1 (ko) 반도체소자의 제조방법
KR100698065B1 (ko) 마스크 롬, 이의 제조 방법 및 이의 코딩 방법
KR0167605B1 (ko) 모스 트랜지스터 제조방법
KR100236073B1 (ko) 반도체 소자의 제조방법
KR930009133B1 (ko) 디램 셀의 커패시터 제조방법
KR930009581B1 (ko) 반도체 소자 제조방법
KR100290877B1 (ko) 반도체소자의 코딩방법
KR100453910B1 (ko) 모스 트랜지스터 제조 방법
KR940011808B1 (ko) 마스크롬의 구조 및 제조방법
KR19990005489A (ko) 반도체 장치 제조방법
KR20020049934A (ko) 반도체 소자의 트랜지스터 제조 방법
KR19980029032A (ko) 마스크롬의 제조방법
KR20040078240A (ko) 반도체 소자 및 그 제조 방법
KR20020046468A (ko) 디램셀 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee