JPH0346976B2 - - Google Patents

Info

Publication number
JPH0346976B2
JPH0346976B2 JP56194603A JP19460381A JPH0346976B2 JP H0346976 B2 JPH0346976 B2 JP H0346976B2 JP 56194603 A JP56194603 A JP 56194603A JP 19460381 A JP19460381 A JP 19460381A JP H0346976 B2 JPH0346976 B2 JP H0346976B2
Authority
JP
Japan
Prior art keywords
oxide
layer
opening
substrate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56194603A
Other languages
English (en)
Other versions
JPS57121249A (en
Inventor
Sutanrii Sumigerusukii Toomasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of JPS57121249A publication Critical patent/JPS57121249A/ja
Publication of JPH0346976B2 publication Critical patent/JPH0346976B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/978Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Description

【発明の詳細な説明】 この発明は、窒化シリコン・マスクを使用し
た、シリコンの局部酸化(以下、これを
「LOCOS」という。)に関しLOCOS製造酸化絶縁
領域のフイールド反転を制御する方法に関する。
LOCOS処理はMOSFET技術分野で広く採用
されている。プレーナ構造に対するLOCOS構造
の利点は、厚い酸化物パターンに関する限り、微
細な金属被覆を作成する必要がある場合において
(金属被覆の下のLOCOS酸化物は基板中の少くと
も部分的にくぼんだ所に配置される)すぐれた精
密度を有することにある。
窒化シリコンはLOCOS処理のための酸化マス
クとして広く使用される。窒化シリコンだけか、
又は好ましくは混成二酸化シリコン−窒化シリコ
ンを熱酸化マスクとして使用して、LOCOS処理
及び構造を特徴付ける凹形状の二酸化シリコン絶
縁アイランドを形成する。凹形状の二酸化シリコ
ンは電気絶縁を提供するだけでなく、能動素子領
域において近接する基板領域の境界分けに使用さ
れる。しかし、酸化物−窒化物混成マスクの下に
おける酸化物の横方向成長は「鳥のくちばし」
(bird′s beak)と称する横方向に傾斜する酸化物
断面若しくは「鳥の頭」(bird′s head)と称する
上方に延びる隆起との合成形状を生じさせる。例
えば、Phillips Research ReportsのVolume26、
number3、1971年6月、157〜165頁のAppels
and Paffen(以下Appels and Paffenと呼ぶ)が
示す通り、これらの構造は好ましくない多くの問
題をひきおこす。すなわち、 第1に、この傾斜する「くちばし」は後続する
エツチング動作中に、不適切に取除かれてしまつ
て、pn接合、接触領域、及び基板に横たわるソ
ース及びドレイン領域などを露出してしまうので
好ましくない。第2に、傾斜形状は隣り合う領域
との間に輪郭のはつきりしない端部形成をし、そ
のため不確実でばらつきの多い電気特性を生じさ
せる。
第3の問題は、第1図乃至第4図に見られるよ
うに、凹形状の酸化物絶縁アイランドの下の反転
防止不純物領域を形成する点にある。前述の
Appels and Paffenによると、該混成酸化物−窒
化物マスクは2つの用途に使用することができ
る。その第1は拡散マスクとして使用され、次
に、酸化物マスクとして使用される。これにより
拡散領域とその上に横たわる絶縁酸化物アイラン
ドとを形成することができる。第1図に描かれて
いる理想的状態をみると、基板11の埋蔵不純物
領域15は酸化物アイランド16の端におけ
る望ましない反転の抑制に効果的である。理想的
には、不純物領域15はアイランド16の側
壁19を包囲する。不幸にも、このような理想
的状態はそう簡単には実現できない。
むしろ、第2図に見られるように、酸化物アイ
ランドとその下に横たわる不純物層の形成中に、
不純物層14が混成酸化物12と窒化物13の
LOCOSマスクの開口部を通して基板11の中に
最初に形成される。第3図に見られるように、こ
の不純物層は酸化中に拡大して、反転−抑制不純
物層15を形成する。よく知られているように、
この不純物層15は「鳥のくちばし」20の側壁
19をカバーするのに十分なだけの距離を横方向
に拡大しないのが普通である。酸化物マスク12
の厚さが増加し、そして鳥のくちばしが増長する
に従つて基板の露出領域が拡大する。側壁19の
下の露出された基板領域は小さな電圧で反転され
易い。絶縁酸化物16はトランジスタのような能
動回路領域の境界線を描くか、又は縁取りする。
少くとも、トランジスタ・チヤンネルのあるもの
は該露出された側壁に隣り合い及び平行する形で
存在する。これら露出された側壁は非記憶保持型
トランジスタ同様に記憶保持型トランジスタにと
つても厄介な低いしきい値電圧や寄生チヤンネル
などの原因となる。第11図に見られるように、
記憶保持型トランジスタでそのターン・オンが早
いと、消去された状態(VT0)と書込まれた状
態(VT1)のしきい値電圧の差は図示の如くW1
からW2に狭くなる。
次に、この発明を要約する。
この発明は、LOCOS処理に関し、特に酸化物
の長く延された端又は「鳥のくちばし」を含む
LOCOS酸化物アイランドの側壁を包囲する反転
抑制不純物層を提供する方法に関する。最初に、
装置の基板上に、二酸化シリコンと窒化シリコン
酸化マスキング層が形成される。酸化物と窒化物
層の合成厚さはこの層を通して基板上にイオン注
入を行うに十分なものである。厚い注入マスキン
グ酸化物層は窒化物層の上に形成される。次に、
最初窒化物層に相当小さな酸化を可能とする開口
部が形成される。第2に、相当大きなイオン注入
用開口部が窒化物層の小さな開口部を残して厚い
酸化物の中に形成される。次に、この構造体は上
述の相当大きな開口部に対応する基板不純物領域
を形成するために、イオン注入を受ける。次に、
該基板は厚い絶縁酸化物層を形成するに十分な時
間の間、該相当小さな開口部を介して酸化され
る。
窒化物開口部と酸化物開口部との相対寸法は、
相当広い酸化物開口部を通して与えられるイオン
の注入が該側壁及びそのくちばし領域を含み、絶
縁酸化物の下側を完全にカバーするように定めら
れる。この注入が酸化物側壁の下の基板領域の望
ましくない反転を抑制する。
この発明は、特にLOCOS絶縁酸化物の長い側
部領域の下に形成された寄生チヤンネルの防止に
役立つように意図され、これに対し有効である。
次に、図面に基づきこの発明を詳細に説明す
る。第4図において、この発明を使用するにあた
り、まず基板上に二酸化シリコン層22と窒化シ
リコン層23と相当厚い二酸化シリコン層27と
が形成される。典型的に、基板21はシリコンで
あり、第1の(相当薄い)二酸化シリコン層22
は基板の熱酸化によつて成長され、相当薄い窒化
シリコン層23は従来のCVD法(化学的蒸着法)
によつて蒸着され、第2の厚い二酸化シリコン層
27もCVD法で蒸着される。二酸化シリコン層
22と窒化シリコ層23との合成厚は反転抑制不
純物領域25(第8図)を形成するイオン注入
(第7図)の透過が可能になるように選ばれる。
第2の厚い酸化物層27の厚さはこの注入中に基
板を有効にマスクするのに十分な厚さとする。
適当ではあるが、過度に厚すぎないように、そ
れぞれの層22,23,27の厚さは夫々約550、
700、5000オングストローム(0.055、0.07、0.5ミ
クロン)である。
次に、第5図に見られるように、標準ホトリソ
グラフ法が適用されて、窓31を持つマスク30
を形成して酸化物絶縁アイランド26−26(第
8図)の場所を郭成する。
第6図において、厚い二酸化シリコン層27
と、窒化シリコン層23とはマスク30の存在下
でエツチングされて、そこに夫々の窓33と32
を郭成する。これは酸化物に対する緩衝弗化水素
酸(HF)に続き窒化物に対する熱い燐酸のよう
な選択的エツチング剤を順次的に供給することに
よつて容易に達成することができる。
以上説明したものの他、当然に他の形成方法を
使用することも可能である。例えば、開口部3
2,33の形成に非接触方式を使用することもで
き、湿式化学的エツチングの代りにプラズマ・エ
ツチングのような方法を使用することもでき、さ
らにX線及び電子ビーム・リソグラフイのような
新たに現われた方法を使用してもよい。
窒化物開口部32は後で形成される酸化物絶縁
アイランド26(第8図)の横寸法及び位置決め
の設定に使用される。第7図において、この酸化
物26の成長の前に、厚い酸化物の窓33は横に
拡大されて該基板の上面に相当大きなイオン注入
用開口部を郭成する。ここで再び、緩衝HFのよ
うな選択的(セレクテイブ)エツチング剤が従来
方式に従つて使用される。緩衝HFは毎分約600
オングストローム(0.06ミクロン)の速度で二酸
化シリコンを除去し、毎分約60オングストローム
(0.006ミクロン)より低い速度で窒化シリコンを
除去する。結果として、窒化物酸化開口部32の
寸法の非常にわずかな変化により、制御された酸
化物27の除去と酸化物注入開口部33の拡大制
御が可能となる。
酸化物マスク33の拡大中、薄い酸化物層22
がエツチングされ、そのエツチングされた領域は
厚い酸化物層の開口部33を越えて横に拡張する
ことに注意する必要がある。しかし、この酸化物
開口部の拡大はほんの少しである。このわずかに
拡大される酸化物開口部による唯一の効果は、酸
化基板領域を小さく、かつ制御可能な増加にとど
めることができるという点にある。
第7図を見ると、ホトレジスト・マスク30が
取除かれ、酸化物開口部33を介して、基板と同
じ導電型の不純物を使用して不純物領域24−2
4が注入される。前述したように、酸化物層22
と窒化物層23の厚さは、これら層が注入中に基
板をマスクしないように選ばれる。従つて、不純
物層24の横の外形は相当広い酸化物マスクの開
口部33の形状と一致する。注入後、酸化物マス
ク27は緩衝弗化水素酸を使用して除去される。
次に、酸化物絶縁アイランド26が第8図のよ
うに、基板21の中に形成される。1つの適切な
方式は湿式熱酸化処理(ウエツト・サーマル・オ
キサイデーシヨン)である。酸化物層26の幅及
び位置は、結果として発生した反転抑制不純物領
域25が側壁28を含む酸化物26の下側を包囲
することになるように、相当小さな窒化物マスク
の開口部32によつて郭成される。ほとんどの場
合、酸化物マスクの開口部33の端部又は外周は
対応する窒化物開口部32の端又は外周を越えて
外方に約1乃至2ミクロン延長するべきであると
考えられ、そのような反転抑制不純物領域25の
注入により適当に側壁28−28はカバーされる
べきである。その寸法は酸化物層26の寸法(及
び酸化状態)と不純物層24の濃度断面に従つて
変化する。それらを使用する際の特定の処理のた
めの最良の開口部寸法は公知技術から容易に得ら
れることができる。
第8図の構造から第9図及び第10図に表わし
てある酸化物絶縁構造を完成するためには種々の
やり方を試みるのが適切である。例えば、第8図
のLOCOS処理後、酸化物層22と窒化物層23
とが除去され、ゲート誘電体36と導通ゲート3
7とが形成される。メモリー装置の誘電体36は
典型的に酸化シリコン層と窒化シリコン層とから
成る。ここでは、典型的にポリシリコンのゲート
は炉中拡散又は注入によるソース38とドレイン
39の自動整列形成中にマスクとして使用され
る。
それに代り、ソース及びドレインを形成すると
きに、酸化物層22と窒化物層23とをマスクと
して使用するためにそれを適当な寸法及び位置に
形成することができる。次に、酸化物22と窒化
物23とを除去した後、ゲート誘電体36とゲー
ト37とが形成される。多くの場合、この代替的
方式は金属ゲート装置のために使用される。
ゲート、ソース及びドレインの形成後、該装置
の上に厚い酸化物層41が蒸着された後、電極を
取り出すためにエツチング処理され、導体がその
ゲート、ソース及びドレインに接続される(図示
せず)。最後に、該回路の上に非能動層が形成さ
れる。
絶縁酸化物26と不純物領域25は第9図及び
第10図に示すトランジスタの境界線を描くこと
が知られている。不純物領域25は酸化物の側壁
28の下の基板領域の望まない反転を防止するよ
うに働く。第10図に表わすように、それは該ト
ランジスタのチヤンネルに平行な酸化物の側壁の
下に作られる寄生導電路の形成の防止も含まれ
る。
実施例 以上述べた処理のパラメータと下記の特定のパ
ラメータとを使用して本願発明に係る数個のポリ
シリコン・ゲート装置が準備された。その他の装
置は酸化物層27、酸化物開口部33、酸化物開
口部拡大工程(第7図)が使用されなかつたこと
を除き、精密に前者と同じ方法で準備された。
基板21はp-型15乃至20オーム<100>シリコ
ンであつた。酸化物層22は1000℃におけるドラ
イO2熱酸化を使用して550オングストロームの厚
さに形成された。窒化物層23は750℃において、
ジクロロシラン(dichlorosilane)とアンモニア
の低圧化学蒸着を使用して690オングストローム
の厚さに形成された。厚い酸化物層27は選ばれ
た装置の1つに5000オングストロームの厚さに蒸
着された。最初の酸化物開口部(第6図)は緩衝
弗化水素酸エツチング剤を使用して約6ミクロン
の幅に形成された。そこで、窒化物開口部32は
ホツト燐酸エツチング剤を使用して幅6ミクロン
に形成された。選ばれた装置の酸化物開口部は窒
化物開口部32の上にそれを中心にして幅8乃至
9ミクロンの開口部33(第7図)に拡大され
た。次に、ボロン不純物層24が60keV及び8×
1013イオン/cm2のドーズを使用し、窒化物開口部
32を介して注入された。厚い酸化物層26は
780分間975℃で、ウエツト熱酸化を使用して約厚
さ1.5ミクロンに成長した。20オングストローム
厚のメモリー・ゲート酸化物36Aは750℃でド
ライO2熱酸化を使用して形成され、380オングス
トローム厚のゲート窒化物層36Bは低圧化学蒸
着法によつて酸化物36Aの上に形成され、厚さ
5000オングストロームのポリシリコンゲート37
は625℃におけるシラン(silane)の低圧化学蒸
着法によつて形成され、n-型ソース38及びド
レイン39はマスクとしてポリシリコン・ゲート
を使用して拡散により形成された。最後に、酸化
物層41が形成され、接触カツトがなされ、ソー
ス、ドレイン及びゲートに対してアルミニウム・
コンタクトが与えられた。
この発明に従つて構成された装置は記憶保持型
トランジスタにおいて、消去状態のしきい値電圧
(VT0)と書き込まれた状態のしきい値電圧
(VT1)間に約4.5ボルトの差(第11図における
W1)を実現し得た。従来の装置(同じ処理方法
で作られるが、酸化物27と酸化物開口部拡大処
理がほどこされていない)は約2.5ボルト程度の
差(同図W2)である。尚両装置のそれぞれのし
きい値電圧は10ナノアンペアのドレイン−ソース
電流IDSを基準に測定された。
従つて、以上説明した処理方法は、LOCOS構
造の傾斜酸化物側壁における寄生導通をほぼ克服
することができるものである。
【図面の簡単な説明】
第1図は、絶縁酸化物−反転抑制不純物の理想
的構造の横断面図、第2図及び第3図は、第1図
の理想的な形に対応する実際の従来構造の形成方
法を表わす横断面図、第4図乃至第8図は、本願
発明に係る改良したLOCOS処理方法の工程を例
示した横断面図であつて、第4図は酸化物層2
2、窒化物層23、厚い酸化物層27の形成を示
し、第5図はマスクの形成を示し、第6図はエツ
チングを示し、第7図は超過エツチング及び注入
を示し、第8図は酸化を示す図、第9図及び第1
0図は、この出願の方法を適用した結果生じた改
良型MOSFET絶縁を例示し、夫々互いに直角に
切断した横断面図、第11図は、従来の記憶保持
型トランジスタと本願発明を使用して作つた記憶
保持型トランジスタとに対するIDS−VG特性のグ
ラフ図である。 11,21……基板、12……酸化物、13…
…窒化物、14……不純物、15……不純物領
域、15……不純物層、16……酸化物アイラ
ンド、16……絶縁酸化物、19,19……側
壁、20……鳥のくちばし、22……二酸化シリ
コン層、23……窒化シリコン層、24……不純
物領域、25……反転抑制不純物領域、26……
酸化物絶縁アイランド、27……厚い二酸化シリ
コン層、28……側壁、30……マスク、31,
32,33……開口部、36……ゲート誘電体、
37……導通ゲート、38……ソース、39……
ドレイン。

Claims (1)

  1. 【特許請求の範囲】 1 基板に凹形状の絶縁酸化物層と該酸化物層の
    下に埋没される不純物層とを形成する方法であつ
    て、 第1の相当薄いシリコン酸化物層と、シリコン
    窒化物層と、イオン注入中前記基板をマスクする
    に十分な厚さの第2の相当厚いシリコン酸化物層
    とを順に前記基板に形成し、 前記第2の酸化物層を、次に窒化物層を選択的
    にエツチングすることによつて前記第2の酸化物
    層と前記窒化物層とを通して第1の比較的狭い開
    口部を形成し、 前記第2の酸化物層に形成された前記第1の開
    口部の部分を選択的にオーバーエツチツグして前
    記第2の酸化物層に第2の比較的大きい開口部を
    形成して、前記第2の開口部の外周が前記第1の
    開口部の外周の少くとも約1乃至2ミクロン外側
    にあるようにし、 前記第1の開口部を介して前記基板にイオンを
    注入して埋没された不純物層を形成し、 前記第2の開口部を介して前記基板を酸化して
    前記絶縁酸化物層を下側に亘る不純物層の上に絶
    縁酸化物層を形成する各工程から成るトランジス
    タの不純物層の形成方法。
JP56194603A 1980-12-22 1981-12-04 Method of suppressing parasitic side wall transistor in locos structure Granted JPS57121249A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/219,015 US4373965A (en) 1980-12-22 1980-12-22 Suppression of parasitic sidewall transistors in locos structures

Publications (2)

Publication Number Publication Date
JPS57121249A JPS57121249A (en) 1982-07-28
JPH0346976B2 true JPH0346976B2 (ja) 1991-07-17

Family

ID=22817457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56194603A Granted JPS57121249A (en) 1980-12-22 1981-12-04 Method of suppressing parasitic side wall transistor in locos structure

Country Status (2)

Country Link
US (1) US4373965A (ja)
JP (1) JPS57121249A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472874A (en) * 1981-06-10 1984-09-25 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming planar isolation regions having field inversion regions
US4511911A (en) * 1981-07-22 1985-04-16 International Business Machines Corporation Dense dynamic memory cell structure and process
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4569698A (en) * 1982-02-25 1986-02-11 Raytheon Company Method of forming isolated device regions by selective successive etching of composite masking layers and semiconductor material prior to ion implantation
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
US4547793A (en) * 1983-12-27 1985-10-15 International Business Machines Corporation Trench-defined semiconductor structure
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4702000A (en) * 1986-03-19 1987-10-27 Harris Corporation Technique for elimination of polysilicon stringers in direct moat field oxide structure
US4818725A (en) * 1986-09-15 1989-04-04 Harris Corp. Technique for forming planarized gate structure
US4855258A (en) * 1987-10-22 1989-08-08 Ncr Corporation Native oxide reduction for sealing nitride deposition
US4814290A (en) * 1987-10-30 1989-03-21 International Business Machines Corporation Method for providing increased dopant concentration in selected regions of semiconductor devices
US4812418A (en) * 1987-11-27 1989-03-14 Motorola, Inc. Micron and submicron patterning without using a lithographic mask having submicron dimensions
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
US5348910A (en) * 1991-12-24 1994-09-20 Seiko Epson Corporation Method of manufacturing a semiconductor device and the product thereby
US5328866A (en) * 1992-09-21 1994-07-12 Siliconix Incorporated Low temperature oxide layer over field implant mask
US5439842A (en) * 1992-09-21 1995-08-08 Siliconix Incorporated Low temperature oxide layer over field implant mask
JPH06349820A (ja) * 1993-06-11 1994-12-22 Rohm Co Ltd 半導体装置の製造方法
KR0138234B1 (ko) * 1994-02-24 1998-04-28 김광호 고전압 모오스 트랜지스터의 구조
US6627511B1 (en) 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US8603870B2 (en) 1996-07-11 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7981759B2 (en) * 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures
TWI588918B (zh) * 2014-04-01 2017-06-21 亞太優勢微系統股份有限公司 具精確間隙機電晶圓結構與及其製作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170901C (nl) * 1971-04-03 1983-01-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS5228550B2 (ja) * 1972-10-04 1977-07-27
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
NL185376C (nl) * 1976-10-25 1990-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4135289A (en) * 1977-08-23 1979-01-23 Bell Telephone Laboratories, Incorporated Method for producing a buried junction memory device
US4182636A (en) * 1978-06-30 1980-01-08 International Business Machines Corporation Method of fabricating self-aligned contact vias
JPS608501Y2 (ja) * 1978-08-30 1985-03-26 三菱電線工業株式会社 電線の垂直支持部

Also Published As

Publication number Publication date
US4373965A (en) 1983-02-15
JPS57121249A (en) 1982-07-28

Similar Documents

Publication Publication Date Title
JPH0346976B2 (ja)
US5391907A (en) Semiconductor device with buried inverse T-type field region
US5739574A (en) SOI semiconductor device with low concentration of electric field around the mesa type silicon
JPH03157937A (ja) Misトランジスタを具備する半導体デバイスを製造する方法
US6620691B2 (en) Semiconductor trench device with enhanced gate oxide integrity structure
JP2000349093A (ja) マスク数を低減したmosゲートデバイスの製造プロセス
JPS5814068B2 (ja) 自動的に位置合せされたド−ピング領域を形成する方法
US7176071B2 (en) Semiconductor device and fabrication method with etch stop film below active layer
US5006911A (en) Transistor device with high density contacts
JPH023269A (ja) 集積回路の製造方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US6235585B1 (en) Method for fabricating flash memory device and peripheral area
US6110780A (en) Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory
US5811343A (en) Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric
US5700728A (en) Method of forming an MNOS/MONOS by employing large tilt angle ion implantation underneath the field oxide
JP3039978B2 (ja) 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法
US5527725A (en) Method for fabricating a metal oxide semiconductor field effect transistor
KR950008257B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
JPS61247051A (ja) 半導体装置の製造方法
US6316804B1 (en) Oxygen implant self-aligned, floating gate and isolation structure
US6100140A (en) Manufacturing method of semiconductor device
RU1830156C (ru) Способ изготовлени полупроводниковых приборов
JPH0298143A (ja) Ldd構造ポリシリコン薄膜トランジスタの製造方法
JP3420105B2 (ja) 半導体装置の製造方法