JP3420105B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3420105B2 JP3420105B2 JP11644599A JP11644599A JP3420105B2 JP 3420105 B2 JP3420105 B2 JP 3420105B2 JP 11644599 A JP11644599 A JP 11644599A JP 11644599 A JP11644599 A JP 11644599A JP 3420105 B2 JP3420105 B2 JP 3420105B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- element isolation
- forming
- silicon substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、素子分離溝により
素子分離した半導体装置の製造方法に関し、更に詳細に
は、接合リーク電流が小さく、寄生トランジスタが素子
分離溝に生成しないような、良好な半導体装置特性を示
す半導体装置を製造する方法に関するものである。
素子分離した半導体装置の製造方法に関し、更に詳細に
は、接合リーク電流が小さく、寄生トランジスタが素子
分離溝に生成しないような、良好な半導体装置特性を示
す半導体装置を製造する方法に関するものである。
【０００２】
【従来の技術】半導体装置の作製の際に必要となる素子
分離は、従来、ＬＯＣＯＳによるものが一般的であった
が、半導体素子の微細化に伴って、シャロー・トレンチ
・アイソレーション（ＳＴＩ）技術の開発が進められて
いる。ＳＴＩとは、半導体基板の素子形成領域の境界に
溝幅の狭い溝を形成し、次いで酸化シリコン層などの絶
縁膜を溝に埋め込んで形成した素子分離溝による素子分
離を言う。ＳＴＩは、素子分離領域の幅を縮小して半導
体素子の微細化に寄与し、また接合リーク電流の低減等
にも効果がある。
分離は、従来、ＬＯＣＯＳによるものが一般的であった
が、半導体素子の微細化に伴って、シャロー・トレンチ
・アイソレーション（ＳＴＩ）技術の開発が進められて
いる。ＳＴＩとは、半導体基板の素子形成領域の境界に
溝幅の狭い溝を形成し、次いで酸化シリコン層などの絶
縁膜を溝に埋め込んで形成した素子分離溝による素子分
離を言う。ＳＴＩは、素子分離領域の幅を縮小して半導
体素子の微細化に寄与し、また接合リーク電流の低減等
にも効果がある。
【０００３】ここで、図１１を参照して、従来の素子分
離溝の形成方法を説明する。図１１（ａ）から（ｃ）、
及び図１２（ｄ）と（ｅ）は、それぞれ、従来の方法に
従って素子分離溝を形成した際の工程毎の基板の断面図
である。シリコン基板に素子分離溝を形成するには、先
ず、図１１（ａ）に示すように、シリコン基板１２に熱
処理を施して、基板面に薄い熱酸化シリコン膜からなる
パッド酸化膜１４を成膜する。次いで、ＣＶＤ法により
パッド酸化膜１４上にＳｉ3 Ｎ4 膜１６を堆積する。パ
ッド酸化膜１４は、溝を埋め込んだ酸化シリコン膜をシ
ンタリングする際などに半導体基板に加わるストレスを
緩和したり、また、後の工程で行う窒化シリコン膜の除
去の際にシリコン基板の活性領域を保護するために設け
てある。
離溝の形成方法を説明する。図１１（ａ）から（ｃ）、
及び図１２（ｄ）と（ｅ）は、それぞれ、従来の方法に
従って素子分離溝を形成した際の工程毎の基板の断面図
である。シリコン基板に素子分離溝を形成するには、先
ず、図１１（ａ）に示すように、シリコン基板１２に熱
処理を施して、基板面に薄い熱酸化シリコン膜からなる
パッド酸化膜１４を成膜する。次いで、ＣＶＤ法により
パッド酸化膜１４上にＳｉ3 Ｎ4 膜１６を堆積する。パ
ッド酸化膜１４は、溝を埋め込んだ酸化シリコン膜をシ
ンタリングする際などに半導体基板に加わるストレスを
緩和したり、また、後の工程で行う窒化シリコン膜の除
去の際にシリコン基板の活性領域を保護するために設け
てある。
【０００４】続いて、Ｓｉ3 Ｎ4 膜１６上にフォトレジ
スト膜を成膜し、パターニングして、図１１（ｂ）に示
すように、素子分離領域に沿って溝状の開口パターン１
５を備えたレジストによるエッチングマスク１７を形成
する。
スト膜を成膜し、パターニングして、図１１（ｂ）に示
すように、素子分離領域に沿って溝状の開口パターン１
５を備えたレジストによるエッチングマスク１７を形成
する。
【０００５】エッチングマスク１７を使ってＳｉ3 Ｎ4
膜１６及びパッド酸化膜１４をエッチングして、図１１
（ｃ）に示すように、溝パターン１８を形成する。次い
で、エッチングマスク１７を除去し、Ｓｉ3 Ｎ4 膜１６
をエッチングマスクとして、図１２（ｄ）に示すよう
に、シリコン基板１２をドライエッチングして溝１９を
形成する。
膜１６及びパッド酸化膜１４をエッチングして、図１１
（ｃ）に示すように、溝パターン１８を形成する。次い
で、エッチングマスク１７を除去し、Ｓｉ3 Ｎ4 膜１６
をエッチングマスクとして、図１２（ｄ）に示すよう
に、シリコン基板１２をドライエッチングして溝１９を
形成する。
【０００６】続いて、比較的高温、例えば１１００℃で
乾式熱酸化処理を基板に施し、溝壁に沿って熱酸化膜を
成膜して、シリコン基板１２に形成した溝１９の開口縁
部１９ａが、図１２（ｅ）に示すように、溝の肩部が丸
みを持つように、溝１９の溝形状を整形する。開口縁部
１９ａが角張っていると、角張った角部に電界が集中
し、ゲート電圧が小さい範囲において余分な電流が流れ
てしまい、半導体装置特性に好ましくない影響を与える
からである。
乾式熱酸化処理を基板に施し、溝壁に沿って熱酸化膜を
成膜して、シリコン基板１２に形成した溝１９の開口縁
部１９ａが、図１２（ｅ）に示すように、溝の肩部が丸
みを持つように、溝１９の溝形状を整形する。開口縁部
１９ａが角張っていると、角張った角部に電界が集中
し、ゲート電圧が小さい範囲において余分な電流が流れ
てしまい、半導体装置特性に好ましくない影響を与える
からである。
【０００７】
【発明が解決しようとする課題】しかし、上述した素子
分離溝の従来の形成方法では、所望の断面形状を有する
溝１９を形成することが、著しく難しかった。例えば、
溝１９の形成後に高温でドライ熱酸化処理を施すと、図
１３（ａ）に示すように、溝１９の開口縁部１９ａは溝
の肩部が丸みを持つようになるものの、溝底部１９ｂが
滑らかな丸みを有する形状にならずに、角張ってしま
い、溝埋め込み後に施す熱処理時等に、応力が溝底部の
角部に集中的に発生して、欠陥が発生し、成長する。そ
して、このような欠陥に起因して、異常な接合リーク電
流が発生し、半導体装置の特性を悪くする。
分離溝の従来の形成方法では、所望の断面形状を有する
溝１９を形成することが、著しく難しかった。例えば、
溝１９の形成後に高温でドライ熱酸化処理を施すと、図
１３（ａ）に示すように、溝１９の開口縁部１９ａは溝
の肩部が丸みを持つようになるものの、溝底部１９ｂが
滑らかな丸みを有する形状にならずに、角張ってしま
い、溝埋め込み後に施す熱処理時等に、応力が溝底部の
角部に集中的に発生して、欠陥が発生し、成長する。そ
して、このような欠陥に起因して、異常な接合リーク電
流が発生し、半導体装置の特性を悪くする。
【０００８】逆に、低温でウエット熱酸化処理を施す
と、図１３（ｂ）に示すように、溝底部１９ｂは滑らか
な形状になるものの、開口縁部１９ａがオーバーハング
形状になって、この部分が寄生チャネルとして働き、半
導体装置のゲート電圧対ソース／ドレイン電流特性に悪
影響を与える。このように、素子分離溝の従来の形成方
法では、溝が底部の丸みと肩部の丸みとを備えるように
溝１９の断面形状を制御することが難しく、良好な特性
の半導体装置を作製することが難しかった。それは、熱
酸化処理により溝壁に酸化膜を成膜して溝形状を整形し
ようとしても、熱酸化膜は、成長する面方位により成長
膜厚が異なるためであると考えられる。
と、図１３（ｂ）に示すように、溝底部１９ｂは滑らか
な形状になるものの、開口縁部１９ａがオーバーハング
形状になって、この部分が寄生チャネルとして働き、半
導体装置のゲート電圧対ソース／ドレイン電流特性に悪
影響を与える。このように、素子分離溝の従来の形成方
法では、溝が底部の丸みと肩部の丸みとを備えるように
溝１９の断面形状を制御することが難しく、良好な特性
の半導体装置を作製することが難しかった。それは、熱
酸化処理により溝壁に酸化膜を成膜して溝形状を整形し
ようとしても、熱酸化膜は、成長する面方位により成長
膜厚が異なるためであると考えられる。
【０００９】そこで、本発明の目的は、好ましい溝形状
の素子分離溝を形成して、接合リーク電流が小さく、寄
生トランジスタが素子分離溝に生成しないような、良好
な半導体装置特性を備える半導体装置を製造する方法を
提供することである。
の素子分離溝を形成して、接合リーク電流が小さく、寄
生トランジスタが素子分離溝に生成しないような、良好
な半導体装置特性を備える半導体装置を製造する方法を
提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法（以下、第１の
発明方法と言う）は、素子分離溝により素子分離した半
導体装置を製造する方法であって、シリコン基板に素子
分離溝を形成するに当たり、シリコン基板上に酸化膜、
次いでマスク材を成膜し、素子分離領域に対応する溝パ
ターンを前記マスク材に開口し、前記マスク材をマスク
にして酸化膜及びシリコン基板をエッチングして素子分
離溝形成用の溝を形成する際、前記マスク材をマスクに
して等方性エッチング法によりシリコン基板をエッチン
グし、前記マスク材の溝パターンの幅より大きな溝幅
で、かつ素子分離溝形成用の溝より浅い第１の溝をシリ
コン基板に形成する第１のエッチング工程と、次いで、
前記マスク材をマスクにして第１の溝の溝底をエッチン
グし、第２の溝を第１の溝に連続して形成して、第１の
溝と第２の溝とからなる素子分離溝形成用の溝を形成す
る第２のエッチング工程と、素子分離溝形成用の溝に熱
酸化処理を施して溝壁に酸化膜を設け、溝壁を整形する
熱酸化工程とを備えていることを特徴としている。
に、本発明に係る半導体装置の製造方法（以下、第１の
発明方法と言う）は、素子分離溝により素子分離した半
導体装置を製造する方法であって、シリコン基板に素子
分離溝を形成するに当たり、シリコン基板上に酸化膜、
次いでマスク材を成膜し、素子分離領域に対応する溝パ
ターンを前記マスク材に開口し、前記マスク材をマスク
にして酸化膜及びシリコン基板をエッチングして素子分
離溝形成用の溝を形成する際、前記マスク材をマスクに
して等方性エッチング法によりシリコン基板をエッチン
グし、前記マスク材の溝パターンの幅より大きな溝幅
で、かつ素子分離溝形成用の溝より浅い第１の溝をシリ
コン基板に形成する第１のエッチング工程と、次いで、
前記マスク材をマスクにして第１の溝の溝底をエッチン
グし、第２の溝を第１の溝に連続して形成して、第１の
溝と第２の溝とからなる素子分離溝形成用の溝を形成す
る第２のエッチング工程と、素子分離溝形成用の溝に熱
酸化処理を施して溝壁に酸化膜を設け、溝壁を整形する
熱酸化工程とを備えていることを特徴としている。
【００１１】第１の発明方法で等方性エッチングは、例
えばエッチャントとしてアンモニア過水（ＮＨ4 ＯＨ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５）を使ったウエットエッ
チング法によりシリコン基板をエッチングする。第１の
発明方法の第２のエッチング工程では、好適には、第１
の溝の溝底をエッチングし、マスク材の開口幅と同じ溝
幅の開口縁を有する第２の溝を第１の溝に連続して形成
する。第１の発明方法の更に好適な実施態様は、第１の
エッチング工程に先立って、前記マスク材の溝パターン
の開口縁内方に位置するシリコン基板部分に回転斜めイ
オン注入法によりイオン注入する工程を備えているか、
又は第１のエッチング工程と第２のエッチング工程との
間に、前記マスク材の溝パターンの開口縁内方に位置す
るシリコン基板部分に回転斜めイオン注入法によりイオ
ン注入する工程を備えている。シリコン基板にイオン注
入することにより、イオン注入された部分がアモルファ
ス・シリコン化され、等方性エッチング法により開口縁
部が角張らない第１の溝を形成することができる。
えばエッチャントとしてアンモニア過水（ＮＨ4 ＯＨ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５）を使ったウエットエッ
チング法によりシリコン基板をエッチングする。第１の
発明方法の第２のエッチング工程では、好適には、第１
の溝の溝底をエッチングし、マスク材の開口幅と同じ溝
幅の開口縁を有する第２の溝を第１の溝に連続して形成
する。第１の発明方法の更に好適な実施態様は、第１の
エッチング工程に先立って、前記マスク材の溝パターン
の開口縁内方に位置するシリコン基板部分に回転斜めイ
オン注入法によりイオン注入する工程を備えているか、
又は第１のエッチング工程と第２のエッチング工程との
間に、前記マスク材の溝パターンの開口縁内方に位置す
るシリコン基板部分に回転斜めイオン注入法によりイオ
ン注入する工程を備えている。シリコン基板にイオン注
入することにより、イオン注入された部分がアモルファ
ス・シリコン化され、等方性エッチング法により開口縁
部が角張らない第１の溝を形成することができる。
【００１２】本発明に係る別の半導体装置の製造方法
（以下、第２の発明方法と言う）は、素子分離溝により
素子分離した半導体装置を製造する方法であって、シリ
コン基板に素子分離溝を形成するに当たり、シリコン基
板上に酸化膜、次いでマスク材を成膜し、素子分離領域
に対応する溝パターンを前記マスク材に開口し、前記マ
スク材をマスクにして酸化膜及びシリコン基板をエッチ
ングして素子分離溝形成用の溝を形成する際、前記マス
ク材をマスクにしてシリコン基板をエッチングし、素子
分離溝形成用の溝を形成するエッチング工程と、形成し
た素子分離溝形成用の溝の溝壁に回転斜めイオン注入法
によりイオン注入する工程と、次いで、素子分離溝形成
用の溝に熱酸化処理を施して溝壁に酸化膜を設け、溝壁
を整形する熱酸化工程とを備えていることを特徴として
いる。
（以下、第２の発明方法と言う）は、素子分離溝により
素子分離した半導体装置を製造する方法であって、シリ
コン基板に素子分離溝を形成するに当たり、シリコン基
板上に酸化膜、次いでマスク材を成膜し、素子分離領域
に対応する溝パターンを前記マスク材に開口し、前記マ
スク材をマスクにして酸化膜及びシリコン基板をエッチ
ングして素子分離溝形成用の溝を形成する際、前記マス
ク材をマスクにしてシリコン基板をエッチングし、素子
分離溝形成用の溝を形成するエッチング工程と、形成し
た素子分離溝形成用の溝の溝壁に回転斜めイオン注入法
によりイオン注入する工程と、次いで、素子分離溝形成
用の溝に熱酸化処理を施して溝壁に酸化膜を設け、溝壁
を整形する熱酸化工程とを備えていることを特徴として
いる。
【００１３】溝壁、即ちその部分のシリコン基板にイオ
ン注入して、イオン注入したシリコン基板部分をアモル
ファス・シリコン化することにより、熱酸化工程で行う
熱酸化処理で、アモルファス・シリコン化されたシリコ
ン基板部分の酸化レートが高くなって、膜厚の厚い熱酸
化膜が形成されることにより、溝の断面形状が角張らな
い滑らかな曲面に整形される。
ン注入して、イオン注入したシリコン基板部分をアモル
ファス・シリコン化することにより、熱酸化工程で行う
熱酸化処理で、アモルファス・シリコン化されたシリコ
ン基板部分の酸化レートが高くなって、膜厚の厚い熱酸
化膜が形成されることにより、溝の断面形状が角張らな
い滑らかな曲面に整形される。
【００１４】第１及び第２の発明方法のイオン注入で
は、例えばＡｒ、Ｓｉ、Ｇｅ、及びＫｒのいずれかのイ
オンをイオン注入する。回転斜めイオン注入法では、シ
リコン基板に対して垂直な０°方向から６０°方向の斜
めにイオン注入して、シリコン基板のその部分をアモル
ファス・シリコン化する。イオン注入条件は、例えば、
注入エネルギーが３から３０ｋｅＶ、ドーズ量が１０14
から１０16／cm2 である。
は、例えばＡｒ、Ｓｉ、Ｇｅ、及びＫｒのいずれかのイ
オンをイオン注入する。回転斜めイオン注入法では、シ
リコン基板に対して垂直な０°方向から６０°方向の斜
めにイオン注入して、シリコン基板のその部分をアモル
ファス・シリコン化する。イオン注入条件は、例えば、
注入エネルギーが３から３０ｋｅＶ、ドーズ量が１０14
から１０16／cm2 である。
【００１５】本発明に係る別の半導体装置の製造方法
（以下、第３の発明方法と言う）は、素子分離溝により
素子分離した半導体装置を製造する方法であって、シリ
コン基板に素子分離溝を形成するに当たり、シリコン基
板上に酸化膜、次いでマスク材を成膜し、素子分離領域
に対応する溝パターンを前記マスク材に開口し、前記マ
スク材をマスクにして酸化膜及びシリコン基板をエッチ
ングして素子分離溝形成用の溝を形成する際、前記マス
ク材をマスクにしてシリコン基板をテーパエッチングし
て、素子分離溝形成用の溝より浅く、かつ前記マスク材
の溝パターンの幅と同じ溝幅の開口縁を有し、かつ溝幅
が深さ方向に縮小したテーパ状の側壁を有する第１の溝
を形成する第１のエッチング工程と、前記マスク材をマ
スクにして等方性エッチング法により第１の溝を拡幅す
るようにシリコン基板をエッチングして、溝幅が第１の
溝の溝幅より大きく、かつ素子分離溝形成用の溝より浅
い第２の溝をシリコン基板に形成する第２のエッチング
工程と、次いで、前記マスク材をマスクにして第２の溝
の溝底をエッチングし、第３の溝を第２の溝に連続して
形成して、第２の溝と第３の溝とからなる素子分離溝形
成用の溝を形成する第３のエッチング工程と、素子分離
溝形成用の溝に熱酸化処理を施して溝壁に酸化膜を設
け、溝壁を整形する熱酸化工程とを備えていることを特
徴としている。
（以下、第３の発明方法と言う）は、素子分離溝により
素子分離した半導体装置を製造する方法であって、シリ
コン基板に素子分離溝を形成するに当たり、シリコン基
板上に酸化膜、次いでマスク材を成膜し、素子分離領域
に対応する溝パターンを前記マスク材に開口し、前記マ
スク材をマスクにして酸化膜及びシリコン基板をエッチ
ングして素子分離溝形成用の溝を形成する際、前記マス
ク材をマスクにしてシリコン基板をテーパエッチングし
て、素子分離溝形成用の溝より浅く、かつ前記マスク材
の溝パターンの幅と同じ溝幅の開口縁を有し、かつ溝幅
が深さ方向に縮小したテーパ状の側壁を有する第１の溝
を形成する第１のエッチング工程と、前記マスク材をマ
スクにして等方性エッチング法により第１の溝を拡幅す
るようにシリコン基板をエッチングして、溝幅が第１の
溝の溝幅より大きく、かつ素子分離溝形成用の溝より浅
い第２の溝をシリコン基板に形成する第２のエッチング
工程と、次いで、前記マスク材をマスクにして第２の溝
の溝底をエッチングし、第３の溝を第２の溝に連続して
形成して、第２の溝と第３の溝とからなる素子分離溝形
成用の溝を形成する第３のエッチング工程と、素子分離
溝形成用の溝に熱酸化処理を施して溝壁に酸化膜を設
け、溝壁を整形する熱酸化工程とを備えていることを特
徴としている。
【００１６】第３の発明方法の第１のエッチング工程で
は、ＣＦ4 、ＣＦ3 Ｈ等をエッチングガスとして使った
ドライエッチング法により、又は特定面方位を強調する
異方性エッチング法によりテーパエッチングを行う。第
３のエッチング工程では、第２の溝の溝底をエッチング
し、マスク材の開口パターンの幅と同じ溝幅の開口縁を
有する第３の溝を第２の溝に連続して形成する。テーパ
溝面を備えた第１の溝を拡幅するようにエッチングして
溝幅の広い第２の溝を形成し、次いで第２の溝の溝底を
エッチングして第２の溝に連続して第３の溝を形成する
ことにより、熱酸化工程で成膜する熱酸化膜の働きと相
まって、溝の断面形状が角張らない滑らかな曲面の溝を
形成することができる。
は、ＣＦ4 、ＣＦ3 Ｈ等をエッチングガスとして使った
ドライエッチング法により、又は特定面方位を強調する
異方性エッチング法によりテーパエッチングを行う。第
３のエッチング工程では、第２の溝の溝底をエッチング
し、マスク材の開口パターンの幅と同じ溝幅の開口縁を
有する第３の溝を第２の溝に連続して形成する。テーパ
溝面を備えた第１の溝を拡幅するようにエッチングして
溝幅の広い第２の溝を形成し、次いで第２の溝の溝底を
エッチングして第２の溝に連続して第３の溝を形成する
ことにより、熱酸化工程で成膜する熱酸化膜の働きと相
まって、溝の断面形状が角張らない滑らかな曲面の溝を
形成することができる。
【００１７】第１から第３の発明方法の熱酸化処理工程
では、湿式熱酸化法により、熱酸化温度が従来より低
く、９５０℃以下、好ましくは９００℃以下、８００℃
以上の温度で熱酸化を行う。これにより、素子分離溝形
成用の溝の溝底部が、角張らずに滑らかな曲面となる。
では、湿式熱酸化法により、熱酸化温度が従来より低
く、９５０℃以下、好ましくは９００℃以下、８００℃
以上の温度で熱酸化を行う。これにより、素子分離溝形
成用の溝の溝底部が、角張らずに滑らかな曲面となる。
【００１８】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施形態例１ 本実施形態例は、第１の発明方法に係る半導体装置を製
造する方法の実施形態の一例であって、シリコン基板に
素子分離溝を形成する方法を具体的に示した例である。
図１（ａ）から（ｃ）、図２（ｄ）から（ｆ）、及び図
３（ｇ）から（ｉ）は、それぞれ、本実施形態例方法に
従って素子分離溝を形成した際の工程毎の基板の断面図
である。本実施形態例では、先ず、従来と同様にして、
シリコン基板１２に熱処理を施して、基板面に薄い熱酸
化ＳｉＯ2 膜からなるパッド酸化膜１４を成膜する。次
いで、ＣＶＤ法によりパッド酸化膜１４上にＳｉ3 Ｎ4
膜１６を堆積する。続いて、Ｓｉ3 Ｎ4 膜１６上にフォ
トレジスト膜を成膜し、パターニングして、素子分離領
域に沿って溝パターンをＳｉ3 Ｎ4 膜１６に形成するた
めのエッチングマスクを形成する。次いで、エッチング
マスクを使ってＳｉ3 Ｎ4 膜１６及びパッド酸化膜１４
をエッチングして、図１（ａ）に示すように、溝幅０．
３μｍから０．４μｍの溝パターン１８を形成する。
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施形態例１ 本実施形態例は、第１の発明方法に係る半導体装置を製
造する方法の実施形態の一例であって、シリコン基板に
素子分離溝を形成する方法を具体的に示した例である。
図１（ａ）から（ｃ）、図２（ｄ）から（ｆ）、及び図
３（ｇ）から（ｉ）は、それぞれ、本実施形態例方法に
従って素子分離溝を形成した際の工程毎の基板の断面図
である。本実施形態例では、先ず、従来と同様にして、
シリコン基板１２に熱処理を施して、基板面に薄い熱酸
化ＳｉＯ2 膜からなるパッド酸化膜１４を成膜する。次
いで、ＣＶＤ法によりパッド酸化膜１４上にＳｉ3 Ｎ4
膜１６を堆積する。続いて、Ｓｉ3 Ｎ4 膜１６上にフォ
トレジスト膜を成膜し、パターニングして、素子分離領
域に沿って溝パターンをＳｉ3 Ｎ4 膜１６に形成するた
めのエッチングマスクを形成する。次いで、エッチング
マスクを使ってＳｉ3 Ｎ4 膜１６及びパッド酸化膜１４
をエッチングして、図１（ａ）に示すように、溝幅０．
３μｍから０．４μｍの溝パターン１８を形成する。
【００１９】次いで、本実施形態例では、Ｓｉ3 Ｎ4 膜
１６の溝パターン１８の開口縁内方に位置するシリコン
基板部分に向けて、回転斜めイオン注入法により、以下
の条件でイオン注入して、シリコン基板１２のその部分
をアモルファス・シリコン化する。イオン注入条件 イオン種 ：Ａｒ 注入エネルギー：１０ｋｅＶ ドーズ量 ：１×１０15／cm2 角度 ：７°回転
１６の溝パターン１８の開口縁内方に位置するシリコン
基板部分に向けて、回転斜めイオン注入法により、以下
の条件でイオン注入して、シリコン基板１２のその部分
をアモルファス・シリコン化する。イオン注入条件 イオン種 ：Ａｒ 注入エネルギー：１０ｋｅＶ ドーズ量 ：１×１０15／cm2 角度 ：７°回転
【００２０】続いて、以下の条件で等方性エッチングを
行って、図１（ｂ）に示すように、溝パターン１８の開
口縁内方に溝パターン１８の幅より大きな溝幅で、かつ
素子分離溝形成用の溝より浅い第１の溝２０をシリコン
基板１２の上層に形成する。浅く広い第１の溝２０は、
深さＤが２００Åから６００Å程度で、開口縁から１０
０Åから３００Å程度の長さＬで内方に、即ち奥に入っ
ている。エッチング条件 エッチング法：ウエットエッチング エッチャント：アンモニア過水（ＮＨ4 ＯＨ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５） 温度 ：６５℃ 処理時間 ：６０分
行って、図１（ｂ）に示すように、溝パターン１８の開
口縁内方に溝パターン１８の幅より大きな溝幅で、かつ
素子分離溝形成用の溝より浅い第１の溝２０をシリコン
基板１２の上層に形成する。浅く広い第１の溝２０は、
深さＤが２００Åから６００Å程度で、開口縁から１０
０Åから３００Å程度の長さＬで内方に、即ち奥に入っ
ている。エッチング条件 エッチング法：ウエットエッチング エッチャント：アンモニア過水（ＮＨ4 ＯＨ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５） 温度 ：６５℃ 処理時間 ：６０分
【００２１】次いで、従来と同様にして、ＣＦ4 等をエ
ッチングガスとして使ったドライエッチング法により更
に第１の溝２０の溝底をエッチングして、図１（ｃ）に
示すように、第１の溝２０の溝底の幅と同じ溝幅の開口
縁を有する第２の溝２２を第１の溝２０に連続して形成
して、第１の溝２０と第２の溝２２とからなる素子分離
溝形成用の溝２５を形成する。溝２５の溝深さは、約
０．３５μｍである。
ッチングガスとして使ったドライエッチング法により更
に第１の溝２０の溝底をエッチングして、図１（ｃ）に
示すように、第１の溝２０の溝底の幅と同じ溝幅の開口
縁を有する第２の溝２２を第１の溝２０に連続して形成
して、第１の溝２０と第２の溝２２とからなる素子分離
溝形成用の溝２５を形成する。溝２５の溝深さは、約
０．３５μｍである。
【００２２】更に、ウエット窒素ガス雰囲気下で、温度
９５０℃の湿式熱酸化により、図２（ｄ）に示すよう
に、溝２５の溝壁に膜厚約２００Åの熱ＳｉＯ2 膜２４
を成膜して円滑な溝形状になるように溝壁を整形し、素
子分離溝形成用の溝２５を形成する。尚、熱ＳｉＯ2 膜
２４とパッド酸化膜１４との接続を平滑にするために、
熱処理の前に、溝パターン１８の開口縁近傍のパッド酸
化膜１４を第１の溝２０より更に奥に向けてエッチング
することもある。また、図２（ｄ′）は、図２（ｄ）
の" Ａ "の拡大図である。
９５０℃の湿式熱酸化により、図２（ｄ）に示すよう
に、溝２５の溝壁に膜厚約２００Åの熱ＳｉＯ2 膜２４
を成膜して円滑な溝形状になるように溝壁を整形し、素
子分離溝形成用の溝２５を形成する。尚、熱ＳｉＯ2 膜
２４とパッド酸化膜１４との接続を平滑にするために、
熱処理の前に、溝パターン１８の開口縁近傍のパッド酸
化膜１４を第１の溝２０より更に奥に向けてエッチング
することもある。また、図２（ｄ′）は、図２（ｄ）
の" Ａ "の拡大図である。
【００２３】続いて、図２（ｅ）に示すように、高温Ｃ
ＶＤ法により成膜温度８００℃で膜厚２００ÅのＳｉＯ
2 膜２６を基板全面に成膜する。尚、ＳｉＯ2 膜２６
は、後述のＳｉＯ2 膜２８の成膜の際のＳｉ3 Ｎ4 膜１
６の保護膜であって、必ずしも設けなくても良い。次い
で、図２（ｆ）に示すように、高密度プラズマＣＶＤ法
により膜厚５５００ÅのＳｉＯ2 膜２８を基板全面に成
膜して、溝２５を埋め込む。尚、高密度プラズマＣＶＤ
法によるＳｉＯ2 膜２８に代えてＮＳＧ膜を用いても良
い。
ＶＤ法により成膜温度８００℃で膜厚２００ÅのＳｉＯ
2 膜２６を基板全面に成膜する。尚、ＳｉＯ2 膜２６
は、後述のＳｉＯ2 膜２８の成膜の際のＳｉ3 Ｎ4 膜１
６の保護膜であって、必ずしも設けなくても良い。次い
で、図２（ｆ）に示すように、高密度プラズマＣＶＤ法
により膜厚５５００ÅのＳｉＯ2 膜２８を基板全面に成
膜して、溝２５を埋め込む。尚、高密度プラズマＣＶＤ
法によるＳｉＯ2 膜２８に代えてＮＳＧ膜を用いても良
い。
【００２４】次に、図３（ｇ）に示すように、ＣＭＰ法
により基板全面にわたりＳｉＯ2 膜２８、ＳｉＯ2 膜２
６を研磨して研磨して、Ｓｉ3 Ｎ4 膜１６を露出させ
る。続いて、温度８０℃濃度８６％の熱リン酸をエッチ
ャントとしてウエットエッチングにより約６０分の処理
時間で、図３（ｈ）に示すように、Ｓｉ3 Ｎ4 膜１６を
除去し、パッド酸化膜１４を露出させる。次いで、温度
２０℃濃度１％のフッ酸水溶液をエッチャントとしてウ
エットエッチングにより約９分の処理時間で、図３
（ｉ）に示すように、パッド酸化膜１４を除去して、Ｓ
ｉＯ2 膜２４、２６、２８からなる素子分離溝３０を形
成する。
により基板全面にわたりＳｉＯ2 膜２８、ＳｉＯ2 膜２
６を研磨して研磨して、Ｓｉ3 Ｎ4 膜１６を露出させ
る。続いて、温度８０℃濃度８６％の熱リン酸をエッチ
ャントとしてウエットエッチングにより約６０分の処理
時間で、図３（ｈ）に示すように、Ｓｉ3 Ｎ4 膜１６を
除去し、パッド酸化膜１４を露出させる。次いで、温度
２０℃濃度１％のフッ酸水溶液をエッチャントとしてウ
エットエッチングにより約９分の処理時間で、図３
（ｉ）に示すように、パッド酸化膜１４を除去して、Ｓ
ｉＯ2 膜２４、２６、２８からなる素子分離溝３０を形
成する。
【００２５】実施形態例２
本実施形態例は、第１の発明方法に係る半導体装置を製
造する方法の実施形態の別の例であって、シリコン基板
に素子分離溝を形成する方法を具体的に示した例であ
る。図４（ａ）及び（ｂ）は、それぞれ、本実施形態例
方法に従って素子分離溝を形成した際の工程毎の基板の
断面図である。本実施形態例では、先ず、実施形態例１
と同様に、シリコン基板１２に熱処理を施して、基板面
に薄い熱酸化ＳｉＯ2 膜ドからなるパッド酸化膜１４を
成膜する。次いで、ＣＶＤ法によりパッド酸化膜１４上
にＳｉ3 Ｎ4 膜１６を堆積する。続いて、Ｓｉ3 Ｎ4 膜
１６上にフォトレジスト膜を成膜し、パターニングし
て、素子分離領域に沿って溝パターンをＳｉ3 Ｎ4 膜１
６に形成するためのエッチングマスクを形成する。次い
で、エッチングマスクを使ってＳｉ3 Ｎ4 膜１６及びパ
ッド酸化膜１４をエッチングして、図１（ａ）に示すよ
うに、溝幅０．３μｍから０．４μｍの溝パターン１８
を形成する。
造する方法の実施形態の別の例であって、シリコン基板
に素子分離溝を形成する方法を具体的に示した例であ
る。図４（ａ）及び（ｂ）は、それぞれ、本実施形態例
方法に従って素子分離溝を形成した際の工程毎の基板の
断面図である。本実施形態例では、先ず、実施形態例１
と同様に、シリコン基板１２に熱処理を施して、基板面
に薄い熱酸化ＳｉＯ2 膜ドからなるパッド酸化膜１４を
成膜する。次いで、ＣＶＤ法によりパッド酸化膜１４上
にＳｉ3 Ｎ4 膜１６を堆積する。続いて、Ｓｉ3 Ｎ4 膜
１６上にフォトレジスト膜を成膜し、パターニングし
て、素子分離領域に沿って溝パターンをＳｉ3 Ｎ4 膜１
６に形成するためのエッチングマスクを形成する。次い
で、エッチングマスクを使ってＳｉ3 Ｎ4 膜１６及びパ
ッド酸化膜１４をエッチングして、図１（ａ）に示すよ
うに、溝幅０．３μｍから０．４μｍの溝パターン１８
を形成する。
【００２６】続いて、実施形態例１と同様に、以下の条
件で等方性エッチングを行って、図４（ａ）に示すよう
に、溝パターン１８の開口縁の下方内方に位置するシリ
コン基板部分に断面形状が滑らかな第１の溝３２を形成
する。エッチング条件 エッチング法：ウエットエッチング エッチャント：アンモニア過水（ＮＨ4 ＯＨ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５） 温度 ：６５℃ 処理時間 ：６０分
件で等方性エッチングを行って、図４（ａ）に示すよう
に、溝パターン１８の開口縁の下方内方に位置するシリ
コン基板部分に断面形状が滑らかな第１の溝３２を形成
する。エッチング条件 エッチング法：ウエットエッチング エッチャント：アンモニア過水（ＮＨ4 ＯＨ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５） 温度 ：６５℃ 処理時間 ：６０分
【００２７】次いで、本実施形態例では、Ｓｉ3 Ｎ4 膜
１６の溝パターン１８の開口縁内方に位置するシリコン
基板部分に向けて、回転斜めイオン注入法により、以下
の条件でイオン注入して、シリコン基板１２のその部分
３３をアモルファス・シリコン化する。イオン注入条件 イオン種 ：Ａｒ 注入エネルギー：１５ｋｅＶ ドーズ量 ：１×１０15／cm2 角度 ：４５°回転
１６の溝パターン１８の開口縁内方に位置するシリコン
基板部分に向けて、回転斜めイオン注入法により、以下
の条件でイオン注入して、シリコン基板１２のその部分
３３をアモルファス・シリコン化する。イオン注入条件 イオン種 ：Ａｒ 注入エネルギー：１５ｋｅＶ ドーズ量 ：１×１０15／cm2 角度 ：４５°回転
【００２８】次いで、実施形態例１の方法と同様にし
て、ドライエッチング法により、更に第１の溝３２の溝
底をエッチングして、第１の溝３２の溝底の幅と同じ溝
幅の開口縁を有する第２の溝２２を第１の溝３２の溝底
に連続して形成し、第１の溝３２と第２の溝２２とから
なる素子分離溝形成用の溝２５を形成する。溝２５の溝
深さは、０．３５μｍである。更に、温度９５０℃の湿
式熱酸化により、図４（ｂ）に示すように、第１の溝０
及び第２の溝２２の溝壁に膜厚約２００Åの熱ＳｉＯ2
膜２４を成膜して円滑な形状になるように整形し、素子
分離溝形成用の溝２５を形成する。アモルファス・シリ
コン化したシリコン基板部分３３は、酸化レートが速い
ので、図４（ｂ′）に示すように、丸く滑らかに整形さ
れる。尚、図４（ｂ′）は図４（ｂ）の" Ｂ "の拡大図
である。以下、実施形態例１と同様にして素子分離溝３
０を形成する。
て、ドライエッチング法により、更に第１の溝３２の溝
底をエッチングして、第１の溝３２の溝底の幅と同じ溝
幅の開口縁を有する第２の溝２２を第１の溝３２の溝底
に連続して形成し、第１の溝３２と第２の溝２２とから
なる素子分離溝形成用の溝２５を形成する。溝２５の溝
深さは、０．３５μｍである。更に、温度９５０℃の湿
式熱酸化により、図４（ｂ）に示すように、第１の溝０
及び第２の溝２２の溝壁に膜厚約２００Åの熱ＳｉＯ2
膜２４を成膜して円滑な形状になるように整形し、素子
分離溝形成用の溝２５を形成する。アモルファス・シリ
コン化したシリコン基板部分３３は、酸化レートが速い
ので、図４（ｂ′）に示すように、丸く滑らかに整形さ
れる。尚、図４（ｂ′）は図４（ｂ）の" Ｂ "の拡大図
である。以下、実施形態例１と同様にして素子分離溝３
０を形成する。
【００２９】実施形態例３
本実施形態例は、第２の発明方法に係る半導体装置を製
造する方法の実施形態の一例であって、シリコン基板に
素子分離溝を形成する方法を具体的に示した例である。
図５（ａ）及び（ｂ）は、それぞれ、本実施形態例方法
に従って素子分離溝を形成した際の工程毎の基板の断面
図である。本実施形態例では、先ず、従来と同様にし
て、シリコン基板１２に熱処理を施して、基板面に薄い
熱酸化ＳｉＯ2 膜からなるパッド酸化膜１４を成膜す
る。次いで、ＣＶＤ法によりパッド酸化膜１４上にＳｉ
3 Ｎ4 膜１６を堆積する。続いて、Ｓｉ3 Ｎ4 膜１６上
にフォトレジスト膜を成膜し、パターニングして、素子
分離領域に沿って溝パターンをＳｉ3 Ｎ4 膜１６に形成
するためのエッチングマスクを形成する。次いで、エッ
チングマスクを使ってＳｉ3 Ｎ4 膜１６及びパッド酸化
膜１４をエッチングして、溝幅０．３μｍから０．４μ
ｍの溝パターン１８を形成する。次いで、Ｓｉ3 Ｎ4 膜
１６をマスクにして、パッド酸化膜１４及びシリコン基
板１２をエッチングして、図１２（ｄ）に示すように、
素子分離溝形成用の深さ０．３５μｍの溝１９を形成す
る。
造する方法の実施形態の一例であって、シリコン基板に
素子分離溝を形成する方法を具体的に示した例である。
図５（ａ）及び（ｂ）は、それぞれ、本実施形態例方法
に従って素子分離溝を形成した際の工程毎の基板の断面
図である。本実施形態例では、先ず、従来と同様にし
て、シリコン基板１２に熱処理を施して、基板面に薄い
熱酸化ＳｉＯ2 膜からなるパッド酸化膜１４を成膜す
る。次いで、ＣＶＤ法によりパッド酸化膜１４上にＳｉ
3 Ｎ4 膜１６を堆積する。続いて、Ｓｉ3 Ｎ4 膜１６上
にフォトレジスト膜を成膜し、パターニングして、素子
分離領域に沿って溝パターンをＳｉ3 Ｎ4 膜１６に形成
するためのエッチングマスクを形成する。次いで、エッ
チングマスクを使ってＳｉ3 Ｎ4 膜１６及びパッド酸化
膜１４をエッチングして、溝幅０．３μｍから０．４μ
ｍの溝パターン１８を形成する。次いで、Ｓｉ3 Ｎ4 膜
１６をマスクにして、パッド酸化膜１４及びシリコン基
板１２をエッチングして、図１２（ｄ）に示すように、
素子分離溝形成用の深さ０．３５μｍの溝１９を形成す
る。
【００３０】本実施形態例では、図５（ａ）に示すよう
に、溝１９の溝壁に回転斜めイオン注入法により以下の
条件でイオン注入して、溝壁のシリコン基板部分をアモ
ルファス・シリコン化してアモルファス・シリコン領域
３４を形成する。イオン注入条件 イオン種 ：Ａｒ 注入エネルギー：１５ｋｅＶ ドーズ量 ：１×１０15／cm2 角度 ：２５°回転
に、溝１９の溝壁に回転斜めイオン注入法により以下の
条件でイオン注入して、溝壁のシリコン基板部分をアモ
ルファス・シリコン化してアモルファス・シリコン領域
３４を形成する。イオン注入条件 イオン種 ：Ａｒ 注入エネルギー：１５ｋｅＶ ドーズ量 ：１×１０15／cm2 角度 ：２５°回転
【００３１】次いで、温度９５０℃の湿式熱酸化によ
り、図５（ｂ）に示すように、溝１９の溝壁に膜厚約２
００Åの熱ＳｉＯ2 膜２４を成膜して円滑な形状になる
ように整形し、素子分離溝形成用の溝２５を形成する。
アモルファス・シリコン領域３４は、酸化レートが速い
ので、丸く滑らかに整形される。以下、実施形態例１と
同様にして素子分離溝３０を形成する。
り、図５（ｂ）に示すように、溝１９の溝壁に膜厚約２
００Åの熱ＳｉＯ2 膜２４を成膜して円滑な形状になる
ように整形し、素子分離溝形成用の溝２５を形成する。
アモルファス・シリコン領域３４は、酸化レートが速い
ので、丸く滑らかに整形される。以下、実施形態例１と
同様にして素子分離溝３０を形成する。
【００３２】実施形態例４
本実施形態例は、第３の発明方法に係る半導体装置を製
造する方法の実施形態の一例であって、シリコン基板に
素子分離溝を形成する方法を具体的に示した例である。
図６（ａ）から（ｃ）は、それぞれ、本実施形態例方法
に従って素子分離溝を形成した際の基板の断面図であ
る。本実施形態例では、先ず、従来と同様に、シリコン
基板１２に熱処理を施して、基板面に薄い熱酸化ＳｉＯ
2 膜からなるパッド酸化膜１４を成膜する。次いで、Ｃ
ＶＤ法によりパッド酸化膜１４上にＳｉ3 Ｎ4 膜１６を
堆積する。続いて、Ｓｉ3 Ｎ4 膜１６上にフォトレジス
ト膜を成膜し、パターニングして、素子分離領域に沿っ
て溝パターンをＳｉ3 Ｎ4 膜１６に形成するためのエッ
チングマスクを形成する。次いで、エッチングマスクを
使ってＳｉ3 Ｎ4 膜１６及びパッド酸化膜１４をエッチ
ングして、溝幅０．３μｍから０．４μｍの溝パターン
１８を形成する。
造する方法の実施形態の一例であって、シリコン基板に
素子分離溝を形成する方法を具体的に示した例である。
図６（ａ）から（ｃ）は、それぞれ、本実施形態例方法
に従って素子分離溝を形成した際の基板の断面図であ
る。本実施形態例では、先ず、従来と同様に、シリコン
基板１２に熱処理を施して、基板面に薄い熱酸化ＳｉＯ
2 膜からなるパッド酸化膜１４を成膜する。次いで、Ｃ
ＶＤ法によりパッド酸化膜１４上にＳｉ3 Ｎ4 膜１６を
堆積する。続いて、Ｓｉ3 Ｎ4 膜１６上にフォトレジス
ト膜を成膜し、パターニングして、素子分離領域に沿っ
て溝パターンをＳｉ3 Ｎ4 膜１６に形成するためのエッ
チングマスクを形成する。次いで、エッチングマスクを
使ってＳｉ3 Ｎ4 膜１６及びパッド酸化膜１４をエッチ
ングして、溝幅０．３μｍから０．４μｍの溝パターン
１８を形成する。
【００３３】次いで、Ｓｉ3 Ｎ4 膜１６をマスクにし、
エッチングガスとしてＣＦ4 又はＣＨＦ3 ガスを用いる
ことにより、図６（ａ）に示すように、素子分離溝形成
用の溝より浅く、溝パターン１８の幅と同じ溝幅の開口
縁を有し、かつ溝底に向かって溝幅が縮小するテーパ溝
面を備えた第１の溝３６をシリコン基板１２の上層に形
成する。次いで、Ｓｉ3 Ｎ4 膜１６をマスクにして第１
の溝３６を拡幅するように等方性エッチング法によりシ
リコン基板１２をエッチングして、図６（ｂ）に示すよ
うに、第１の溝３６より溝幅が広い第２の溝３８を形成
する。次いで、Ｓｉ3 Ｎ4 膜１６の溝パターン１８の幅
と同じ溝幅の開口縁を有する第３の溝４０を第２の溝３
８に連続して形成して、図６（ｃ）に示すように、第２
の溝３８と第３の溝４０とからなる素子分離溝形成用の
溝２５を形成する。溝２５の溝深さは、約０．３５μm
である。以下、実施形態例１と同様にして、素子分離溝
３０を形成する。
エッチングガスとしてＣＦ4 又はＣＨＦ3 ガスを用いる
ことにより、図６（ａ）に示すように、素子分離溝形成
用の溝より浅く、溝パターン１８の幅と同じ溝幅の開口
縁を有し、かつ溝底に向かって溝幅が縮小するテーパ溝
面を備えた第１の溝３６をシリコン基板１２の上層に形
成する。次いで、Ｓｉ3 Ｎ4 膜１６をマスクにして第１
の溝３６を拡幅するように等方性エッチング法によりシ
リコン基板１２をエッチングして、図６（ｂ）に示すよ
うに、第１の溝３６より溝幅が広い第２の溝３８を形成
する。次いで、Ｓｉ3 Ｎ4 膜１６の溝パターン１８の幅
と同じ溝幅の開口縁を有する第３の溝４０を第２の溝３
８に連続して形成して、図６（ｃ）に示すように、第２
の溝３８と第３の溝４０とからなる素子分離溝形成用の
溝２５を形成する。溝２５の溝深さは、約０．３５μm
である。以下、実施形態例１と同様にして、素子分離溝
３０を形成する。
【００３４】接合リーク電流の測定試験
本発明方法の効果を評価するために、本発明方法に従っ
て形成した素子分離溝で囲まれた素子形成領域の接合リ
ーク電流を測定した。測定試験では、先ず、実施形態例
１の方法に従って、図７（ａ）に示すように、素子形成
領域５０を区画する環状の素子分離溝５２をシリコン基
板５４に形成した。次いで、図７（ｂ）に示すように、
素子形成領域５０にｐ+ 領域５６、ｐ + 領域の上層にｎ
+ 領域５８を形成して、実施形態例１試料を作製した。
そして、図７（ｂ）に示すように、ｐ+ 領域５６を接地
し、ｎ+ 領域５８からｐ+ 領域５６に向けて電流を注入
するようにｎ+ 領域５８とｐ+ 領域５６との間に逆バイ
アス電圧を印加して、その電圧での電流を測定し、図８
のグラフ（１）に示す結果を得た。
て形成した素子分離溝で囲まれた素子形成領域の接合リ
ーク電流を測定した。測定試験では、先ず、実施形態例
１の方法に従って、図７（ａ）に示すように、素子形成
領域５０を区画する環状の素子分離溝５２をシリコン基
板５４に形成した。次いで、図７（ｂ）に示すように、
素子形成領域５０にｐ+ 領域５６、ｐ + 領域の上層にｎ
+ 領域５８を形成して、実施形態例１試料を作製した。
そして、図７（ｂ）に示すように、ｐ+ 領域５６を接地
し、ｎ+ 領域５８からｐ+ 領域５６に向けて電流を注入
するようにｎ+ 領域５８とｐ+ 領域５６との間に逆バイ
アス電圧を印加して、その電圧での電流を測定し、図８
のグラフ（１）に示す結果を得た。
【００３５】また、本発明方法と比較するために、従来
の方法に従って素子分離溝を形成したことを除いて、実
施形態例１試料と同じ構成の従来例試料を従来例として
作製し、同様にして接合リーク電流を測定し、図８のグ
ラフ（２）に示す結果を得た。
の方法に従って素子分離溝を形成したことを除いて、実
施形態例１試料と同じ構成の従来例試料を従来例として
作製し、同様にして接合リーク電流を測定し、図８のグ
ラフ（２）に示す結果を得た。
【００３６】図８から、実施形態例１の方法に従って素
子分離溝を作製した実施形態例１試料は、ブレークダウ
ン電圧以下では、従来例試料に比べて、極めて接合リー
ク電流が小さいことが確認でき、本発明方法の効果が高
いことが判る。
子分離溝を作製した実施形態例１試料は、ブレークダウ
ン電圧以下では、従来例試料に比べて、極めて接合リー
ク電流が小さいことが確認でき、本発明方法の効果が高
いことが判る。
【００３７】ソース／ドレイン電流の測定試験
更に、本発明方法の別の効果を評価するために、本発明
方法に従って形成した素子分離溝で囲まれた素子形成領
域に作製したＭＯＳＦＥＴのゲート電圧に対するソース
／ドレイン電流を測定した。測定試験では、先ず、実施
形態例１の方法に従って、図９に示すように、素子形成
領域６０を区画する環状の素子分離溝６２をシリコン基
板６４に形成した。次いで、素子形成領域６０にＭＯＳ
ＦＥＴ（図示せず）を形成して、第２の実施形態例１試
料を作製した。そして、ＭＯＳＦＥＴのゲート電圧に対
するソース／ドレイン電流を測定し、図１０のグラフ
（１）に示す結果を得た。
方法に従って形成した素子分離溝で囲まれた素子形成領
域に作製したＭＯＳＦＥＴのゲート電圧に対するソース
／ドレイン電流を測定した。測定試験では、先ず、実施
形態例１の方法に従って、図９に示すように、素子形成
領域６０を区画する環状の素子分離溝６２をシリコン基
板６４に形成した。次いで、素子形成領域６０にＭＯＳ
ＦＥＴ（図示せず）を形成して、第２の実施形態例１試
料を作製した。そして、ＭＯＳＦＥＴのゲート電圧に対
するソース／ドレイン電流を測定し、図１０のグラフ
（１）に示す結果を得た。
【００３８】また、本発明方法と比較するために、従来
の方法に従って素子分離溝を形成したことを除いて、第
２の実施形態例１試料と同じ構成の従来例試料を従来例
として作製し、同様にしてソース／ドレイン電流を測定
し、図１０のグラフ（２）に示す結果を得た。
の方法に従って素子分離溝を形成したことを除いて、第
２の実施形態例１試料と同じ構成の従来例試料を従来例
として作製し、同様にしてソース／ドレイン電流を測定
し、図１０のグラフ（２）に示す結果を得た。
【００３９】図１０から、第２の実施形態例１試料は、
電流が流れ始めるしきい値電圧が０Ｖであり、それから
０．５Ｖ程度高い電圧の間の電圧領域で、電流が増加す
る途中で、一旦、平坦になることなく、良好な特性を示
している。一方、従来例試料では、しきい値電圧が−
０．２Ｖであり、その後０．５Ｖまでの電圧領域で電流
が、一旦、平坦になっている。これは、前述したよう
に、素子分離溝の上端に形成された寄生トランジスタに
起因するものであると考えられ、従来例に比べて実施形
態例１の方法に従って形成したＭＯＳＦＥＴは良好なト
ランジスタ特性を示すことが確認された。
電流が流れ始めるしきい値電圧が０Ｖであり、それから
０．５Ｖ程度高い電圧の間の電圧領域で、電流が増加す
る途中で、一旦、平坦になることなく、良好な特性を示
している。一方、従来例試料では、しきい値電圧が−
０．２Ｖであり、その後０．５Ｖまでの電圧領域で電流
が、一旦、平坦になっている。これは、前述したよう
に、素子分離溝の上端に形成された寄生トランジスタに
起因するものであると考えられ、従来例に比べて実施形
態例１の方法に従って形成したＭＯＳＦＥＴは良好なト
ランジスタ特性を示すことが確認された。
【００４０】実施形態例２から実施形態例４の方法に従
って作製した試料についても、上述した評価試験を行っ
たところ、実施形態例１の方法に従って作製した試料と
ほぼ同じ評価結果を得た。
って作製した試料についても、上述した評価試験を行っ
たところ、実施形態例１の方法に従って作製した試料と
ほぼ同じ評価結果を得た。
【００４１】
【発明の効果】本発明によれば、シリコン基板に素子分
離溝を形成するに当たり、酸化膜上に成膜したマスク材
からなるマスクを使って酸化膜及びシリコン基板をエッ
チングして素子分離溝形成用の溝を形成する際、先ず、
溝パターンの幅より幅広の第１の溝を形成し、次いで第
１の溝の溝底をエッチングし、第２の溝を第１の溝に連
続して形成して、第１の溝と第２の溝とからなる素子分
離溝形成用の溝を形成し、かつイオン注入によるアモル
ファス・シリコン化及び熱酸化を併用することにより、
溝開口縁及び溝底部の断面形状が滑らかな曲面になった
素子分離溝形成用の溝を形成することができる。又、別
法として、先ず素子分離溝用の溝を形成し、次いでイオ
ン注入によるアモルファス・シリコン化及び熱酸化を併
用することにより、更には、テーパ溝からなる第１の溝
を形成し、次いで第１の溝を拡幅した第２の溝を形成
し、更に第３の溝を第２の溝にすることにより、溝開口
縁及び溝底部の断面形状が滑らかな曲面になった素子分
離溝形成用の溝を形成することができる。本発明方法を
適用することにより、接合リーク電流が小さく、素子分
離溝に寄生トランジスタが生成しないような、良好な半
導体装置特性を備えた半導体装置を製造することができ
る。
離溝を形成するに当たり、酸化膜上に成膜したマスク材
からなるマスクを使って酸化膜及びシリコン基板をエッ
チングして素子分離溝形成用の溝を形成する際、先ず、
溝パターンの幅より幅広の第１の溝を形成し、次いで第
１の溝の溝底をエッチングし、第２の溝を第１の溝に連
続して形成して、第１の溝と第２の溝とからなる素子分
離溝形成用の溝を形成し、かつイオン注入によるアモル
ファス・シリコン化及び熱酸化を併用することにより、
溝開口縁及び溝底部の断面形状が滑らかな曲面になった
素子分離溝形成用の溝を形成することができる。又、別
法として、先ず素子分離溝用の溝を形成し、次いでイオ
ン注入によるアモルファス・シリコン化及び熱酸化を併
用することにより、更には、テーパ溝からなる第１の溝
を形成し、次いで第１の溝を拡幅した第２の溝を形成
し、更に第３の溝を第２の溝にすることにより、溝開口
縁及び溝底部の断面形状が滑らかな曲面になった素子分
離溝形成用の溝を形成することができる。本発明方法を
適用することにより、接合リーク電流が小さく、素子分
離溝に寄生トランジスタが生成しないような、良好な半
導体装置特性を備えた半導体装置を製造することができ
る。
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態
例１の方法に従って素子分離溝を形成した際の工程毎の
基板の断面図である。
例１の方法に従って素子分離溝を形成した際の工程毎の
基板の断面図である。
【図２】図２（ｄ）から（ｆ）は、それぞれ、図１
（ｃ）に続いて、実施形態例１の方法に従って素子分離
溝を形成した際の工程毎の基板の断面図である。
（ｃ）に続いて、実施形態例１の方法に従って素子分離
溝を形成した際の工程毎の基板の断面図である。
【図３】図３（ｇ）から（ｉ）は、それぞれ、図２
（ｆ）に続いて、実施形態例１の方法に従って素子分離
溝を形成した際の工程毎の基板の断面図である。
（ｆ）に続いて、実施形態例１の方法に従って素子分離
溝を形成した際の工程毎の基板の断面図である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態
例２の方法に従って素子分離溝を形成した際の工程毎の
基板の断面図である。
例２の方法に従って素子分離溝を形成した際の工程毎の
基板の断面図である。
【図５】図５（ａ）及び（ｂ）は、それぞれ、実施形態
例３の方法に従って素子分離溝を形成した際の工程毎の
基板の断面図である。
例３の方法に従って素子分離溝を形成した際の工程毎の
基板の断面図である。
【図６】図６（ａ）から（ｃ）は、それぞれ、実施形態
例４の方法に従って素子分離溝を形成した際の基板の断
面図である。
例４の方法に従って素子分離溝を形成した際の基板の断
面図である。
【図７】図７（ａ）及び（ｂ）は、それぞれ、本発明試
料の構成を説明する平面図及び断面図である。
料の構成を説明する平面図及び断面図である。
【図８】電圧と接合リーク電流との関係を示すグラフで
ある。
ある。
【図９】本発明試料の構成を説明する平面図である。
【図１０】ゲート電圧とソース／ドレイン電流との関係
を示すグラフである。
を示すグラフである。
【図１１】図１１（ａ）から（ｃ）は、それぞれ、従来
の方法に従って素子分離溝を形成した際の工程毎の基板
の断面図である。
の方法に従って素子分離溝を形成した際の工程毎の基板
の断面図である。
【図１２】図１２（ｄ）と（ｅ）は、それぞれ、図１１
（ｃ）に続いて、従来の方法に従って素子分離溝を形成
した際の工程毎の基板の断面図である。
（ｃ）に続いて、従来の方法に従って素子分離溝を形成
した際の工程毎の基板の断面図である。
【図１３】図１３（ａ）及び（ｂ）は、それぞれ、素子
分離溝形成用の溝の断面形状の不具合を説明する断面図
である。
分離溝形成用の溝の断面形状の不具合を説明する断面図
である。
１２ シリコン基板
１４ パッド酸化膜
１５ 開口パターン
１６ Ｓｉ3 Ｎ4 膜
１７ エッチングマスク
１８ 溝パターン
１９ 溝
２０ 第１の溝
２２ 第２の溝
２４ 熱ＳｉＯ2 膜
２５ 素子分離溝形成用の溝
２６ ＳｉＯ2 膜
２８ ＳｉＯ2 膜
３０ 素子分離溝
３２ 第１の溝
３４ アモルファス・シリコン領域
３６ 第１の溝
３８ 第２の溝
４０ 第３の溝
５０ 素子形成領域
５２ 環状の素子分離溝
５４ シリコン基板
５６ ｐ+ 領域
５８ ｎ+ 領域
６０ 素子形成領域
６２ 環状の素子分離溝
６４ シリコン基板
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/76
Claims (6)
- 【請求項１】 素子分離溝により素子分離した半導体装
置を製造する方法であって、シリコン基板に素子分離溝
を形成するに当たり、シリコン基板上に酸化膜、次いで
マスク材を成膜し、素子分離領域に対応する溝パターン
を前記マスク材に開口し、前記マスク材をマスクにして
酸化膜及びシリコン基板をエッチングして素子分離溝形
成用の溝を形成する際、 前記マスク材をマスクにして等方性エッチング法により
シリコン基板をエッチングし、前記マスク材の溝パター
ンの幅より大きな溝幅で、かつ素子分離溝形成用の溝よ
り浅い第１の溝をシリコン基板に形成する第１のエッチ
ング工程と、 次いで、前記マスク材の溝パターンの開口縁内方に位置
するシリコン基板部分に回転斜めイオン注入法によりシ
リコンをアモルファス化するイオン注入工程と、 次いで、前記マスク材をマスクにして第１の溝の溝底を
エッチングし、第２の溝を第１の溝に連続して形成し
て、第１の溝と第２の溝とからなる素子分離溝形成用の
溝を形成する第２のエッチング工程と、 素子分離溝形成用の溝に熱酸化処理を施して溝壁に酸化
膜を設け、溝壁を整形する熱酸化工程とを備えているこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 素子分離溝により素子分離した半導体装
置を製造する方法であって、シリコン基板に素子分離溝
を形成するに当たり、シリコン基板上に酸化膜、次いで
マスク材を成膜し、素子分離領域に対応する溝パターン
を前記マスク材に開口し、前記マスク材をマスクにして
酸化膜及びシリコン基板をエッチングして素子分離溝形
成用の溝を形成する際、 前記マスク材をマスクにしてシリコン基板をテーパエッ
チングして、素子分離溝形成用の溝より浅く、かつ前記
マスク材の溝パターンの幅と同じ溝幅の開口縁を有し、
かつ溝幅が深さ方向に縮小したテーパ状の側壁を有する
第１の溝を形成する第１のエッチング工程と、 前記マスク材をマスクにして等方性エッチング法により
第１の溝を拡幅するようにシリコン基板をエッチングし
て、溝幅が第１の溝の溝幅より大きく、かつ素子分離溝
形成用の溝より浅い第２の溝をシリコン基板に形成する
第２のエッチング工程と、 次いで、前記マスク材をマスクにして第２の溝の溝底を
エッチングし、第３の溝を第２の溝に連続して形成し
て、第２の溝と第３の溝とからなる素子分離溝形成用の
溝を形成する第３のエッチング工程と、 素子分離溝形成用の溝に熱酸化処理を施して溝壁に酸化
膜を設け、溝壁を整形する熱酸化工程とを備えているこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 第３のエッチング工程では、第２の溝の
溝底をエッチングし、前記マスク材の溝パターンの幅と
同じ溝幅の開口縁を有する第３の溝を第２の溝に連続し
て形成することを特徴とする請求項２に記載の半導体装
置の製造方法。 - 【請求項４】 第１のエッチング工程では、ドライエッ
チング法により、又は特定面方位を強調する異方性エッ
チング法によりテーパエッチングを行うことを特徴とす
る請求項２又は３に記載の半導体装置の製造方法。 - 【請求項５】 熱酸化工程では、熱酸化温度が９５０℃
以下、８００℃以上であることを特徴とする請求項１か
ら４のうちのいずれか１項に記載の半導体装置の製造方
法。 - 【請求項６】 熱酸化工程では、湿式熱酸化法を使って
熱酸化することを特徴とする請求項１から５のうちのい
ずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11644599A JP3420105B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11644599A JP3420105B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306991A JP2000306991A (ja) | 2000-11-02 |
| JP3420105B2 true JP3420105B2 (ja) | 2003-06-23 |
Family
ID=14687300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11644599A Expired - Fee Related JP3420105B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420105B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475081B1 (ko) * | 2002-07-09 | 2005-03-10 | 삼성전자주식회사 | Sonos형 eeprom 및 그 제조방법 |
| JP3877672B2 (ja) | 2002-11-20 | 2007-02-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| KR100843244B1 (ko) | 2007-04-19 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7812375B2 (en) | 2003-05-28 | 2010-10-12 | Samsung Electronics Co., Ltd. | Non-volatile memory device and method of fabricating the same |
-
1999
- 1999-04-23 JP JP11644599A patent/JP3420105B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000306991A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182226A (en) | Method for fabrication of a field oxide of the buried inverse t-type using oxygen or nitrogen ion implantation | |
| US5488004A (en) | SOI by large angle oxygen implant | |
| US6475916B1 (en) | Method of patterning gate electrode with ultra-thin gate dielectric | |
| JP2735041B2 (ja) | 半導体装置およびその製造方法 | |
| US20050196935A1 (en) | Semiconductor device and process for producing the same | |
| US4373965A (en) | Suppression of parasitic sidewall transistors in locos structures | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JP2870485B2 (ja) | 半導体装置の製造方法 | |
| US20010002704A1 (en) | Semiconductor device with high gettering capability to impurity present in semiconductor layer of soi substrate | |
| US6501148B2 (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| US5686346A (en) | Method for enhancing field oxide thickness at field oxide perimeters | |
| JP3373618B2 (ja) | 半導体装置の素子分離法 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3408437B2 (ja) | 半導体装置の製造方法 | |
| JP3420105B2 (ja) | 半導体装置の製造方法 | |
| KR0152909B1 (ko) | 반도체장치의 격리구조의 제조방법 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JP4186318B2 (ja) | 半導体装置の製造方法 | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JP3196830B2 (ja) | 半導体装置及びその製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US6707099B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05110072A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |