JP2010165978A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010165978A
JP2010165978A JP2009008749A JP2009008749A JP2010165978A JP 2010165978 A JP2010165978 A JP 2010165978A JP 2009008749 A JP2009008749 A JP 2009008749A JP 2009008749 A JP2009008749 A JP 2009008749A JP 2010165978 A JP2010165978 A JP 2010165978A
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
buffer region
buffer
vicinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009008749A
Other languages
English (en)
Inventor
Satoshi Suzuki
聡史 鈴木
Hiroyoshi Ogura
弘義 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009008749A priority Critical patent/JP2010165978A/ja
Priority to US12/689,627 priority patent/US20100181596A1/en
Publication of JP2010165978A publication Critical patent/JP2010165978A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】コレクタ−エミッタ間の高耐圧化を可能とした半導体装置および半導体装置の製造方法を提供する。
【解決手段】高耐圧横型絶縁ゲート型バイポーラトランジスタにおいて、前記バッファ領域１１３が、前記ＳＯＩ層１０３の表面から前記埋め込み酸化膜１０２の表面まで達し、前記バッファ領域１１３の底面近傍における当該バッファ領域１１３と前記ドリフト領域１０４との界面が、前記バッファ領域１１３の表面近傍における前記界面に対して同等の位置か、ボディ領域１０５側の位置に形成されることを特徴とする高耐圧横型絶縁ゲート型バイポーラトランジスタを提供する。当該構成により、バッファ領域１１３の底面近傍で発生する電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
【選択図】図１

Description

本発明は、ＳＯＩ（Silicon On Insulator）基板に、高耐圧横型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、又は高耐圧横型ＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成された半導体装置およびその製造方法に関する。
近年、低電圧駆動の集積回路（Integrated Circuit：ＩＣ）と高耐圧素子とを複合化した半導体装置が各種の用途に利用されている。例えば、プラズマディスプレイの駆動回路に利用される半導体装置では、高耐圧横型ＭＯＳＦＥＴ（金属酸化物半導体電界効果型トランジスタ）、又は高耐圧横型ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が搭載され、集積回路を構成している。
高耐圧横型ＭＯＳＦＥＴでは、ドレイン領域とソース領域とが形成される場合、平面視においてドレイン領域とソース領域との間に形成される空乏層（拡散層）、すなわち、ＰＮ接合の形状が、ソース領域側に伸びた細長形状または楕円形状となるように形成される。ＰＮ接合の形状が細長形状または楕円形状であるということは、ドレイン領域の長手方向における先端部は半円状であることに対応する。ドレイン領域の長手方向における先端部が半円状である場合に、ドレイン領域に、ソース領域に対して正の電圧を印加すると、当該先端部で電界集中が起こり、ドレイン領域とソース領域との間の耐電圧特性を低下させるという課題があった。
上記課題を解決するために、特開平８−０７０１１８号公報（特許文献１）には、第１導電型の半導体基板上に細長形状の第２導電型のドレイン領域を形成し、前記ドレイン領域上の内部に細長形状の高濃度第２導電型のドレインコンタクト領域を介して細長形状のドレイン電極を形成した半導体装置が開示されている。当該半導体装置は、前記ドレイン電極を長手方向に延伸し、前記ドレイン電極の長手方向端部の前記ドレインコンタクト領域からの距離を、前記ドレイン電極の幅方向端部の前記ドレインコンタクト領域からの距離よりも長くしたことを特徴としている。
当該構成により、フィールドプレートの効果を奏し、ドレイン領域の長手方向の先端部における電界集中を緩和させ、ドレイン領域とソース領域との間の耐電圧特性を向上することができるとしている。
他方、ＳＯＩ基板を用いた高耐圧横型ＩＧＢＴでは、コレクタ領域からの正孔の注入効率を調整するために、高耐圧横型ＩＧＢＴのドリフト領域に隣接し、そのドリフト領域の導電型不純物の濃度よりも高濃度であるバッファ領域が設けられている。当該バッファ領域内の表面部には、コレクタ領域（コレクタコンタクト領域）が形成されるとともに、バッファ領域の底面が、ＳＯＩ基板を構成する埋め込み酸化膜に到達する状態で形成される。
以下では、図７を参照しながら、従来の高耐圧横型ＩＧＢＴの構造について詳細に説明する。図７（ａ）は、従来の高耐圧横型ＩＧＢＴの断面図である。尚、図７（ａ）の上下方向が従来の高耐圧横型ＩＧＢＴの上下方向に対応し、図７（ａ）の左右方向が従来の高耐圧横型ＩＧＢＴの左右方向に対応する。又、図７（ａ）は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
高耐圧横型ＩＧＢＴの基板である、Ｐ型のシリコン単結晶からなる支持基板７０１の表面に、埋め込み酸化膜７０２が形成されている。埋め込み酸化膜７０２の表面には、Ｐ型のシリコン単結晶層であるＳＯＩ層７０３が形成されている。
前記支持基板７０１とＳＯＩ層７０３は、別個のシリコン単結晶層であるが、埋め込み酸化膜７０２を介して両者が接合され、一枚の基板になっている。当該構成を有する基板をＳＯＩ基板と称する。尚、ＳＯＩ基板の上層に対応するＳＯＩ層７０３の比抵抗は１〜１０Ω・ｃｍ程度である。このようなＳＯＩ基板は、例えば、２枚のシリコン単結晶を表面酸化膜を介してアニールすることにより貼り合わせ、エッチングまたは研磨によってＳＯＩ層７０３の厚みを形成する貼り合せ製造プロセスにより形成することができる。
ＳＯＩ基板の上方からＳＯＩ層７０３にＰ型不純物がイオン注入されることにより、ボディ領域７０５が形成される。又、当該ボディ領域７０５と隣接した領域のＳＯＩ層７０３に、比較的低濃度のＮ型不純物がイオン注入されることにより、ドリフト領域７０４が形成される。更に、前記ボディ領域７０５内の表面部に比較的高濃度のＮ型不純物がイオン注入されることにより、エミッタ領域７０６が形成される。
次に、前記ドリフト領域７０４のＮ型不純物の濃度よりも高濃度となるように、当該ドリフト領域７０４と隣接した領域のＳＯＩ層７０３にＮ型不純物がイオン注入され、例えば、１０００〜１２５０℃の高温熱処理が施されることにより、バッファ領域７１３が形成される。尚、当該バッファ領域７１３は、ドリフト領域７０４を介してボディ領域７０５と対向する位置に形成される。
当該バッファ領域７１３に対応するＳＯＩ層７０３の表面にＮ型不純物がイオン注入される場合、例えば、ドーズ量５×１０13〜５×１０14ｃｍ-2程度で、加速エネルギー４０ｅｋＶ程度でイオン注入されると、イオン注入されたＮ型不純物は、ＳＯＩ層７０３内の底面近傍ではなく、ＳＯＩ層７０３内の表面近傍に埋め込まれる。尚、ＳＯＩ層７０３内の底面は埋め込み酸化膜７０２の表面に対応する。
図７（ｂ）には、図７（ａ）に示したＡ−Ａ線に沿うバッファ領域７１３内のＮ型不純物の濃度分布図を示した。尚、図７（ｂ）の濃度分布図は、縦軸が、バッファ領域７１３の最表面の座標をゼロとして、バッファ領域７１３内の表面から底面までの、Ａ−Ａ線に沿うバッファ領域７１３内の深さに対応する。又、横軸がＮ型不純物の濃度に対応する。尚、バッファ領域７１３内の底面は、埋め込み酸化膜７０２の表面に対応する。
図７（ｂ）に示すように、バッファ領域７１３内の表面近傍のＮ型不純物の濃度は、バッファ領域７１３内の底面近傍のＮ型不純物の濃度よりも高い値となることが理解される。例えば、バッファ領域７１３内の表面近傍に対応する深さ位置ＢのＮ型不純物の濃度は、バッファ領域７１３内の底面近傍に対応する深さ位置ＣのＮ型不純物の濃度よりも高い値となっており、両者の濃度の差Ｎ０が存在する。
さて、バッファ領域７１３が形成された後に、比較的高濃度のＰ型不純物がイオン注入されることにより、当該バッファ領域７１３内の表面部にコレクタ領域７１４が形成される。尚、当該コレクタ領域７１４は、前記ドリフト領域７０４と直接接することがないように形成される。
更に、例えば、局部的熱酸化法により、ＳＯＩ層７０３の表面の一部に絶縁層として機能するＬＯＣＯＳ酸化膜７０７（Local Oxidation of Silicon）が形成される。図７（ａ）では、二箇所にＬＯＣＯＳ酸化膜が形成されている。第一のＬＯＣＯＳ酸化膜７０７ａは、バッファ領域７１３の表面の一部と、ドリフト領域７０４の表面の一部とを覆うように形成される。第二のＬＯＣＯＳ酸化膜７０７ｂは、ボディ領域７０５の表面の一部を覆うように形成される。尚、第二のＬＯＣＯＳ酸化膜７０７ｂは、ボディ領域７０５の表面に形成されたエミッタ領域７０６に接しないように形成される。
次に、ゲート絶縁膜としてのゲート酸化膜７０８が、ドリフト領域７０４の表面の一部と、ボディ領域７０５の表面の一部とを覆うように、前記エミッタ領域７０６と第一のＬＯＣＯＳ酸化膜７０７ａとの間に形成される。尚、当該ゲート酸化膜７０８は、第一のＬＯＣＯＳ酸化膜７０７ａと接するように形成される。
又、前記ゲート酸化膜７０８の表面に、多結晶シリコンからなるゲート電極７０９が形成される。当該ゲート電極７０９は、前記ボディ領域７０５と前記ドリフト領域７０４とに対面するとともに、ゲート酸化膜７０８によりＳＯＩ層７０３から絶縁されることになる。
更に、当該ゲート電極７０９の表面と第一のＬＯＣＯＳ酸化膜７０７ａの表面とを覆うように、層間絶縁膜７１０が形成される。この層間絶縁膜７１０の表面に、金属製の電極であるエミッタ電極７１１およびコレクタ電極７１２が形成される。エミッタ電極７１１はエミッタ領域７０６に電気的に接続され、コレクタ電極７１２はコレクタ領域７１４に電気的に接続されている。尚、エミッタ電極７１１とコレクタ電極７１２とは電気的に分離されている。
前記構成において、例えば、エミッタ電極７１１、支持基板７０１に０Ｖを印加した状態で、コレクタ電極７１２に所定の正の電圧を、ゲート電極７０９に所定の正の電圧を印加すると、ボディ領域７０５にチャネル領域が形成され、高耐圧横型ＩＧＢＴはオン状態になる。すなわち、バッファ領域７１３、ドリフト領域７０４、前記チャネル領域を通過して、電流がコレクタ電極７１２からエミッタ電極７１１へ流れ、電界効果型トランジスタとして機能する。
特開平８−０７０１１８号公報
上記のように構成された高耐圧横型ＩＧＢＴにおいて、前記チャネル領域が形成されていない状態（例えば、ゲート電圧が０Ｖ）では、コレクタ電極７１２からエミッタ電極７１１へ電流が流れないオフ状態となる。
図７（ａ）には、前記オフ状態で、かつコレクタ電極７１２に、エミッタ電極７１１に対して正の電圧が印加された状態における等電位線の分布図を示した。
図７（ａ）に示すように、上述した正の電圧の印加により、コレクタ電極７１２とエミッタ電極７１１との間に電位差が発生すると、ドリフト領域７０４とボディ領域７０５とが空乏化するとともに、当該ドリフト領域７０４内に電位差が左右方向に発生する。
前記状態におけるバッファ領域７１３内では、比較的高濃度のＮ型不純物が存在するから、当該電位差が発生せずに、バッファ領域７１３内は等電位となる。一方、比較的低濃度のＮ型不純物が存在するドリフト領域７０４内では、ドリフト領域７０４内に複数の等電位線が左右方向に発生し、それらの等電位線が相互に近接（密接）した状態となる。
ところで、図７（ｂ）を用いて説明したように、製造方法上、バッファ領域７１３内の表面近傍のＮ型不純物の濃度は、バッファ領域７１３内の底面近傍のＮ型不純物の濃度よりも高くなるよう形成される。従って、バッファ領域７１３内のＮ型不純物の濃度分布は、イオン注入された領域であるＳＯＩ層７０３の表面からＳＯＩ層７０３の底面に向かってバッファ領域７１３の深さが深くなるにつれて、そのＮ型不純物の濃度が低くなる。ここで、ＳＯＩ層７０３の底面は、上述のように、埋め込み酸化膜７０２の表面に対応する。
尚、図７（ｂ）に示すように、バッファ領域７１３内のＮ型不純物の濃度分布では、高温熱処理によるＮ型不純物の熱拡散以外の要因による濃度分布が含まれる。例えば、図７（ｂ）の領域Ｓ０示すように、バッファ領域７１３と埋め込み酸化膜７０２との界面近傍では、前記熱拡散以外の要因により、Ｎ型不純物の濃度分布が不均一な濃度分布となる現象、すなわち、偏析（パイルアップ）が発生していることが理解される。又、図７（ｂ）の領域Ｓ１に示すように、バッファ領域７１３の最表面にも、上記と同様に、偏析が発生していることが理解される。すなわち、図７（ｂ）に示すバッファ領域７１３内のＮ型不純物の濃度分布は、熱拡散による濃度分布と、偏析による濃度分布とが含まれた濃度分布となる。尚、バッファ領域７１３の最表面は、完成された高耐圧横型ＩＧＢＴにおいて、コレクタ領域１１４の底面、又は第一のＬＯＣＯＳ酸化膜７０７ａの底面に対応する。
しかしながら、バッファ領域７１３内のＮ型不純物の濃度分布において、当該偏析による濃度分布の影響は、熱拡散による濃度分布の影響と比較して微小であるため、バッファ領域７１３内のＮ型不純物の濃度分布は、バッファ領域７１３内の表面近傍から底面近傍まで、バッファ領域７１３の深さが深くなるほど、Ｎ型不純物の濃度が低くなるといえる。
図８（ａ）には、図７（ａ）に示したＢ−Ｂ線（図７（ｂ）の位置Ｂに対応する。）に沿うバッファ領域７１３の横断面図を、図８（ｂ）には、図７（ａ）に示したＣ−Ｃ線（図７（ｂ）の位置Ｃに対応する。）に沿うバッファ領域７１３の横断面図を示した。尚、図８（ａ）、図８（ｂ）の左右方向は、バッファ領域７１３の長手方向に対応する。更に、図８（ａ）、図８（ｂ）の左方向に、ボディ領域７０５が形成されている。
図８（ａ）、図８（ｂ）に示すように、前記バッファ領域７１３が、平面視においてボディ領域７０５側に伸びた細長形状で形成されている。更に、前記バッファ領域７１３の長手方向における先端部の形状が、平面視で半円状を有するように形成される。尚、バッファ領域７１３の長手方向における先端部は、当該バッファ領域７１３とドリフト領域７０４との界面に対応する。
更に、図８（ａ）、図８（ｂ）に示すように、Ｂ−Ｂ線におけるバッファ領域７１３の半円状の曲率半径（ｒ１）が、Ｃ−Ｃ線におけるバッファ領域７１３の半円状の曲率半径（ｒ２）よりも大きくなり、Ｂ−Ｂ線におけるバッファ領域７１３の長手方向における先端部が、Ｃ−Ｃ線におけるバッファ領域７１３の先端部よりも所定の距離Ｄ０だけ長手方向のドリフト領域７０４側に突き出ていることが理解される。
図８（ａ）、図８（ｂ）に示した平面内断面形状を有するバッファ領域７１３において、コレクタ電極７１２に、エミッタ電極７１１に対して正の電圧が印加されると、ドリフト領域７０４内に電位差が発生する。ドリフト領域７０４内に電位差が発生すると、バッファ領域７１３の長手方向における先端部の半円状のうち、その曲率半径の短い部分、例えば、Ｃ−Ｃ線におけるバッファ領域７１３の先端部の半円状の部分に電界が集中することになる。
上述したように、ＳＯＩ基板を用いた高耐圧横型ＩＧＢＴでは、構造上、バッファ領域７１３の下方に、絶縁破壊強度の極めて高い埋め込み酸化膜７０２が設けられている。そのため、埋め込み酸化膜７０２が設けられていない高耐圧横型ＩＧＢＴと比較すると、バッファ領域７１３の底面近傍で、上述した電界が集中し易いという問題がある。
図８（ｃ）には、図８（ａ）に示したＢ−Ｂ線またはＣ−Ｃ線の深さ位置におけるドリフト領域７０４内の左右方向の電界強度分布図を示した。尚、電界強度とは、各等電位線間の電位差（ポテンシャル勾配）に対応する。
図８（ｃ）に示すように、電界集中がバッファ領域７１３の底面近傍で発生した場合、バッファ領域７１３とドリフト領域７０４との界面近傍において、バッファ領域７１３の底面近傍（図８（ｃ）では、曲線Ｃ０に対応する）の電界強度が、バッファ領域７１３の表面近傍（図８（ｃ）では、曲線Ｃ１に対応する）の電界強度よりも高くなることが理解される。両者の電界強度差Ｘが、コレクタ電極７１２とエミッタ電極７１１との間の耐圧、言い換えると、コレクタ−エミッタ間の耐圧を決定していることになる。
今後、ＳＯＩ基板を用いた高耐圧横型ＩＧＢＴには、更に高いコレクタ−エミッタ間の耐圧が要求される。しかし、上述したような従来の高耐圧横型ＩＧＢＴでは、コレクタ−エミッタ間の耐圧を向上させることが、製造方法上、容易ではなかった。
そこで、本発明は、当該問題を解決するためになされたものであり、コレクタ−エミッタ間の高耐圧化を可能とした半導体装置および半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、ＳＯＩ基板と、第１導電型のボディ領域と、第２導電型のエミッタ領域と、ドリフト領域と、バッファ領域と、第１導電型のコレクタ領域と、ゲート電極とを備える半導体装置を前提とする。
ＳＯＩ基板は、絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有する。又、第１導電型のボディ領域は、前記半導体層に形成される。第２導電型のエミッタ領域は、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である。ドリフト領域は、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域である。バッファ領域は、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域である。第１導電型のコレクタ領域は、前記バッファ領域内の表面部に形成される。ゲート電極は、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成される。
絶縁層は、例えば、半導体であるシリコンが酸化された膜である酸化膜が該当する。
第１導電型の半導体層は、例えば、Ｐ型のシリコン単結晶層が該当する。
第２導電型は、第１導電型がＰ型であれば、Ｎ型となる。
当該半導体装置において、前記バッファ領域が、前記半導体層の表面から前記絶縁層の表面まで達する。又、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される。
バッファ領域内の表面近傍とは、バッファ領域の表面に発生した偏析領域が含まれない表面近傍に対応する。
バッファ領域内の底面近傍とは、バッファ領域と絶縁層との界面に発生した偏析領域が含まれない底面近傍に対応する。
又、本発明に係る半導体装置は、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、当該半導体装置は、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用することができる。
又、本発明に係る半導体装置の製造方法では、上記構成を有する半導体装置の前記バッファ領域を形成する工程において、まず、前記バッファ領域に対応する開口部を有するレジスト膜が半導体層の表面に形成される。次いで、当該レジスト膜を用いて、半導体層内の表面近傍に不純物がイオン注入される。そして、半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物がイオン注入される。
上述した高濃度不純物の濃度を、前記半導体層内の表面近傍と、底面近傍とで変更する方法は、どのような方法でも構わないが、例えば、半導体層内の表面近傍と、底面近傍とで高濃度不純物のドーズ量を変更したり、高濃度不純物の加速エネルギーを変更したりする方法が挙げられる。又、高濃度不純物の注入回数を増減する方法を採用しても構わない。
尚、高濃度不純物が半導体層内にイオン注入された後に、高温熱処理が施されると、当該半導体層がバッファ領域となる。
又、本発明に係る他の半導体装置の製造方法では、前記バッファ領域を形成する工程において、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記バッファ領域に対応する開口部を備えた第一のレジスト膜が半導体層の表面に形成される。当該第一のレジスト膜を用いて、半導体層内の表面近傍に不純物がイオン注入される。また、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜が半導体層の表面に形成される。当該第二のレジスト膜を用いて、半導体層内の底面近傍に不純物がイオン注入される。
又、本発明の半導体装置、および半導体装置の製造方法は、ＳＯＩ基板に形成されたバッファ領域を有する高耐圧横型ＭＯＳＦＥＴ、カソード部にバッファ領域を有する高耐圧ダイオード、スーパージャンクション構造を有し、ドレイン部のバッファ領域を有するＭＯＳ型トランジスタに適用しても構わない。
例えば、本発明の半導体装置を、ドレイン部のバッファ領域を有するＭＯＳ型トランジスタに適用すると、以下のような構成となる。
当該半導体装置は、ＳＯＩ基板と、第１導電型のボディ領域と、第２導電型のソース領域と、ドリフト領域と、ドレイン領域と、ドレインコンタクト領域と、ゲート電極とを備える半導体装置を前提とする。
ＳＯＩ基板は、絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有する。又、第１導電型のボディ領域は、前記半導体層に形成される。第２導電型のソース領域は、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である。ドリフト領域は、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域である。ドレイン領域は、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域である。ドレインコンタクト領域は、前記ドレイン領域内の表面部に形成される。ゲート電極は、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成される。
当該半導体装置において、前記ドレイン領域が、前記半導体層の表面から前記絶縁層の表面まで達し、前記ドレイン領域の底面近傍における当該ドレイン領域と前記ドリフト領域との界面が、前記ドレイン領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される。
又、前記ドレイン領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、前記ドレイン領域の底面近傍における前記半円状の曲率半径が、当該ドレイン領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用できる。
又、ドレイン部のバッファ領域を有するＭＯＳ型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、前記ドレイン領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
又、ドレイン部のバッファ領域を有するＭＯＳ型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記ドレイン領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
本発明の半導体装置によれば、バッファ領域が、前記半導体層の表面から前記絶縁層の表面まで達し、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される構成を採用している。
これにより、コレクタ電極に、エミッタ電極に対して駆動電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。その結果、ゲート電極とエミッタ電極との間に電圧が印加されていないオフ状態におけるコレクタ−エミッタ間の耐圧を更に高くした高耐圧横型ＩＧＢＴ、高耐圧横型ＭＯＳＦＥＴを実現することが可能となる。
又、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用することができる。
これにより、コレクタ電極に、エミッタ電極に対する駆動電圧が印加されると、バッファ領域の底面近傍におけるバッファ領域の長手方向の先端部全てに関して、電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
なお、本発明に係る半導体装置の製造方法においても、上述した構成となる半導体装置が製造されるから、同一の作用効果を奏する。
本発明の第一の実施形態に係る高耐圧横型ＩＧＢＴを示し、（ａ）は、高耐圧横型ＩＧＢＴの断面図であり、図１（ａ）に示したＤ−Ｄ線に沿うバッファ領域内のＮ型不純物の濃度分布図である。 本発明の第一の実施形態に係る高耐圧横型ＩＧＢＴを示し、（ａ）は、図１（ａ）に示すＥ−Ｅ線におけるバッファ領域の横断面図であり、（ｂ）は、図１（ａ）に示すＦ−Ｆ線におけるバッファ領域の横断面図であり、（ｃ）は、図１（ａ）に示したＥ−Ｅ線またはＦ−Ｆ線の深さ位置での左右方向の電界強度分布図である。 （ａ）乃至（ｄ）は、本発明の第二の実施形態に係る高耐圧横型ＩＧＢＴの製造工程を示す工程断面図である。 （ａ）乃至（ｅ）は、本発明の第三の実施形態に係る高耐圧横型ＩＧＢＴの製造工程を示す工程断面図である。 （ｂ）は、図４（ｂ）の工程断面図で使用される第一のレジスト膜の平面図であり、（ｄ）は、図４（ｃ）の工程断面図で使用される第二のレジスト膜の平面図である。又、（ａ）は、図４（ｂ）の工程断面図であり、（ｃ）は、図４（ｃ）の工程断面図である。 本発明のドレイン部のバッファ領域を有するＭＯＳ型トランジスタの断面図である。 従来の高耐圧横型ＩＧＢＴを示し、（ａ）は、高耐圧横型ＩＧＢＴの断面図であり、（ｂ）は、（ａ）に示したＡ−Ａ線に沿うバッファ領域内のＮ型不純物の濃度分布図である。 従来の高耐圧横型ＩＧＢＴを示し、（ａ）は、図７（ａ）に示すＢ−Ｂ線におけるバッファ領域の横断面図であり、（ｂ）は、図７（ａ）に示すＣ−Ｃ線におけるバッファ領域の横断面図であり、（ｃ）は、図７（ａ）に示したＢ−Ｂ線またはＣ−Ｃ線の深さ位置での左右方向の電界強度分布図である。
＜第一の実施形態＞
以下、本発明の第一の実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。図１（ａ）は、第一の実施形態に係る高耐圧横型ＩＧＢＴの構造を示す断面図である。尚、図１（ａ）の上下方向が第一の実施形態に係る高耐圧横型ＩＧＢＴの上下方向に対応し、図１（ａ）の左右方向が第一の実施形態に係る高耐圧横型ＩＧＢＴの左右方向に対応する。又、図１（ａ）は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
図１（ａ）に示すように、支持基板１０１は、第一の実施の形態に係る高耐圧横型ＩＧＢＴを形成するためのベースとなる基板であり、当該基板上には、ＳＯＩ基板用の埋め込み酸化膜１０２が形成されている。又、埋め込み酸化膜１０２の上面には、Ｐ型のＳＯＩ層１０３が形成されている。
支持基板１０１と、ＳＯＩ層１０３は、別個のシリコン単結晶層であるが、１．０〜３．０μｍ程度の厚みを有する埋め込み酸化膜１０２を介して両者が接合されることにより、一枚のＳＯＩ基板を構成する。
ＳＯＩ層１０３は、その表面から２．０〜４．０μｍ程度の厚みとなるように鏡面研磨されて、平坦化処理される。この際のＳＯＩ層１０３の比抵抗は１〜１０Ω・ｃｍ程度である。
当該ＳＯＩ基板に、リン、ヒ素などのＮ型不純物がイオン注入されて、所定の熱処理が施され、ＳＯＩ層１０３にドリフト領域１０４が形成される。当該Ｎ型不純物のドーズ量は、完成されたＩＧＢＴのドリフト領域１０４におけるＮ型不純物の平均濃度が、比較的低い濃度、例えば、１×１０16〜１×１０17ｃｍ-3程度となるように適宜設定される。例えば、Ｎ型不純物がリンである場合、イオン注入条件は、ドーズ量１×１０12〜１×１０13ｃｍ-2程度、加速エネルギー２５０ｋｅＶ〜２．０ＭｅＶ程度である。
ＳＯＩ層１０３の前記ドリフト領域１０４と隣接する位置に、バッファ領域１１３が形成される。当該バッファ領域１１３は、平面視において、左右方向に細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状となる。
前記バッファ領域１１３を形成するために、ＳＯＩ層１０３の表面から２．０〜４．０μｍ程度の深さに対して、ＳＯＩ層１０３内の埋め込み酸化膜１０２の表面近傍におけるＮ型不純物濃度が、ＳＯＩ層１０３内の表面近傍におけるＮ型不純物濃度よりも高くなるように、当該Ｎ型不純物がイオン注入される。尚、埋め込み酸化膜１０２の表面は、バッファ領域１１３内の底面に対応し、ＳＯＩ層１０３内の表面近傍は、バッファ領域１１３内の表面近傍に対応する。
バッファ領域１１３内の底面近傍におけるＮ型不純物濃度が高くなるように、当該Ｎ型不純物がイオン注入される方法は、例えば、高加速イオン注入法が挙げられる。
当該高加速イオン注入法を用いる場合、ＳＯＩ層１０３の厚さに応じて、所定のＮ型不純物のドーズ量でその加速エネルギーを例えば１．５〜４．０ＭｅＶの範囲内で変更して、Ｎ型不純物をＳＯＩ層１０３内の埋め込み酸化膜１０２の表面近傍にイオン注入する。Ｎ型不純物がイオン注入されたＳＯＩ層１０３に所定の熱処理が施されると、当該Ｎ型不純物がＳＯＩ層１０３内の底面近傍からＳＯＩ層１０３内の表面近傍まで熱拡散される。結果として、バッファ領域１１３が、当該ＳＯＩ層１０３の表面から当該埋め込み酸化膜１０２の表面まで達する。
尚、所定のＮ型不純物のドーズ量は、完成されたＩＧＢＴのバッファ領域１１３におけるＮ型不純物の平均濃度が５×１０17〜５×１０18ｃｍ-3程度となるように適宜決定される。又、バッファ領域１１３におけるＮ型不純物の濃度は、ドリフト領域１０４におけるＮ型不純物の濃度と比較して、高い濃度となる。
図１（ｂ）には、図１（ａ）に示したＤ−Ｄ線に沿うバッファ領域１１３内のＮ型不純物の濃度分布図を示した。尚、図１（ｂ）の濃度分布図は、縦軸が、バッファ領域１１３の最表面の座標をゼロとして、バッファ領域１１３内の表面から底面まで、Ｄ−Ｄ線に沿うバッファ領域１１３内の深さに対応する。又、横軸はＮ型不純物の濃度に対応する。尚、バッファ領域１１３内の底面は、埋め込み酸化膜１０２の表面に対応する。
図１（ｂ）に示すように、バッファ領域１１３内の底面近傍のＮ型不純物の濃度は、バッファ領域１１３内の表面近傍のＮ型不純物の濃度よりも高い値となることが理解される。例えば、バッファ領域１１３内の底面近傍に対応する深さ位置ＦのＮ型不純物濃度は、バッファ領域１１３内の表面近傍に対応する深さ位置ＥのＮ型不純物濃度よりも高い値となっており、両者の濃度差Ｎ１が存在する。尚、前記深さ位置Ｅは、例えば、バッファ領域１１３の表面から０．２〜０．７μｍ程度の深さ位置であり、前記深さ位置Ｆは、ＳＯＩ層１０３がその表面から２．０〜４．０μｍ程度の厚みにおいては、例えば、バッファ領域１１３の表面から１．８〜３．８μｍ程度の深さ位置である。
更に、第一の実施形態に係る高耐圧横型ＩＧＢＴでは、図１（ｂ）に示すように、バッファ領域１１３の表面からの深さ方向に対するＮ型不純物の濃度が、当該バッファ領域１１３内の表面近傍から底面近傍まで、深さとともに増加するよう構成されていることが理解される。
尚、図１（ｂ）の領域Ｓ２に示すように、バッファ領域１１３と埋め込み酸化膜１０２との界面近傍に偏析が発生している。又、図１（ｂ）の領域Ｓ３に示すように、バッファ領域１１３の最表面にも、上記と同様に、偏析が発生している。しかしながら、上述したように、偏析による濃度分布の影響は、熱拡散による濃度分布の影響と比較して微小であるから、バッファ領域１１３内のＮ型不純物の濃度分布は、表面からの深さ方向に対するＮ型不純物の濃度が表面近傍から底面近傍まで、深さとともに増加する分布であるといえる。
又、バッファ領域１１３の上面からの深さ方向に対するＮ型の高濃度不純物の濃度を測定する方法は、例えば、二次イオン質量分析法（Secondary Ion Mass Spectrometer、ＳＩＭＳ）や集束イオンビーム（Focused Ion Beam、ＦＩＢ）、走査型容量顕微鏡（Scanning Capacitance Microscope、ＳＣＭ）、走査型拡がり抵抗顕微鏡（Scanning Spread Resistance Microscopy、ＳＳＲＭ）等を用いて測定する方法が挙げられる。
図２（ａ）には、図１（ａ）に示すＥ−Ｅ線（図１（ｂ）の位置Ｅに対応する。）におけるバッファ領域１１３の横断面図を、図２（ｂ）には、図１（ｂ）に示すＦ−Ｆ線（図１（ｂ）の位置Ｆに対応する。）におけるバッファ領域１１３の横断面図を示した。
尚、図２（ａ）、図２（ｂ）の左右方向は、バッファ領域１１３の長手方向に対応する。更に、図２（ａ）、図２（ｂ）の左方向に、後述するボディ領域１０５が形成される。又、バッファ領域１１３の長手方向の先端は、バッファ領域１１３とドリフト領域１０４との界面に対応する。又、第一の実施形態に係る高耐圧横型ＩＧＢＴのバッファ領域１１３の構造と従来の高耐圧横型ＩＧＢＴのバッファ領域６１３の構造と容易に比較可能とするために、図１（ａ）に示すＥ−Ｅ線のバッファ領域１１３内の深さ位置は、図６（ａ）に示すＢ−Ｂ線のバッファ領域６１３内の深さ位置と同等であり、図１（ｂ）に示すＦ−Ｆ線のバッファ領域１１３内の深さ位置は、図６（ａ）に示すＣ−Ｃ線のバッファ領域６１３内の深さ位置と同等である。
図２（ａ）、図２（ｂ）に示すように、前記バッファ領域１１３が、平面視においてボディ領域１０５側に伸びた細長形状で形成されている。又、前記バッファ領域１１３の長手方向における先端部の形状が、平面視で半円状を有するように形成されている。更に、Ｆ−Ｆ線におけるバッファ領域１１３の半円状の曲率半径（ｒ４）が、Ｅ−Ｅ線におけるバッファ領域１１３の半円状の曲率半径（ｒ３）よりも大きくなることが理解される。これは、上述したように、バッファ領域１１３内の底面近傍に対応する深さ位置ＦのＮ型不純物濃度が、バッファ領域１１３内の表面近傍に対応する深さ位置ＥのＮ型不純物濃度よりも高いことに対応している。
又、バッファ領域１１３の長手方向の先端は、バッファ領域１１３とドリフト領域１０４との界面に対応し、バッファ領域１１３の長手方向に対向する位置には、ボディ領域１０５が形成されるから、バッファ領域１１３の底面近傍における当該バッファ領域１１３と前記ドリフト領域１０４との界面が、前記バッファ領域１１３の表面近傍における前記界面に対してボディ領域１０５側の位置に形成されていることになる。
尚、Ｆ−Ｆ線におけるバッファ領域１１３の半円状の曲率半径（ｒ４）が、Ｅ−Ｅ線におけるバッファ領域１１３の半円状の曲率半径（ｒ３）よりも大きいことは、バッファ領域１１３内の底面近傍におけるバッファ領域１１３の長手方向の先端部全てが、バッファ領域１１３内の表面近傍におけるバッファ領域１１３の長手方向の先端部全ての位置に対してボディ領域１０５側に突き出ることを意味する。
更に、詳しくは、図２（ａ）、図２（ｂ）に示すように、Ｆ−Ｆ線におけるバッファ領域１１３の長手方向における先端部が、Ｅ−Ｅ線におけるバッファ領域１１３の先端部よりも所定の距離Ｄ１だけ長手方向のボディ領域１０５側に突き出ることが理解される。
従って、第一の実施形態に係る高耐圧横型ＩＧＢＴのバッファ領域１１３の構造は、従来の高耐圧横型ＩＧＢＴのバッファ領域６１３の構造と全く異なることとなる。
尚、バッファ領域１１３とドリフト領域１０４との界面におけるＮ型不純物の濃度は、バッファ領域１１３におけるＮ型の高濃度不純物の濃度と、ドリフト領域１０４におけるＮ型の低濃度不純物の濃度との間の所定の濃度であれば、どのような値の濃度で規定されても構わないが、例えば、本発明の実施形態では、１×１０17ｃｍ-3程度の濃度で規定される。
さて、前記バッファ領域１１３の表面部にボロンなどのＰ型不純物が比較的高濃度でイオン注入されて、コレクタ領域１１４が形成される。当該Ｐ型不純物のドーズ量は、完成されたＩＧＢＴのコレクタ領域１１４におけるＰ型不純物の平均濃度が、比較的高い濃度、例えば、１×１０19〜１×１０20ｃｍ-3程度となるように適宜設定される。例えば、Ｐ型不純物がボロンである場合、イオン注入条件は、ドーズ量１×１０15〜１×１０16ｃｍ-2程度、加速エネルギー２０〜８０ｋｅＶ程度である。
又、前記ドリフト領域１０４を介して、バッファ領域１１３と対向する位置のＳＯＩ層１０３に、ボディ領域１０５が形成される。当該Ｐ型不純物のドーズ量は、完成されたＩＧＢＴのボディ領域１０５におけるＰ型不純物の平均濃度が、例えば、１×１０16〜１×１０17ｃｍ-3程度となるように適宜設定される。例えば、Ｐ型不純物がボロンである場合、イオン注入条件は、ドーズ量１×１０12〜１×１０13ｃｍ-3程度、加速エネルギー２０〜１００ｋｅＶ程度である。
更に、前記ボディ領域１０５の表面部にリンなどのＮ型不純物が比較的高濃度でイオン注入されて、エミッタ領域１０６が形成される。当該Ｎ型不純物のドーズ量は、完成されたＩＧＢＴのエミッタ領域１０６におけるＰ型不純物の平均濃度が、比較的高い濃度、例えば、１×１０19〜１×１０20ｃｍ-3程度となるように適宜設定される。例えば、Ｎ型不純物がリンである場合、イオン注入条件は、ドーズ量１×１０15〜１×１０16ｃｍ-2程度、加速エネルギー２０〜８０ｋｅＶ程度である。
又、熱酸化法を用いて、前記ドリフト領域１０４の表面の一部と、バッファ領域１１３の表面と、コレクタ領域１１４の表面の一部とを覆うように、第一のＬＯＣＯＳ酸化膜１０７ａが形成される。形成された第一のＬＯＣＯＳ酸化膜１０７ａは絶縁膜であり、その厚みは４００〜７００ｎｍ程度である。次に、第二のＬＯＣＯＳ酸化膜１０７ｂは、ボディ領域１０５の表面の一部を覆うように形成される。尚、第二のＬＯＣＯＳ酸化膜１０７ｂは、ボディ領域１０５の表面に形成されたエミッタ領域１０６に接している。
第一のＬＯＣＯＳ酸化膜１０７ａと、エミッタ領域１０６との間には、ドリフト領域１０４の表面の一部からボディ領域１０５の表面の一部までを覆うように、ゲート酸化膜１０８が形成される。当該ゲート酸化膜１０８は、熱酸化法を用いて１０〜３０ｎｍ程度の膜厚にて形成された絶縁膜であり、第一のＬＯＣＯＳ酸化膜１０７ａと接している。
又、前記ゲート酸化膜１０８の表面には、Ｎ型多結晶シリコン膜からなるゲート電極１０９が配置される。当該ゲート電極１０９は、前記ボディ領域１０５と前記ドリフト領域１０４とに対面するとともに、ゲート酸化膜１０８によりＳＯＩ層１０３から絶縁される。更に、当該ゲート電極１０９の表面と、第一のＬＯＣＯＳ酸化膜１０７ａの表面と、コレクタ領域１１４の表面の一部とを覆うように、層間絶縁膜１１０が形成される。
この層間絶縁膜１１０の表面のうち、エミッタ領域１０６側には、金属製の電極からなり、当該エミッタ領域１０６の表面と電気的に接続されるエミッタ電極１１１が形成される。又、層間絶縁膜１１０の表面のうち、前記エミッタ電極１１１と対向する位置、つまり、コレクタ領域１１４側には、金属製の電極からなり、コレクタ領域１１４の表面と電気的に接続されるコレクタ電極１１２が形成される。前記コレクタ電極１１２とエミッタ電極１１１とは電気的に分離されている。
このような高耐圧横型ＩＧＢＴにおいて、コレクタ電極１１２に、エミッタ電極１１１に対して正の高電圧（例えば１５０〜２５０Ｖ）が印加されると、当該高耐圧横型ＩＧＢＴのバッファ領域１１３内のＮ型不純物の濃度と、ドリフト領域１０４内のＮ型不純物の濃度との間に大幅な濃度差があるため、バッファ領域１１３内には電位差が発生し難い一方、ドリフト領域１０４内には電位差が発生する。又、バッファ領域１１３内は等電位になることから、ドリフト領域１０４内に左右方向に発生した複数の等電位線の形状は、ドリフト領域１０４の縦断面視において、ドリフト領域１０４とバッファ領域１１３との界面形状と同一形状となる。
更に、上述したように、バッファ領域１１３の深さ方向に対して、バッファ領域１１３内の底面近傍のＮ型不純物の濃度は、バッファ領域１１３内の表面近傍のＮ型不純物の濃度よりも高いため、特定のＮ型の不純物濃度で規定される前記界面形状は、バッファ領域１１３の縦断面視において、バッファ領域１１３の深さとともにドリフト領域１０４側に聊か突き出た形状となる。
図１（ａ）には、ゲート電極１０９に、エミッタ電極１１１に対して正の電圧が印加されていないオフ状態で、かつコレクタ電極１１２に、エミッタ電極１１１に対して正の電圧が印加された状態における等電位線の分布図を示した。
図１（ａ）に示すように、複数の等電位線の形状が、バッファ領域１１３とドリフト領域１０４との界面形状に対して同一形状を維持しながら、ドリフト領域１０４内の左右方向に発生していることが理解される。尚、前記界面形状は、バッファ領域１１３の深さとともにボディ領域１０５側に聊か突き出た形状であるが、当該突き出た形状は、図２（ａ）、図２（ｂ）に示した所定の距離Ｄ１に対応している。所定の距離Ｄ１は微小であるため、前記界面形状は、バッファ領域１１３の深さ方向に対して略平行な形状とも言うことができる。
図２（ｃ）には、図１（ａ）に示したＥ−Ｅ線またはＦ−Ｆ線の深さ位置での左右方向の電界強度分布図を示した。尚、図２（ｃ）には、参考として、図７（ｃ）で示したＣ−Ｃ間の深さ位置での左右方向の電界強度分布図も合わせて示した。
上述したように、ドリフト領域１０４内の等電位線の形状は、バッファ領域１１３の深さ方向に対して略平行な形状となり、バッファ領域１１３の底面近傍で複数の等電位線が相互に密接した状態とならない。従って、図２（ｃ）に示すように、バッファ領域１１３とドリフト領域１０４との界面近傍において、バッファ領域１１３の底面近傍（図２（ｃ）では、曲線Ｃ２対応する）の電界強度が、バッファ領域１１３の表面近傍（図２（ｃ）では、曲線Ｃ３対応する）の電界強度と同等となることが理解される。
更に、詳しくは、ボディ領域１０５側に突き出た等電位線の形状を反映して、図２（ｃ）には、バッファ領域１１３とドリフト領域１０４との界面近傍において、バッファ領域１１３の底面近傍（図２（ｃ）では、曲線Ｃ２に対応する）の電界強度が、バッファ領域１１３の表面近傍（図２（ｃ）では、曲線Ｃ３に対応する）の電界強度よりも聊か低い値となっている。
一方、バッファ領域１１３とドリフト領域１０４との界面近傍において、Ｆ−Ｆ線の深さ位置での電界強度が、図２（ｃ）に示したＣ−Ｃ線の深さ位置での電界強度よりも、所定の電界強度差Ｘだけ低くなっている。そのため、本発明の実施形態に係る高耐圧横型ＩＧＢＴでは、従来の高耐圧横型ＩＧＢＴのバッファ領域６１３の底面近傍で発生していた電界集中を緩和し、その電界強度差Ｘだけ抑えることが可能となるから、コレクタ−エミッタ間の高耐圧化を図ることが可能となる。
このように、バッファ領域が、前記ＳＯＩ層の表面から前記埋め込み酸化膜の表面まで達し、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対してボディ領域側の位置に形成される構成を採用している。
これにより、コレクタ電極に、エミッタ電極に対して正の電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。その結果、ゲート電極とエミッタ電極との間に電圧が印加されていないオフ状態におけるコレクタ−エミッタ間の耐圧を更に高くした高耐圧横型ＩＧＢＴ、高耐圧横型ＭＯＳＦＥＴを実現することが可能となる。
又、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して大きい構成を採用することができる。
これにより、コレクタ電極に、エミッタ電極に対する正の電圧が印加されると、バッファ領域の底面近傍におけるバッファ領域の長手方向の先端部全てに関して、電界集中が緩和されることとなるため、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
尚、バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置に形成される構成を採用しても、上述した作用により、本発明の効果を奏する。
又、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等である構成を採用しても、上述した作用により、本発明の効果を奏する。
尚、前記半円状の曲率半径を算出する方法は、どのような方法でも構わないが、例えば、以下の方法が挙げられる。
高耐圧横型ＩＧＢＴのバッファ領域１１３の表面近傍が平面視で露出するまで、曲率半径の算出対象である高耐圧横型ＩＧＢＴを鏡面研磨した後に、ＳＣＭ、ＳＳＲＭ等により、Ｎ型不純物の濃度のうち、高濃度である領域と、低濃度である領域とを特定する。この高濃度領域における濃度と、低濃度領域における濃度との間の所定の濃度を、バッファ領域１１３とドリフト領域１０４との界面の濃度として規定し、バッファ領域１１３とドリフト領域１０４との界面を特定する。このバッファ領域１１３とドリフト領域１０４との界面を高耐圧横型ＩＧＢＴの平面上で複数特定し、バッファ領域１１３の長手方向における先端部を複数特定する。特定された複数の先端部のうち、二箇所の先端部で法線を引き、二つの法線が交わる点を先端部の半円状の中心として、当該中心と二箇所の先端部との間の距離を半円状の曲率半径として算出する。尚、法線とは、半円状の上の所定の点における接線に対して垂直な線のことである。更に、高耐圧横型ＩＧＢＴのバッファ領域１１３の表面を、高耐圧横型ＩＧＢＴの埋め込み酸化膜１０２の表面が平面視で露出しない程度、言い換えると、高耐圧横型ＩＧＢＴのバッファ領域１１３の底面近傍まで、鏡面研磨する。鏡面研磨した後に、上述した手順により、バッファ領域１１３の底面近傍における先端部の半円状の曲率半径を算出する。尚、曲率半径を算出する場合、例えば、所定の演算プログラムを用いて、特定されたバッファ領域１１３とドリフト領域１０４との界面に対し画像解析を実行し、その曲率半径を算出しても構わない。
＜第二の実施形態＞
以下では、本発明に係る半導体装置の製造方法について、図面を参照しながら説明する。
図３（ａ）から（ｄ）は本発明に係る高耐圧横型ＩＧＢＴの製造工程を示す工程断面図である。又、図３（ａ）から（ｄ）は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
まず、図３（ａ）に示すように、高耐圧横型ＩＧＢＴを形成するためのベースとなる基板である支持基板１０１の上に、埋め込み酸化膜１０２が形成される。当該埋め込み酸化膜１０２の上に、更に、Ｐ型のＳＯＩ層１０３が形成される。支持基板１０１、ＳＯＩ層１０３は、別個のシリコン単結晶層であり、厚みが１．０〜３．０μｍ程度である埋め込み酸化膜１０２を介して両者が接合されて、ＳＯＩ基板を構成する。ＳＯＩ層１０３は、鏡面研磨されて、平坦化処理されて、ＳＯＩ層１０３の表面から２．０〜４．０μｍ程度の厚みとされる。ＳＯＩ基板は、張り合わせ法に限らず、ＳＩＭＯＸ法で形成されてもよい。
次に、図３（ｂ）に示すように、ＳＯＩ層１０３のドリフト領域１０４に対応する領域に、リンなどのＮ型不純物が例えば１×１０12〜１×１０13ｃｍ-2程度の低ドーズ量で、その加速エネルギーが２５０ｋｅＶ〜２．０ＭｅＶ程度でイオン注入される。又、ＳＯＩ層１０３のボディ領域１０５に対応する領域に、ボロンなどのＰ型不純物が例えば１×１０12〜１×１０13ｃｍ-2程度の低ドーズ量で、その加速エネルギーが２０〜１００ｋｅＶ程度でイオン注入される。当該Ｎ型不純物と当該Ｐ型不純物とがイオン注入された後、１０００℃〜１２５０℃程度の高温熱処理が所定時間施されて、ドリフト領域１０４とボディ領域１０５とが形成される。所定時間は、半導体装置の仕様に応じて適宜設計変更される。
上述したドーズ量と、加速エネルギーとにより形成されたドリフト領域１０４のＮ型不純物の平均濃度は１×１０16〜１×１０17ｃｍ-3程度、ボディ領域１０５のＰ型不純物の平均濃度は１×１０16〜１×１０17ｃｍ-3程度となる。
次に、ボディ領域１０５の表面からドリフト領域１０４の表面の一部までに、厚みが１〜５μｍ程度で、バッファ領域１１３に対応する部分に開口部を備えたレジスト膜１１３ｅが形成される。レジスト膜１１３ｅをマスクとして、リンなどのＮ型不純物が、例えば２×１０13〜５×１０14ｃｍ-2程度のドーズ量、その加速エネルギーが４０〜２００ｋｅＶ程度（低加速エネルギーとする）でＳＯＩ層１０３の表面近傍にイオン注入され、第一の注入層１１３ａが形成される。
尚、上述したレジスト膜１１３ｅの開口部の形状は、形成されるバッファ領域１１３に対応して、平面視において、図３（ｂ）中の左右方向のボディ領域１０５側に伸びた細長形状であり、当該細長形状の長手方向における先端部の形状が半円状である。
次に、高加速イオン注入法により、所定のドーズ量の範囲内（２×１０13〜５×１０14ｃｍ-2）で、ＳＯＩ層１０３の厚さに応じて、Ｎ型不純物の加速エネルギーが例えば１．５〜４ＭｅＶ程度（高加速エネルギーとする）に変更される。更に、当該高加速エネルギーで、ＳＯＩ層１０３の表面近傍よりも埋め込み酸化膜１０２の表面近傍のＳＯＩ層１０３に当該Ｎ型不純物がイオン注入され、第二の注入層１１３ｂが形成される。又、高加速エネルギーでＮ型不純物をイオン注入する場合、そのドーズ量は、低加速エネルギーにおけるドーズ量よりも多く設定する方が好ましい。
その後、図３（ｃ）に示すように、１０００℃〜１２５０℃程度の高温熱処理が所定時間施され、第一の注入層１１３ａと第二の注入層１１３ｂのＮ型不純物が熱拡散し、第一のバッファ領域１１３ｃと第二のバッファ領域１１３ｄとが形成され、両者が重なり合って、一つのバッファ領域１１３が形成される。尚、当該高温熱処理が、ドリフト領域１０４およびボディ領域１０５を形成するための上述の高温熱処理を兼ねてもよい。又、所定時間は、半導体装置の仕様に応じて適宜設計変更される。
当該高温熱処理により、埋め込み酸化膜１０２と第二のバッファ領域１１３ｄとの界面と、第一のバッファ領域１１３ｃの最表面とに、Ｎ型不純物が蓄積した偏析領域がそれぞれ形成される。しかし、上述した製造方法によれば、偏析による濃度分布の影響は、熱拡散による濃度分布の影響と比較して微小であるから、一つのバッファ領域１１３のＮ型不純物の濃度分布は、バッファ領域１１３内の底面近傍におけるＮ型不純物濃度が、バッファ領域１１３内の表面近傍におけるＮ型不純物濃度よりも高くなる。又、図３（ｃ）に示すように、一つのバッファ領域１１３が、前記ＳＯＩ層１０３の表面から前記埋め込み酸化膜１０２の表面まで達するよう構成される。更に、前記バッファ領域１１３の底面近傍における当該バッファ領域１１３と前記ドリフト領域１０４との界面が、前記バッファ領域１１３の表面近傍における前記界面に対してボディ領域１０５側の位置に形成される。
尚、図３（ｂ）では、一つのバッファ領域１１３を形成するために、二種類の異なるＮ型不純物の加速エネルギーを設定して、Ｎ型不純物の注入回数をそれぞれの加速エネルギー毎に１回するよう構成したが、所定の加速エネルギーに応じて、当該注入回数を２回以上と設定しても構わない。
又、イオン注入設備の制約により、Ｎ型不純物を前記高加速エネルギーでイオン注入することが出来ない場合、以下の方法を採用することが出来る。
低加速エネルギーの範囲のうち、例えば、最小値の加速エネルギーを、ＳＯＩ層１０３の表面近傍にＮ型不純物をイオン注入するための加速エネルギー（表面近傍加速エネルギーとする）とする。又、最大値の加速エネルギーを、ＳＯＩ層１０３の底面近傍にＮ型不純物をイオン注入するための加速エネルギー（底面近傍加速エネルギーとする）とする。つまり、低加速エネルギーの範囲内であっても、表面近傍加速エネルギーと底面近傍加速エネルギーとの差を大きくすることによって、Ｎ型不純物がイオン注入されるＳＯＩ層１０３の深さ位置を変更する。当該変更と、それぞれの加速エネルギーに対するＮ型不純物の注入回数の変更により、一つのバッファ領域１１３のＮ型不純物の濃度分布を、バッファ領域１１３内の底面近傍におけるＮ型不純物濃度が、バッファ領域１１３内の表面近傍におけるＮ型不純物濃度よりも高くなるような濃度分布にする。尚、表面近傍加速エネルギーで複数回、底面近傍加速エネルギーで複数回、イオン注入するように構成しても構わない。
又、上述では、最小値の加速エネルギーと、最大値の加速エネルギーとを設定して、両者のエネルギー差が一番大きくなるように二種類の加速エネルギーを設定した。一つのバッファ領域１１３のＮ型不純物の濃度分布を、バッファ領域１１３内の底面近傍におけるＮ型不純物濃度が、バッファ領域１１３内の表面近傍におけるＮ型不純物濃度よりも高くなるような濃度分布にできるのであれば、低加速エネルギーの範囲のうち、必ずしも最小値及び最大値の加速エネルギーを設定する必要はない。
当該イオン注入後に、例えば１０００℃〜１２５０℃程度の高温熱処理を、上述した所定時間よりも長い時間施すことにより、バッファ領域１１３内のＮ型不純物の濃度分布が、ＳＯＩ層１０３の表面から埋め込み酸化膜１０２の表面まで至るよう形成される。又、前記バッファ領域１１３の底面近傍における当該バッファ領域１１３と前記ドリフト領域１０４との界面が、前記バッファ領域１１３の表面近傍における前記界面に対してボディ領域１０５側の位置に形成される。
又、バッファ領域１１３の長手方向における先端部の形状は、レジスト膜１１３ｅにより半円状であり、更に、高温熱処理が施されたＮ型不純物は、その濃度が高い箇所から濃度の低い箇所へ向かって上下左右方向に均等に熱拡散する。そのため、バッファ領域１１３内の深さ方向に上述したＮ型不純物の濃度分布があれば、バッファ領域１１３の底面近傍における前記半円状の曲率半径が、当該バッファ領域１１３の表面近傍における半円状の曲率半径に対して同等であるか、大きい構成となる。
尚、図３（ｃ）では、バッファ領域１１３とドリフト領域１０４との界面近傍において、第一のバッファ領域１１３ｃの表面近傍と、第二のバッファ領域１１３ｄの底面近傍とに、ボディ領域１０５側に突き出た界面ピークがそれぞれ存在し、第二のバッファ領域１１３ｄの底面近傍での界面ピークＰ２が、第一のバッファ領域１１３ｃの表面近傍での界面ピークＰ１よりもボディ領域１０５側に突き出るよう構成されていることが理解される。ここで、図３（ｃ）には、第一のバッファ領域１１３ｃの表面近傍の界面ピークＰ１が緩やかなピークとして、第二のバッファ領域１１３ｄの底面近傍の界面ピークＰ２が鋭いピークとして示されている。
当該構成では、バッファ領域１１３内のうち、バッファ領域１１３の中間近傍のＮ型不純物の濃度が一番低くなる。尚、バッファ領域１１３の中間近傍は、第一のバッファ領域１１３ｃと第二のバッファ領域１１３ｄとの接触面に対応する。
次に、熱酸化法により、ドリフト領域１０４の表面の一部から、バッファ領域１１３の表面の一部までを覆うように、ＳＯＩ層１０３の表面に、厚さが４００〜７００ｎｍ程度の第一のＬＯＣＯＳ酸化膜１０７ａが形成される。又、第二のＬＯＣＯＳ酸化膜１０７ｂは、ボディ領域１０５の表面の一部を覆うように形成される。
そして、熱酸化法により、第一のＬＯＣＯＳ酸化膜１０７ａの表面の一部と、ドリフト領域１０４の表面と、ボディ領域１０５の表面の一部とを覆うように、厚さが１０〜３０ｎｍ程度のゲート酸化膜１０８が形成される。このゲート酸化膜１０８の表面に、Ｎ型多結晶シリコン膜が堆積され、選択的にエッチングされて、ゲート電極１０９が形成される。
次に、図３（ｄ）に示すように、バッファ領域１１３の表面部にボロンなどのＰ型不純物が比較的高濃度でイオン注入され、コレクタ領域１１４が形成される。当該Ｐ型不純物のドーズ量は、完成されたＩＧＢＴのコレクタ領域１１４におけるＰ型不純物の平均濃度が、比較的高い濃度、例えば、１×１０19〜１×１０20ｃｍ-3程度となるように適宜設定される。例えば、Ｐ型不純物がボロンである場合、イオン注入条件は、ドーズ量１×１０15〜１×１０16ｃｍ-2程度、加速エネルギー２０〜８０ｋｅＶ程度である。
更に、ボディ領域１０５の表面部にリンなどのＮ型不純物が比較的高濃度でイオン注入され、エミッタ領域１０６が形成される。当該Ｎ型不純物のドーズ量は、完成されたＩＧＢＴのエミッタ領域１０６におけるＮ型不純物の平均濃度が、比較的高い濃度、例えば、１×１０19〜１×１０20ｃｍ-3程度となるように適宜設定される。例えば、Ｎ型不純物がリンである場合、イオン注入条件は、ドーズ量１×１０15〜１×１０16ｃｍ-2程度、加速エネルギー２０〜８０ｋｅＶ程度である。
その後、ゲート電極１０９、第一のＬＯＣＯＳ酸化膜１０７ａ等の全面を覆うように、ＳＯＩ層１０３の上面に、層間絶縁膜１１０が形成される。
次に、層間絶縁膜１１０のうち、エミッタ領域１０６に対応する部分が開口され、Ａｌ合金などのエミッタ電極１１１が形成される。更に、層間絶縁膜１１０のうち、コレクタ領域１１４に対応する部分が開口され、Ａｌ合金などのコレクタ電極１１２が形成される。エミッタ電極１０６がエミッタ領域１０６と、コレクタ電極１１２がコレクタ領域１１４と、それぞれの開口部を介して、電気的に接続される。
以上により、本発明の実施形態に係る高耐圧横型ＩＧＢＴが完成する。
このように、本実施形態の高耐圧横型ＩＧＢＴの製造方法では、バッファ領域を形成する工程において、まず、前記バッファ領域に対応する開口部を有するレジスト膜がＳＯＩ層の表面に形成される。そして、当該レジスト膜を用いて、ＳＯＩ層内の表面近傍に不純物がイオン注入されるとともに、ＳＯＩ層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、ＳＯＩ層内の底面近傍に不純物がイオン注入される。
これにより、製造される高耐圧横型ＩＧＢＴの構成は、前記バッファ領域が、前記ＳＯＩ層の表面から前記埋め込み酸化膜の表面まで達する。更に、高耐圧横型ＩＧＢＴの構成は、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成される。そのため、第一の実施形態で説明したように、コレクタ電極に、エミッタ電極に対して正の電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が緩和されることとなり、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
又、当該高耐圧横型ＩＧＢＴの構成は、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、高耐圧横型ＩＧＢＴの構成は、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成となる。そのため、第一の実施形態で説明した作用効果を奏する。
尚、第二の実施形態で説明した製造方法では、ＳＯＩ層１０３の膜厚にバラツキが生じているＳＯＩ基板、又はＳＯＩ層１０３の膜厚が比較的大きいＳＯＩ基板に対しても、Ｎ型不純物のドーズ量、加速エネルギー、注入回数等を適宜設計変更し、Ｎ型不純物のイオン注入量を適宜調整することにより、本発明に係る高耐圧横型ＩＧＢＴの構成を容易に製造することが出来るため、優れた製造方法である。
＜第三の実施形態＞
以下では、本発明に係る半導体装置の製造方法について、図面を参照しながら説明する。
図４（ａ）〜（ｅ）は本発明に係る高耐圧横型ＩＧＢＴの製造工程を示す工程断面図である。尚、図４（ａ）から（ｄ）は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
第二の実施形態と比較して、第三の実施形態の異なる点は、異なる開口部を有するレジスト膜を用いたイオン注入によりバッファ領域が形成される点である。その他の点については、第二の実施形態と同様である。
尚、以下では、半導体層内の表面近傍に不純物をイオン注入することにより形成されるバッファ領域を、第三のバッファ領域とし、半導体層内の底面近傍に不純物をイオン注入することにより形成されるバッファ領域を、第四のバッファ領域とする。
まず、図４（ａ）に示すように、高耐圧横型ＩＧＢＴを形成するために、埋め込み酸化膜１０２と、Ｐ型のＳＯＩ層１０３とが形成された支持基板１０１が設けられる。当該支持基板１０１は、第二の実施形態の図３（ａ）に示す支持基板１０１と同様であるため、その説明は、割愛する。
次に、図４（ｂ）に示すように、ドリフト領域１０４と、ボディ領域１０５とが形成されるが、当該ドリフト領域１０４と、当該ボディ領域１０５とを形成する方法は、第二の実施形態の図３（ｂ）に示す方法と同様であるため、その説明は割愛する。
更に、ボディ領域１０５の表面から、ドリフト領域１０４の表面の一部までに、厚みが１〜３μｍ程度であり、第三のバッファ領域１１５に対応する部分に開口部が備えられた第一のレジスト膜１１５ｅが形成される。第一のレジスト膜１１５ｅをマスクとして、Ｎ型不純物が例えば２×１０13〜５×１０14ｃｍ-2程度のドーズ量で、その加速エネルギーが４０〜２００ｋｅＶ程度（低加速エネルギーとする）でＳＯＩ層１０３の上面にイオン注入され、第三の注入層１１５ａが形成される。
次に、図４（ｃ）に示すように、第三の注入層１１５ａが形成された後に、第一のレジスト膜１１５ｅが除去される。更に、第一のレジスト膜１１５ｅが除去された後に、ボディ領域１０５の表面とから、ドリフト領域１０４の表面の一部までに、厚みが１〜５μｍ程度であり、第四のバッファ領域１１６に対応する部分に開口部が備えられた第二のレジスト膜１１６ｅが形成される。
第二のレジスト膜１１６ｅが形成された後に、第二のレジスト膜１１６ｅをマスクとして、高加速イオン注入法により、所定のドーズ量の範囲内（２×１０13〜５×１０14ｃｍ-2）で、ＳＯＩ層１０３の厚さに応じて、Ｎ型不純物の加速エネルギーが例えば１．５〜４ＭｅＶ程度（高加速エネルギーとする）に変更される。更に、当該高加速エネルギーで、ＳＯＩ層１０３内の埋め込み酸化膜１０２の表面近傍に当該Ｎ型不純物がイオン注入され、第四の注入層１１６ａが形成される。又、高加速エネルギーでＮ型不純物をイオン注入する場合、そのドーズ量は、低加速エネルギーにおけるドーズ量よりも多く設定する方が好ましい。
ここで、上述した第一のレジスト膜１１５ｅの開口部の形状と、第二のレジスト膜１１６ｅの開口部の形状とを詳細に説明する。
図５（ｂ）には、図４（ｂ）で使用した第一のレジスト膜１１５ｅの平面図を、図５（ｄ）には、図４（ｃ）で使用した第二のレジスト膜１１６ｅの平面図を示した。尚、図５（ｂ）、図５（ｄ）の左右方向は、第一のレジスト膜１１５ｅの開口部、または第二のレジスト膜１１６ｅの開口部の長手方向に対応する。更に、図５（ｂ）、図５（ｄ）の左方向に、ボディ領域１０５が形成される。又、参考として、図５（ａ）には、図４（ｂ）に示す工程断面図を、図５（ｃ）には、図４（ｃ）に示す工程断面図とを示した。
図５（ｂ）、図５（ｄ）に示すように、形成される第三のバッファ領域１１５と第四のバッファ領域１１６とに対応して、第一のレジスト膜１１５ｅの開口部の形状も、第二のレジスト膜１１６ｅの開口部の形状も、平面視においてボディ領域１０５側に伸びた細長形状であり、当該細長形状の長手方向における先端部の形状が半円状であることが理解される。又、第二のレジスト膜１１６ｅの開口部が、第一のレジスト膜１１５ｅの開口部を包含している。
一方、第二のレジスト膜１１６ｅの開口部の長手方向における先端部が、第一のレジスト膜１１５ｅの開口部の長手方向における先端部に対して、ボディ領域１０５側に位置することが理解される。図５（ｂ）、図５（ｄ）では、第二のレジスト膜１１６ｅの開口部の長手方向における先端部が、第一のレジスト膜１１５ｅの開口部の長手方向における先端部よりも所定の距離Ｄ２だけボディ領域１０５側に突き出ることとなる。本発明の実施形態では、所定の距離Ｄ２は、例えば０．５〜５μｍ程度である。
更に、詳しくは、高加速エネルギーでＮ型不純物をイオン注入する際に使用される第二のレジスト膜１１６ｅの開口部における半円状の曲率半径（ｒ６）は、低加速エネルギーで使用される第一のレジスト膜１１５ｅの開口部における半円状の曲率半径（ｒ５）よりも大きいことが理解される。尚、低加速エネルギーでＮ型不純物をイオン注入することは、バッファ領域１１３に対応するＳＯＩ層１０３内の表面近傍にＮ型不純物をイオン注入することに対応する。又、高加速エネルギーでＮ型不純物をイオン注入することは、バッファ領域１１３に対応するＳＯＩ層１０３内の底面近傍にＮ型不純物をイオン注入することに対応する。
その後、図４（ｄ）に示すように、１０００℃〜１２５０℃程度の高温熱処理が所定時間施され、第三の注入層１１５ａと、第四の注入層１１６ａにおけるＮ型不純物がそれぞれの注入層から上下左右方向に均等に熱拡散され、第三の注入層１１５ａに対応する第三のバッファ領域１１５と、第四の注入層１１６ａに対応する第四のバッファ領域１１６とが形成される。所定時間は、半導体装置の仕様に応じて適宜設計変更される。
第三のバッファ領域１１５と第四のバッファ領域１１６とが高温熱処理により重なり合うことにより、一つのバッファ領域１１３が形成される。第三のバッファ領域１１５はＳＯＩ層１０３の最表面まで達し、第四のバッファ領域１１６は埋め込み酸化膜１０２の表面まで達する。更に、一つのバッファ領域１１３のＮ型不純物の濃度分布が、ＳＯＩ層１０３の上面から埋め込み酸化膜１０２の上面まで至るよう形成される。又、前記バッファ領域１１３の底面近傍における当該バッファ領域１１３と前記ドリフト領域１０４との界面が、前記バッファ領域１１３の表面近傍における前記界面に対してボディ領域１０５側の位置に形成される。
尚、図４（ｂ）、図４（ｃ）では、二種類の異なるレジスト膜を用いて、二種類の異なるＮ型不純物の加速エネルギーを設定して、Ｎ型不純物の注入回数をそれぞれの加速エネルギー毎に１回するよう構成した。他の構成として、Ｎ型不純物の濃度を調整するために、第二のレジスト膜１１６ｅを用いて高加速エネルギーでＮ型不純物をイオン注入する回数を２回以上と設定しても構わない。又、第一のレジスト膜１１５ｅを用いて低加速エネルギーでＮ型不純物をイオン注入する回数を２回以上と設定しても構わない。
又、イオン注入設備の制約により、Ｎ型不純物を前記高加速エネルギーでイオン注入することが出来ない場合、第二の実施形態で説明したように、低加速エネルギーの範囲内で、二種類の加速エネルギーを設定して、両者のエネルギーの差を大きくすることによって、Ｎ型不純物がイオン注入されるＳＯＩ層１０３の深さ位置を変更しても構わない。その方法の詳細な説明は割愛する。
当該イオン注入後に、例えば１０００℃〜１２５０℃程度の高温熱処理を、上述した所定時間よりも長い時間施すことにより、バッファ領域１１３内のＮ型不純物の濃度分布が、ＳＯＩ層１０３の表面から埋め込み酸化膜１０２の表面まで至るよう形成される。
又、第一のレジスト膜１１５ｅの開口部の形状も、第二のレジスト膜１１６ｅの開口部の形状も、平面視においてボディ領域１０５側に伸びた細長形状であり、当該細長形状の長手方向における先端部の形状が半円状である。更に、第二のレジスト膜１１６ｅの開口部における半円状の曲率半径（ｒ６）は、第一のレジスト膜１１５ｅの開口部における半円状の曲率半径（ｒ５）よりも大きい。又、バッファ領域１１３は、レジスト膜の開口部に対応して形成されるから、上述した二種類のレジスト膜により、バッファ領域１１３の底面近傍における前記半円状の曲率半径が、当該バッファ領域１１３の表面近傍における前記半円状の曲率半径に対して大きい構成となる。
尚、当該構成を反映して、図４（ｄ）では、第二の実施形態で示した図３（ｃ）と同様に、バッファ領域１１３とドリフト領域１０４との界面近傍において、第三のバッファ領域１１５の表面近傍と、第四のバッファ領域１１６の底面近傍とに、ボディ領域１０５側に突き出た界面ピークがそれぞれ存在している。更に、第四のバッファ領域１１６の底面近傍での界面ピークＰ４が第三のバッファ領域１１５の表面近傍での界面ピークＰ３よりもボディ領域１０５側に突き出るよう構成されていることが理解される。ここで、図４（ｄ）には、第三のバッファ領域１１５の表面近傍での界面ピークＰ３が聊か鋭いピークとして、第四のバッファ領域１１６の底面近傍での界面ピークＰ４が鋭いピークとして示されている。
当該構成では、バッファ領域１１３内のうち、バッファ領域１１３の中間近傍のＮ型不純物の濃度が一番低くなる。尚、バッファ領域１１３の中間近傍は、第三のバッファ領域１１５と第四のバッファ領域１１６との接触面に対応する。
次に、図４（ｄ）に示すように、第三のバッファ領域１１５と第四のバッファ領域１１６とが形成された後に、第一のＬＯＣＯＳ酸化膜１０７ａ、第二のＬＯＣＯＳ酸化膜１０７ｂ、ゲート酸化膜１０８、ゲート電極１０９が形成されるが、これらを形成する方法は、第二の実施形態の図３（ｃ）に示す方法と同様であるため、その説明は割愛する。
次に、図４（ｅ）に示すように、ゲート電極１０９等が形成された後に、コレクタ領域１１４、エミッタ領域１０６、層間絶縁膜１１０、エミッタ電極１１１、コレクタ電極１１２が形成されるが、これらを形成する方法は、第二の実施形態の図３（ｄ）に示す方法と同様であるため、その説明は割愛する。
以上により、本発明の実施形態に係る高耐圧横型ＩＧＢＴが完成する。
このように、本実施形態の高耐圧横型ＩＧＢＴの製造方法では、前記バッファ領域を形成する工程において、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記バッファ領域に対応する開口部を備えた第一のレジスト膜がＳＯＩ層の表面に形成される。当該第一のレジスト膜を用いたイオン注入により、ＳＯＩ層内の表面近傍に不純物が導入される。また、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜がＳＯＩ層の表面に形成される。当該第二のレジスト膜を用いたイオン注入により、ＳＯＩ層内の底面近傍に不純物が導入される。
これにより、製造される高耐圧横型ＩＧＢＴの構成は、前記バッファ領域が、前記ＳＯＩ層の表面から前記埋め込み酸化膜の表面まで達する。更に、高耐圧横型ＩＧＢＴの構成は、前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対してボディ領域側の位置に形成される。そのため、第一の実施形態で説明したように、コレクタ電極に、エミッタ電極に対して正の電圧が印加されると、バッファ領域の底面近傍で発生する電界集中が確実に緩和されることとなり、コレクタ−エミッタ間の耐圧を更に高くすることが可能となる。
又、当該高耐圧横型ＩＧＢＴの構成は、前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有する。更に、高耐圧横型ＩＧＢＴの構成は、前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して大きい構成となる。そのため、第一の実施形態で説明した作用効果を奏する。
尚、第三の実施形態で示した製造方法では、第二の実施形態で示した製造方法と比較すると、本発明に係る高耐圧横型ＩＧＢＴの構成を確実に再現することが可能となる。第二の実施形態で示した製造方法では、熱拡散によって、バッファ領域の底面近傍における前記界面を、前記バッファ領域の表面近傍における前記界面に対してドリフト領域側の位置に形成させる。一方、第三の実施形態で示した方法では、二種類の異なるレジスト膜を用いて、イオン注入されるＮ型不純物の位置を制御する。そのため、第三の実施形態で示した方法では、確実に、バッファ領域の底面近傍における前記界面を、前記バッファ領域の表面近傍における前記界面に対してボディ領域側の位置に形成させる。その結果、第三の実施形態で示した製造方法では、本発明に係る高耐圧横型ＩＧＢＴの構成を精度よく製造することが可能となる。
尚、第三の実施形態で説明した製造方法では、ＳＯＩ層の膜厚にバラツキが生じているＳＯＩ基板、又はＳＯＩ層の膜厚が比較的大きいＳＯＩ基板に対しても、二種類のレジスト膜を使用するとともに、Ｎ型不純物のドーズ量、加速エネルギー、注入回数等を適宜設計変更し、バッファ領域の表面近傍と、バッファ領域の底面近傍とに対するＮ型不純物の注入量を適宜調整することにより、本発明に係る高耐圧横型ＩＧＢＴの構成を容易に製造することが出来るため、優れた製造方法である。
又、第二および第三の実施形態において、ＳＯＩ層内の表面近傍に不純物を導入するイオン注入と、ＳＯＩ層内の底面近傍に不純物を導入するイオン注入との順序は上記に限定されず、任意である。
尚、第一の実施形態乃至第三の実施形態では、高耐圧横型ＩＧＢＴを一例として説明したが、本発明は、これに限定されるものではない。例えば、ＳＯＩ基板に形成された高耐圧横型ＭＯＳＦＥＴにおけるドレイン部のバッファ領域、高耐圧ダイオードにおけるカソード部のバッファ領域，スーパージャンクション構造を有するＭＯＳ型トランジスタにおけるドレイン部のバッファ領域についても、本実施形態と同様の作用効果を得ることが可能である。
例えば、本発明を、ドレイン部のバッファ領域を有するＭＯＳ型トランジスタに適用すると、以下のような構成となる。尚、上述した高耐圧横型ＩＧＢＴのバッファ領域が、ＭＯＳ型トランジスタのドレイン領域に対応する。
図６は、当該ＭＯＳ型トランジスタの構造を示す断面図である。尚、図６の上下方向が当該ＭＯＳ型トランジスタの上下方向に対応し、図６の左右方向が当該ＭＯＳ型トランジスタの左右方向に対応する。又、図６は模式図であり、上下方向の縮尺と左右方向の縮尺とは同一ではない。
当該ＭＯＳ型トランジスタは、ＳＯＩ基板６０１と、第１導電型のボディ領域６０５と、第２導電型のソース領域６０６と、ドリフト領域６０４と、ドレイン領域６１３と、ドレインコンタクト領域６１４と、ゲート電極６０９とを備えるＭＯＳ型トランジスタを前提とする。
ＳＯＩ基板６０１は、埋め込み酸化膜６０２と、前記埋め込み酸化膜６０２上に形成された第１導電型のＳＯＩ層６０３とを有する。又、第１導電型のボディ領域６０５は、前記ＳＯＩ層６０３に形成される。第２導電型のソース領域６０６は、前記ボディ領域６０５内の表面部に形成され、前記第１導電型に対して反対導電型である。ドリフト領域６０４は、前記ボディ領域６０５に隣接して前記ＳＯＩ層６０３に形成された第２導電型の低濃度不純物領域である。ドレイン領域６１３は、前記ドリフト領域６０４と隣接して前記ＳＯＩ層６０３に形成された第２導電型の高濃度不純物領域である。ドレインコンタクト領域６１４は、前記ドレイン領域６１３内の表面部に形成される。ゲート電極６０９は、前記ボディ領域６０５に対面し、ゲート酸化膜６０８を介して前記ＳＯＩ層６０３上に形成される。
当該半導体装置において、前記ドレイン領域６１３が、前記ＳＯＩ層６０３の表面から前記埋め込み酸化膜６０２の表面まで達し、前記ドレイン領域６１３の底面近傍における当該ドレイン領域６１３と前記ドリフト領域６０４との界面が、前記ドレイン領域６１３の表面近傍における前記界面に対して同等の位置か、ボディ領域６０５側の位置に形成される。
又、本発明の第一の実施形態に係る高耐圧横型ＩＧＢＴの構造と、同様であるが、前記ドレイン領域６１３が、平面視においてボディ領域６０５側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、前記ドレイン領域６１３の底面近傍における前記半円状の曲率半径が、当該ドレイン領域６１３の表面近傍における前記半円状の曲率半径に対して同等であるか、大きい構成を採用できる。
又、本発明の第二の実施形態に係る高耐圧横型ＩＧＢＴの製造方法と、同様であるが、ドレイン部のバッファ領域を有するＭＯＳ型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、前記ドレイン領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
又、本発明の第三の実施形態に係る高耐圧横型ＩＧＢＴの製造方法と、同様であるが、ドレイン部のバッファ領域を有するＭＯＳ型トランジスタである半導体装置の製造方法において、前記ドレイン領域を形成する工程が、平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記ドレイン領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップとを有するよう構成できる。
以上のように、本発明にかかる半導体装置は、高耐圧横型ＩＧＢＴはもちろん、高耐圧横型ＭＯＳＦＥＴ、高耐圧ダイオード、スーパージャンクション構造を有するＭＯＳ型トランジスタ等に有用であり、高耐圧化を可能とした半導体装置および半導体装置の製造方法として有効である。
１０１ 支持基板
１０２ 埋め込み酸化膜
１０３ ＳＯＩ層
１０４ ドリフト領域
１０５ ボディ領域
１０６ エミッタ領域
１０７ ＬＯＣＯＳ酸化膜
１０８ ゲート酸化膜
１０９ ゲート電極
１１０ 層間絶縁膜
１１１ エミッタ電極
１１２ コレクタ電極
１１３ バッファ領域
１１４ コレクタ領域

Claims (8)

  1. 絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有するＳＯＩ基板と、前記半導体層に形成された第１導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である第２導電型のエミッタ領域と、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域であるバッファ領域と、前記バッファ領域内の表面部に形成された第１導電型のコレクタ領域と、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置において、
    前記バッファ領域が、前記半導体層の表面から前記絶縁層の表面まで達し、
    前記バッファ領域の底面近傍における当該バッファ領域と前記ドリフト領域との界面が、前記バッファ領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成されることを特徴とする半導体装置。
  2. 前記バッファ領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、
    前記バッファ領域の底面近傍における前記半円状の曲率半径が、当該バッファ領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きいことを特徴とする請求項１に記載の半導体装置。
  3. 絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有するＳＯＩ基板と、前記半導体層に形成された第１導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である第２導電型のエミッタ領域と、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域であるバッファ領域と、前記バッファ領域内の表面部に形成された第１導電型のコレクタ領域と、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
    前記バッファ領域を形成する工程が、
    前記バッファ領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、
    前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
    半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
    を有する、半導体装置の製造方法。
  4. 絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有するＳＯＩ基板と、前記半導体層に形成された第１導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である第２導電型のエミッタ領域と、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域であるバッファ領域と、前記バッファ領域内の表面部に形成された第１導電型のコレクタ領域と、前記ボディ領域と前記ドリフト領域とに対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
    前記バッファ領域を形成する工程が、
    平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記バッファ領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、
    第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
    第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、
    第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
    を有する、半導体装置の製造方法。
  5. 絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有するＳＯＩ基板と、前記半導体層に形成された第１導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である第２導電型のソース領域と、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域であるドレイン領域と、前記ドレイン領域内の表面部に形成されたドレインコンタクト領域と、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置において、
    前記ドレイン領域が、前記半導体層の表面から前記絶縁層の表面まで達し、
    前記ドレイン領域の底面近傍における当該ドレイン領域と前記ドリフト領域との界面が、前記ドレイン領域の表面近傍における前記界面に対して同等の位置か、ボディ領域側の位置に形成されることを特徴とする半導体装置。
  6. 前記ドレイン領域が、平面視においてボディ領域側に伸びた細長形状で形成されるとともに、当該細長形状の長手方向における先端部の形状が半円状を有し、
    前記ドレイン領域の底面近傍における前記半円状の曲率半径が、当該ドレイン領域の表面近傍における前記半円状の曲率半径に対して同等であるか、大きいことを特徴とする請求項５に記載の半導体装置。
  7. 絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有するＳＯＩ基板と、前記半導体層に形成された第１導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である第２導電型のソース領域と、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域であるドレイン領域と、前記ドレイン領域内の表面部に形成されたドレインコンタクト領域と、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
    前記ドレイン領域を形成する工程が、
    前記ドレイン領域に対応する開口部を有するレジスト膜を半導体層の表面に形成するステップと、
    前記レジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
    半導体層内の表面近傍にイオン注入された不純物の濃度よりも高い濃度となるように、前記レジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
    を有する、半導体装置の製造方法。
  8. 絶縁層と、前記絶縁層上に形成された第１導電型の半導体層とを有するＳＯＩ基板と、前記半導体層に形成された第１導電型のボディ領域と、前記ボディ領域内の表面部に形成され、前記第１導電型に対して反対導電型である第２導電型のソース領域と、前記ボディ領域に隣接して前記半導体層に形成された第２導電型の低濃度不純物領域であるドリフト領域と、前記ドリフト領域と隣接して前記半導体層に形成された第２導電型の高濃度不純物領域であるドレイン領域と、前記ドレイン領域内の表面部に形成されたドレインコンタクト領域と、前記ボディ領域に対面し、ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極とを備える半導体装置の製造方法において、
    前記ドレイン領域を形成する工程が、
    平面視においてボディ領域側に伸びた細長形状を有するとともに、当該細長形状の長手方向における先端部の形状が半円状を有する、前記ドレイン領域に対応する開口部を備えた第一のレジスト膜を半導体層の表面に形成するステップと、
    第一のレジスト膜を用いて、半導体層内の表面近傍に不純物をイオン注入するステップと、
    第一のレジスト膜の開口部を包含する開口部を備えるとともに、第一のレジスト膜の開口部の長手方向における先端部に対して、ボディ領域側に位置する先端部の開口部を備えた第二のレジスト膜を半導体層の表面に形成するステップと、
    第二のレジスト膜を用いて、半導体層内の底面近傍に不純物をイオン注入するステップと、
    を有する、半導体装置の製造方法。
JP2009008749A 2009-01-19 2009-01-19 半導体装置およびその製造方法 Pending JP2010165978A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009008749A JP2010165978A (ja) 2009-01-19 2009-01-19 半導体装置およびその製造方法
US12/689,627 US20100181596A1 (en) 2009-01-19 2010-01-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009008749A JP2010165978A (ja) 2009-01-19 2009-01-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010165978A true JP2010165978A (ja) 2010-07-29

Family

ID=42336220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009008749A Pending JP2010165978A (ja) 2009-01-19 2009-01-19 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20100181596A1 (ja)
JP (1) JP2010165978A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376762B (zh) * 2010-08-26 2013-09-11 上海华虹Nec电子有限公司 超级结ldmos器件及制造方法
CN102637719A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 半导体结构及其制备方法
RU2571175C2 (ru) * 2011-09-28 2015-12-20 Тойота Дзидося Кабусики Кайся Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления
US8637381B2 (en) 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
CN113594241A (zh) * 2021-05-25 2021-11-02 广东美的白色家电技术创新中心有限公司 一种igbt器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147318A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 高耐圧半導体装置及びその製造方法
JP5261927B2 (ja) * 2006-12-11 2013-08-14 パナソニック株式会社 半導体装置
JP4458112B2 (ja) * 2007-04-18 2010-04-28 株式会社日立製作所 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ

Also Published As

Publication number Publication date
US20100181596A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP6135178B2 (ja) 超接合半導体装置の製造方法
CN106463503A (zh) 半导体装置
JP2009289904A (ja) 半導体装置
WO2007043170A1 (ja) Ｓｏｉトレンチ横型ｉｇｂｔ
JP2011507300A (ja) 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法
JP2008227441A (ja) 半導体装置およびその製造方法
JP2007095997A (ja) 半導体装置及びその製造方法
KR20160064194A (ko) 절연 게이트 바이폴러 트랜지스터 및 그 제조 방법
JP2011129619A (ja) 半導体装置の製造方法
JP4308096B2 (ja) 半導体装置及びその製造方法
JP2010165978A (ja) 半導体装置およびその製造方法
JP2007088334A (ja) 半導体装置およびその製造方法
JP2008060152A (ja) 半導体装置及びその製造方法
JP4725040B2 (ja) Ｓｏｉトレンチ横型ｉｇｂｔ
TW201601310A (zh) 半導體裝置
JP2006140250A (ja) 半導体装置及びその製造方法
JP2008147318A (ja) 高耐圧半導体装置及びその製造方法
US7875509B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus, power converter using the same
CN110797305A (zh) 一种半导体器件及其制备方法、电器设备
WO2016046901A1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP5055722B2 (ja) 半導体装置および半導体装置の製造方法
US20150194424A1 (en) Semiconductor device and method for manufacturing the same
JP2010141339A (ja) 半導体装置を製造するための方法
KR20080068658A (ko) Ｓｏｉ 트렌치 횡형 ｉｇｂｔ
JP7106476B2 (ja) 半導体装置およびその製造方法