JP4458112B2 - 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ - Google Patents
半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ Download PDFInfo
- Publication number
- JP4458112B2 JP4458112B2 JP2007108803A JP2007108803A JP4458112B2 JP 4458112 B2 JP4458112 B2 JP 4458112B2 JP 2007108803 A JP2007108803 A JP 2007108803A JP 2007108803 A JP2007108803 A JP 2007108803A JP 4458112 B2 JP4458112 B2 JP 4458112B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor device
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 124
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 34
- 238000009826 distribution Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイに係り、特に集積される素子の側面や底部に絶縁膜を設けたＳＯＩ分離構造が採用されているものに好適な半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイに関するものである。
半導体集積回路において素子の電気的な分離をすることを目的として、集積される素子の側面や底部に絶縁膜を設けたＳＯＩ（Siliconon on Insulator）分離構造が採用されている。特に高耐圧の半導体集積回路では素子の分離が比較的容易となるため有効な構造である。
このようなＳＯＩ分離による高耐圧半導体装置の製造法はたとえば、〔特許文献１〕の図９の実施例に開示されている。
この〔特許文献１〕に開示された半導体素子は、酸化膜により絶縁されたＳｉ基板上にチャネル領域とドリフト領域をイオン注入器でそれぞれチャネル領域にはホウ素（Ｂ）を、ドリフト領域にはリン（Ｐ）をそれぞれ注入した後熱拡散し、その後ソース，ドレイン層を形成したものである。またチャネル領域とドレイン領域の間に絶縁構造を追加することで、ドリフト領域とチャネル領域のｐｎ接合の面積を最小化し動作耐圧を向上することを狙っている。
従来例に拠れば、ｐ型のＳｉ基板にそれぞれｐ型，ｎ型のイオン注入領域を変えて形成し、たとえば高耐圧のＭＯＳＦＥＴのチャネル層とドリフト層（漂流領域）を作る製造法を開示している。このような方法で製造される高耐圧半導体装置において、素子の耐圧は一般にドリフト層の活性化不純物濃度に依存し、不純物濃度のばらつきにより変動する。特にＳＯＩ基板を用いた高耐圧半導体では、耐圧とドリフト層の不純物濃度の間に、図７に示したような関係があり、耐圧を最大にする最適な不純物濃度が存在する。このため不純物濃度のばらつきを考慮し、耐圧にマージンを設ける必要がある。
しかしながら、発明者が検討した結果、濃度が高い領域での耐圧の変動率は、最適値より濃度が低い領域での変動率よりも大きく、耐圧をより安定して実現するにはドリフト層の不純物濃度の設計中心値を最適値より低く設定する必要があることがわかった。このためドリフト層の抵抗が増加し、素子の抵抗が増加するため素子サイズが増加してしまう。また同時に耐圧も低下するため、耐圧を上昇させるために素子サイズが増加する必要があった。
従来例の場合、イオン注入法によりドリフト層を形成しているため注入されるドリフト層の不純物濃度のばらつきは少なく、耐圧のばらつきが少なくできる傾向にあるが、やはりまたスタート基板の不純物濃度ばらつきの影響を受けるため上記のような問題は同じように生じてしまう。
またわれわれの検討から図８に示すようにイオン注入法で形成したドリフト層は、不純物分布の広がりが大きく一定の濃度の不純物分布に近いほど、耐圧が高くなることがわかった。このため、あらかじめバルクのＳｉ結晶に製造時に一定の不純物を導入した基板をそのままドリフト層に用いたＳＯＩ基板に対し耐圧が低くなり、結果的に素子サイズの低減が困難になるという問題もあることがわかった。
さらにこのような半導体装置を用いた電力変換装置では、半導体素子が大型になるため大規模な集積化が困難になり回路が複雑になるため大型になる、また素子の損失の増加により変換装置の効率が低下するなどの問題が生じてしまう。
上述のように従来の半導体装置では、半導体ウエハのばらつきによりサイズが大きくなるという課題があり、またこれを用いた電力変換装置では小型化が困難，効率が低下するなどの問題があった。
本発明は、このような半導体ウエハのばらつきによる半導体装置のサイズの増加を防ぎ、より小型で高性能な半導体装置を得ることができる半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイを提供することを目的とする。
本発明の半導体装置の製造方法は、上記目的を達成するために、活性層となる第１の導電型の第１の半導体層と、該第１の半導体層の第１の主表面に形成される第２の導電型の第２の半導体層と、該第２の半導体層の表面に形成される第１の導電型の第３の半導体層と、前記第１の半導体層の第１の主表面に前記第２の半導体層と離れて形成される第１の導電型の第４の半導体層と、該第４の半導体層の表面に高不純物濃度で形成される第１もしくは第２の導電型の第５の半導体層と、前記第２の半導体層と前記第３の半導体層に接触する第１の電極と、前記第４の半導体層に接触する第２の電極と、前記第１、第２及び第３の半導体層に跨って形成されるゲート電極とを備え、前記第１の半導体層が第２の主表面で絶縁膜を介して支持基板上に形成される半導体装置の製造方法において、ＳＯＩ基板の活性層となる半導体層の、ｐ型もしくはｎ型の不純物濃度が２Ｅ１４cm -3 以下であり、かつ、前記半導体層にイオン注入法により不純物を導入して前記第１の半導体層を形成すると共に、前記第２の半導体層と第４の半導体層の間の第１の半導体層がドリフト層であることを特徴とする。
また、上記目的を達成するために、本発明の半導体装置は、上記した半導体装置の製造方法を用いて形成される前記第１の半導体層により高耐圧横型ＭＯＳＦＥＴ若しくは横型ＩＧＢＴのドリフト層を形成し、前記第１の半導体層に接して設けられた低耐圧相補型ＭＯＳＦＥＴと同一半導体基板上に形成したことを特徴とする。
また、上記目的を達成するために、本発明のプラズマパネルディスプレイは、プラズマパネルにアドレスＩＣで駆動されるアドレス電極が設けられ、サステイン回路によりスキャンＩＣで駆動されるＹ電極，サステイン回路により駆動されるＸ電極が設けられてプラズマパネルユニットが構成されるプラズマパネルディスプレイであって、前記アドレスＩＣ，スキャンＩＣ，サステイン回路の半導体装置に、請求項１から請求項４のうちの１つに記載の半導体装置の製造方法を用いて形成される半導体装置を用いたことを特徴とする。
本発明によれば、半導体ウエハのばらつきによる半導体装置のサイズの増加を防ぎ、より小型で高性能な半導体装置を得ることができる半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイの提供が実現できる。
以下、本発明の実施の形態を添付の図面に基づいて詳細に説明する。
図１は本発明の半導体装置の断面図を示すもので、貼り合わせＳＯＩ基板上に横型の高耐圧ｎ型ＭＯＳＦＥＴを形成した例である。図２は本発明の半導体装置のドリフト層となるｎ- 層を形成する製造方法を示したもので、支持基板１１１の上に埋め込み酸化膜112を介して形成されているｎ型の活性Ｓｉ層１０１（ＳＯＩ層）と、活性Ｓｉ層中に形成されたｐ型のチャネル層１０２とｎ型のパンチスルーストッパー層１０４をもち、ｐ型チャネル層内にソースｎ+ 層１０３とコンタクトｐ+ 層１０９，ソースｎ+ 層とコンタクト
ｐ+ 層に接したソース電極１０６と、パンチスルーストッパー層内に表面から形成されたドレインｎ+ 層１０５と、ドレインｎ+ 層に接続されたドレイン電極１０７と、ソース
ｎ+ 層，チャネル層，ドリフト層の上部にまたがって形成されたゲート電極１０８から構成されている。ここで活性Ｓｉ層内でチャネル層、パンチスルーストッパー層が形成されていない領域は高耐圧素子の耐圧の主な部分を分担するドリフト層となるが、この領域の基板深さ方向の不純物分布を図１（ｂ）に示している。
ｐ+ 層に接したソース電極１０６と、パンチスルーストッパー層内に表面から形成されたドレインｎ+ 層１０５と、ドレインｎ+ 層に接続されたドレイン電極１０７と、ソース
ｎ+ 層，チャネル層，ドリフト層の上部にまたがって形成されたゲート電極１０８から構成されている。ここで活性Ｓｉ層内でチャネル層、パンチスルーストッパー層が形成されていない領域は高耐圧素子の耐圧の主な部分を分担するドリフト層となるが、この領域の基板深さ方向の不純物分布を図１（ｂ）に示している。
本発明では半導体素子の製造開始時のＳＯＩ基板としてその活性層の不純物濃度が
２Ｅ１４cm-3以下の高抵抗のｐ型もしくはｎ型のものを使用して、そこにイオン注入法により図２に示す方法で不純物を導入するものである。図２はこのドリフト層の不純物導入にかかわる工程を示している。本発明で耐圧が数１０Ｖ〜５００Ｖまでの素子を形成する場合で、ｐ型のＳＯＩ基板を用いる場合を例にとると、図２（ａ）に示すように、ｐ型の高抵抗のＳＯＩ基板に、ＳＯＩ基板の表面からイオン注入法によりウエハ全面に２ＭｅＶ程度もしくはそれ以上の高エネルギーイオン注入法により射影飛程がおよそ１μｍのリン（Ｐ）イオンを０.５Ｅ１２cm-2 〜３Ｅ１２cm-2程度の面密度で注入する。そのときの不純物分布を図２（ｂ）に示す。
２Ｅ１４cm-3以下の高抵抗のｐ型もしくはｎ型のものを使用して、そこにイオン注入法により図２に示す方法で不純物を導入するものである。図２はこのドリフト層の不純物導入にかかわる工程を示している。本発明で耐圧が数１０Ｖ〜５００Ｖまでの素子を形成する場合で、ｐ型のＳＯＩ基板を用いる場合を例にとると、図２（ａ）に示すように、ｐ型の高抵抗のＳＯＩ基板に、ＳＯＩ基板の表面からイオン注入法によりウエハ全面に２ＭｅＶ程度もしくはそれ以上の高エネルギーイオン注入法により射影飛程がおよそ１μｍのリン（Ｐ）イオンを０.５Ｅ１２cm-2 〜３Ｅ１２cm-2程度の面密度で注入する。そのときの不純物分布を図２（ｂ）に示す。
その後このウエハに高温の熱処理を加え、注入したリンイオンの活性化と熱拡散を施してドリフト層を形成する。そのときの拡散層の不純物分布の変化を図２（ｃ）に示す。その後高耐圧素子の拡散層や、同時に素子分離の酸化膜１２３を隔てて集積化される低圧素子の拡散層やゲート電極，電極，配線等を形成することで、図２（ｄ）に示した素子の断面全体の構造のように、左側に示した高耐圧の素子と右側に示した低耐圧の半導体装置を混在させて製造する。
この低耐圧の半導体装置は、高耐圧の半導体装置と素子分離酸化膜１２３を介して分離されており、活性Ｓｉ層１０１中にｐウエル層１２４を備え、かつ、ドレイン層１２５，ドレイン電極１２６を備えている。また、ソース層１２８，ｐウエルコンタクトｐ+ 層
１３０にはソース電極１２９が備えられ、ゲート電極１２７が構成されているものである。
１３０にはソース電極１２９が備えられ、ゲート電極１２７が構成されているものである。
本発明によれば、活性層に不純物濃度が低い基板を用いるため結晶引き上げ時に生じる不純物のばらつきが生じてもドリフト層の不純物濃度は精度の高いイオン注入によって導入された不純物濃度が高いために濃度の変化が少なく、耐圧の変化を少なくすることが可能となる。このためソース−ドレイン間距離Ｌが低減可能となるなど、より高い耐圧を少ない素子面積で実現できる。また、高いエネルギーのイオン注入リンをイオン注入することにより、注入された不純物の拡散深さが大きくなり、１０００℃程度で数時間の熱処理で耐圧の低下が少ない深い不純物分布が得られる。またウエハ面内ならびに深さ方向で均一でばらつきの少ないリンの不純物分布が実現できるため、ウエハ全面にイオン注入しても他の拡散層のキャリア分布のばらつきには影響がなく、他の素子の性能も安定化できる。このため、ドリフト層となるｎ- 層と他の素子領域でイオン注入領域を分ける必要がなく、ホトリソグラフィ工程も削減可能である。また本発明は耐圧が高くドリフト層不純物分布を深くすることで耐圧向上が顕著な、ＳＯＩ層の厚い構造に適しており、ＳＯＩ厚としては４μｍ以上の構成を備えることが適当である。
図３，図４は本発明の別の実施例を横型ＩＧＢＴの場合で示すもので、図３に素子構造とドリフト層不純物分布を、図４にその製造方法を示したものである。
図３の構成では、Ｓｉ支持基板１４１の上に埋め込み酸化膜１４０を介して形成されているｎ型の活性Ｓｉ層１３１と、活性Ｓｉ層中に形成されたｐ型のチャネル層１３２とｎ型のパンチスルーストッパー層１３４をもち、ｐ型チャネル層１３２内にソースｎ+ 層
１３３とコンタクトｐ+ 層１３９、ｎ+ 層とｐ+ 層に接したエミッタ電極１３６と、パンチスルーストッパー層内に表面から形成されたコレクタｐ+ 層１３５と、コレクタｐ+ 層１３５に接続されたコレクタ電極１３７と、ｎ+ 層，チャネル層，ドリフト層の上部にまたがって形成されたゲート電極１３８から構成されている。ここで活性Ｓｉ層内でチャネル層，パンチスルーストッパー層が形成されていない領域は高耐圧素子の耐圧の主な部分を分担するドリフト層となるが、この領域の基板深さ方向の不純物分布を図３（ｂ）に示している。
１３３とコンタクトｐ+ 層１３９、ｎ+ 層とｐ+ 層に接したエミッタ電極１３６と、パンチスルーストッパー層内に表面から形成されたコレクタｐ+ 層１３５と、コレクタｐ+ 層１３５に接続されたコレクタ電極１３７と、ｎ+ 層，チャネル層，ドリフト層の上部にまたがって形成されたゲート電極１３８から構成されている。ここで活性Ｓｉ層内でチャネル層，パンチスルーストッパー層が形成されていない領域は高耐圧素子の耐圧の主な部分を分担するドリフト層となるが、この領域の基板深さ方向の不純物分布を図３（ｂ）に示している。
図４は基板にｎ型の高抵抗基板を用いたＳＯＩ基板により半導体装置を製造する場合を示すものである。この場合の製造方法は、まず図４（ａ）に示すようなｎ型の高抵抗の
Ｓｉ基板１５０のある一方の面から、イオン注入法によりウエハ全面にＰイオンを注入し、熱処理により活性化と熱拡散を施す。図にはこのときのＰの分布を併せて示している。その後、図４（ｂ）に示すように上記のＳｉ基板１５０を、表面に酸化膜１５１を設けたシリコン支持基板１５２と張り合わせ、熱処理し接合させる。なお、このとき酸化膜１５１はＳｉ基板１５０に設けてもかまわない。さらにＳｉ基板１５０をＰイオンを注入した反対側の表面から４μｍ〜１０数μｍまで研削することでＳｉ基板１５０をＳＯＩ層とするＳＯＩ基板が形成できる。このようにして形成したＳＯＩ基板の表面に拡散層や、ゲート電極，電極，配線等を形成し、図３に示すような高耐圧の素子を製造することが実現できる。
Ｓｉ基板１５０のある一方の面から、イオン注入法によりウエハ全面にＰイオンを注入し、熱処理により活性化と熱拡散を施す。図にはこのときのＰの分布を併せて示している。その後、図４（ｂ）に示すように上記のＳｉ基板１５０を、表面に酸化膜１５１を設けたシリコン支持基板１５２と張り合わせ、熱処理し接合させる。なお、このとき酸化膜１５１はＳｉ基板１５０に設けてもかまわない。さらにＳｉ基板１５０をＰイオンを注入した反対側の表面から４μｍ〜１０数μｍまで研削することでＳｉ基板１５０をＳＯＩ層とするＳＯＩ基板が形成できる。このようにして形成したＳＯＩ基板の表面に拡散層や、ゲート電極，電極，配線等を形成し、図３に示すような高耐圧の素子を製造することが実現できる。
本発明では高抵抗の基板全面に射影飛程が大きな高エネルギーのイオン注入する点では先の実施例と同様であるが、ＳＯＩの支持基板との貼り合せの前に、埋め込み酸化膜と張り合わされる面からリンをイオン注入し、貼り合せ後基板を研削し所望のＳＯＩ厚さとしたＳＯＩ基板上に高耐圧素子を形成する点が異なっている。本発明の製造法によりドリフト層の不純物分布が主表面から埋め込み酸化膜に向かい増加する方向となる。
このような不純物分布とすることで、高耐圧のＭＯＳＦＥＴを形成した場合は図１の実施例に比べ、ドレイン−ソース間に電圧が印可された場合のドレインから埋め込み酸化膜方向の電界強度が低減可能となる。このためより高い耐圧が実現でき、素子サイズの低減や素子の抵抗の低減が可能となる。言うまでもないが図３のようにＩＧＢＴを形成した場合はコレクタから埋め込み酸化膜方向の電界強度が低減され、同様な効果が得られる。
図５は図１ならびに図３の製造方法を組み合わせて製造した半導体装置として横型IGBTの実施例を示している。図５（ａ）に素子構造を示し、この素子構造の各層構造は図３
（ａ）と同一の構成を備えており、図５（ｂ）にドリフト層不純物分布を示している。
（ａ）と同一の構成を備えており、図５（ｂ）にドリフト層不純物分布を示している。
本実施例ではＳＯＩの貼り合せ前に活性層となるＳＯＩ基板１６１の貼り合せ面からＰをイオン注入し、さらに研削して所望のＳＯＩ厚とした後さらにＳＯＩ表面からウエハ全面にＰをイオン注入して熱拡散した基板上に高耐圧素子を形成している。本方法によれば図５（ｂ）に示すようによってより耐圧が高くＳＯＩ基板のＳＯＩ厚さが厚い場合でも均一なドリフト層の濃度分布が実現できるため、ばらつきが少なく高い耐圧を得ることができる。
以上では本発明の実施例を高耐圧のＭＯＳＦＥＴもしくはＩＧＢＴを用いて説明したが、言うまでもないが、それぞれの実施例の製造法はいずれの素子に対しても同様の効果がある。
図６は本発明の半導体装置の製造法による半導体装置によって電力変換装置であるプラズマパネルディスプレイを構成した例である。
図６は本発明の半導体装置の製造法による半導体装置によって電力変換装置であるプラズマパネルディスプレイを構成した例である。
この実施例ではプラズマパネル１７２にアドレスＩＣ１７６で駆動されるアドレス電極１７２が設けられ、サステイン回路１７４によりスキャンＩＣ１７３で駆動されるＹ捜査電極、サステイン回路１７５により駆動されるＸ電極を設けてプラズマパネルユニット
１８０を構成している。そして、このプラズマパネルユニット１８０ではアドレスＩＣ
１７６，スキャンＩＣ１７３，サステイン回路１７４，１７５の各部に１００Ｖ〜６００Ｖ程度の耐圧の半導体装置を使用しているが、本発明により小型で損失の低い半導体装置を用いることで、複数使われる半導体装置の集積化や、機能の異なる半導体装置の統合などによる小型化や、電力変換効率である発光効率の改善が可能となる。
１８０を構成している。そして、このプラズマパネルユニット１８０ではアドレスＩＣ
１７６，スキャンＩＣ１７３，サステイン回路１７４，１７５の各部に１００Ｖ〜６００Ｖ程度の耐圧の半導体装置を使用しているが、本発明により小型で損失の低い半導体装置を用いることで、複数使われる半導体装置の集積化や、機能の異なる半導体装置の統合などによる小型化や、電力変換効率である発光効率の改善が可能となる。
以上のように本発明によって半導体ウエハのばらつきによる半導体装置のサイズの増加を防ぎ、より小型で高性能な半導体層装置ならびに電力変換装置が提供できる。
以上説明したように、本発明によれば半導体ウエハのばらつきによる半導体装置のサイズの増加を防ぎ、より小型で高性能な半導体層装置、ならびにこれらの半導体装置を用いた電力変換装置を提供できるようになる。
１０１，１２０，１３１ 活性Ｓｉ層
１０２，１３２，１６２ チャネル層
１０３，１３３，１６３ ソースｎ+ 層
１０４，１３４，１６４ パンチスルーストッパー層
１０５ ドレインｎ+ 層
１０６，１２９ ソース電極
１０７，１２６ ドレイン電極
１０８，１２７，１３８，１６８ ゲート電極
１０９，１３９，１６９ コンタクトｐ+ 層
１１０，１２１，１４０，１５１，１７０ 酸化膜
１１１，１２２，１４１，１５２，１７１ 支持基板
１２３ 素子分離酸化膜
１２４ ウエル層
１２５ ドレイン層
１２８ ソース層
１３０ ｐウエルコンタクトｐ+ 層
１３５，１６５ コレクタｐ+ 層
１６１ ＳＯＩ基板
１７２ プラズマパネル
１７３ スキャンＩＣ
１７４，１７５ サステイン回路および電力回収回路
１７６ アドレスＩＣ
１８０ プラズマディスプレイパネル
１０２，１３２，１６２ チャネル層
１０３，１３３，１６３ ソースｎ+ 層
１０４，１３４，１６４ パンチスルーストッパー層
１０５ ドレインｎ+ 層
１０６，１２９ ソース電極
１０７，１２６ ドレイン電極
１０８，１２７，１３８，１６８ ゲート電極
１０９，１３９，１６９ コンタクトｐ+ 層
１１０，１２１，１４０，１５１，１７０ 酸化膜
１１１，１２２，１４１，１５２，１７１ 支持基板
１２３ 素子分離酸化膜
１２４ ウエル層
１２５ ドレイン層
１２８ ソース層
１３０ ｐウエルコンタクトｐ+ 層
１３５，１６５ コレクタｐ+ 層
１６１ ＳＯＩ基板
１７２ プラズマパネル
１７３ スキャンＩＣ
１７４，１７５ サステイン回路および電力回収回路
１７６ アドレスＩＣ
１８０ プラズマディスプレイパネル
Claims (5)
- 活性層となる第１の導電型の第１の半導体層と、該第１の半導体層の第１の主表面に形成される第２の導電型の第２の半導体層と、該第２の半導体層の表面に形成される第１の導電型の第３の半導体層と、前記第１の半導体層の第１の主表面に前記第２の半導体層と離れて形成される第１の導電型の第４の半導体層と、該第４の半導体層の表面に高不純物濃度で形成される第１もしくは第２の導電型の第５の半導体層と、前記第２の半導体層と前記第３の半導体層に接触する第１の電極と、前記第４の半導体層に接触する第２の電極と、前記第１、第２及び第３の半導体層に跨って形成されるゲート電極とを備え、
前記第１の半導体層が第２の主表面で絶縁膜を介して支持基板上に形成される半導体装置の製造方法において、
ＳＯＩ基板の活性層となる半導体層の、ｐ型もしくはｎ型の不純物濃度が２Ｅ１４cm-3以下であり、かつ、前記半導体層にイオン注入法により不純物を導入して前記第１の半導体層を形成すると共に、前記第２の半導体層と第４の半導体層の間の第１の半導体層がドリフト層であることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第１の半導体層には、前記第１の主表面から基板全面にイオン注入法により前記不純物が導入され、そのイオン種の注入の射影飛程が１μｍ以上であることを特徴とする半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法において、前記ＳＯＩ基板の活性層となるＳｉ層厚が４μｍ以上であることを特徴とする半導体装置の製造方法。
- 請求項１から請求項３のうちの１つに記載の半導体装置の製造方法において、前記第１の半導体層が、前記ＳＯＩ基板の活性層となるＳｉ層の第１の主表面と対面する絶縁体と接触するＳｉ面側からイオン注入法により導入されることを特徴とする半導体装置の製造方法。
- プラズマパネルにアドレスＩＣで駆動されるアドレス電極が設けられ、サステイン回路によりスキャンＩＣで駆動されるＹ電極、サステイン回路により駆動されるＸ電極が設けられてプラズマパネルユニットが構成されるプラズマパネルディスプレイであって、前記アドレスＩＣ、スキャンＩＣ、サステイン回路の半導体装置に、請求項１から請求項４のうちの１つに記載の半導体装置の製造方法を用いて形成される半導体装置を用いたことを特徴とするプラズマパネルディスプレイ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007108803A JP4458112B2 (ja) | 2007-04-18 | 2007-04-18 | 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ |
| US12/103,921 US7875509B2 (en) | 2007-04-18 | 2008-04-16 | Manufacturing method of semiconductor apparatus and semiconductor apparatus, power converter using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007108803A JP4458112B2 (ja) | 2007-04-18 | 2007-04-18 | 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270378A JP2008270378A (ja) | 2008-11-06 |
| JP4458112B2 true JP4458112B2 (ja) | 2010-04-28 |
Family
ID=39885918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007108803A Active JP4458112B2 (ja) | 2007-04-18 | 2007-04-18 | 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7875509B2 (ja) |
| JP (1) | JP4458112B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165978A (ja) * | 2009-01-19 | 2010-07-29 | Panasonic Corp | 半導体装置およびその製造方法 |
| CN103222057A (zh) * | 2011-11-17 | 2013-07-24 | 富士电机株式会社 | 半导体器件以及半导体器件的制造方法 |
| US8735937B2 (en) * | 2012-05-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully isolated LIGBT and methods for forming the same |
| US10546816B2 (en) * | 2015-12-10 | 2020-01-28 | Nexperia B.V. | Semiconductor substrate with electrically isolating dielectric partition |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592014A (en) * | 1987-02-26 | 1997-01-07 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
| JPH08181321A (ja) * | 1994-12-26 | 1996-07-12 | Matsushita Electric Works Ltd | Ｓｏｉ基板及びその製造方法 |
| US6064086A (en) * | 1995-08-24 | 2000-05-16 | Kabushiki Kaisha Toshiba | Semiconductor device having lateral IGBT |
| US5731603A (en) * | 1995-08-24 | 1998-03-24 | Kabushiki Kaisha Toshiba | Lateral IGBT |
| US5646055A (en) * | 1996-05-01 | 1997-07-08 | Motorola, Inc. | Method for making bipolar transistor |
| KR100226429B1 (ko) | 1996-11-15 | 1999-10-15 | 정선종 | 채널영역과 표류영역이 절연막으로 격리된 고내압 소자 및 그 제조방법 |
| JP3237555B2 (ja) * | 1997-01-09 | 2001-12-10 | 富士電機株式会社 | 半導体装置 |
| US5998246A (en) * | 1997-08-08 | 1999-12-07 | National Science Council Of Republic Of China | Self-aligned manufacturing method of a thin film transistor for forming a single-crystal bottom-gate and an offset drain |
| US6150697A (en) * | 1998-04-30 | 2000-11-21 | Denso Corporation | Semiconductor apparatus having high withstand voltage |
| JP2001352070A (ja) * | 2000-04-07 | 2001-12-21 | Denso Corp | 半導体装置およびその製造方法 |
| JP3783156B2 (ja) * | 2001-10-17 | 2006-06-07 | 株式会社日立製作所 | 半導体装置 |
| US7135751B2 (en) * | 2003-07-25 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | High breakdown voltage junction terminating structure |
-
2007
- 2007-04-18 JP JP2007108803A patent/JP4458112B2/ja active Active
-
2008
- 2008-04-16 US US12/103,921 patent/US7875509B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008270378A (ja) | 2008-11-06 |
| US20080265331A1 (en) | 2008-10-30 |
| US7875509B2 (en) | 2011-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723817B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI459473B (zh) | 具有（１１０）－向性矽之半導體裝置 | |
| JPH08227998A (ja) | バックソースｍｏｓｆｅｔ | |
| JP2009170552A (ja) | 半導体装置およびその製造方法 | |
| JP2007095997A (ja) | 半導体装置及びその製造方法 | |
| US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
| US8354712B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP7432071B2 (ja) | 半導体装置およびその製造方法 | |
| JP2020077674A (ja) | 半導体装置および製造方法 | |
| JPH1154519A (ja) | 半導体装置およびその製造方法 | |
| JP2005311075A (ja) | 誘電体分離型半導体装置 | |
| US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
| JP4458112B2 (ja) | 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ | |
| JP5248741B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| JP2007088334A (ja) | 半導体装置およびその製造方法 | |
| JPS6124833B2 (ja) | ||
| US10665703B2 (en) | Silicon carbide transistor | |
| JP4725040B2 (ja) | Ｓｏｉトレンチ横型ｉｇｂｔ | |
| JP4232645B2 (ja) | トレンチ横型半導体装置およびその製造方法 | |
| JP2015207733A (ja) | 逆導通型ｉｇｂｔの製造方法 | |
| JP2006080269A (ja) | 高耐圧半導体装置およびその製造方法 | |
| US8993372B2 (en) | Method for producing a semiconductor component | |
| JP7495257B2 (ja) | 半導体集積回路、および半導体集積回路の製造方法 | |
| KR20050000001A (ko) | 반도체소자 및 그 제조방법 | |
| JP2001168345A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4458112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |