JP2015207733A - 逆導通型igbtの製造方法 - Google Patents
逆導通型igbtの製造方法 Download PDFInfo
- Publication number
- JP2015207733A JP2015207733A JP2014089087A JP2014089087A JP2015207733A JP 2015207733 A JP2015207733 A JP 2015207733A JP 2014089087 A JP2014089087 A JP 2014089087A JP 2014089087 A JP2014089087 A JP 2014089087A JP 2015207733 A JP2015207733 A JP 2015207733A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- main surface
- semiconductor wafer
- reverse conducting
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】逆導通型IGBTすなわち、フライバックダイオード内臓IGBTにおいては、デバイスチップの裏面に多数のドット状ダイオードカソード領域が分散形成されている。このダイオードカソード領域の導入は、通常、ウエハの裏面に通常のリソグラフィにより、レジスト膜のパターンを形成して、それをイオン注入のマスクとして実行される。しかし、このような裏面工程へのリソグラフィの導入は、ウエハの周辺部にリング状肉厚部を形成する方式(以下、「周辺肉厚リング薄膜ウエハ処理方式」という)や補強板プロアセスに於いては、工程的に煩雑であり、プロセスコストの増加を招くという問題がある。
【解決手段】本願発明は、逆導通型IGBTの製造方法に於いて、ウエハの裏面への選択的不純物導入を、その枠部を主にSiまたはSiCで構成した外部マスクを用いたイオン注入によって実行するものである。
【選択図】図20
【解決手段】本願発明は、逆導通型IGBTの製造方法に於いて、ウエハの裏面への選択的不純物導入を、その枠部を主にSiまたはSiCで構成した外部マスクを用いたイオン注入によって実行するものである。
【選択図】図20
Description
本願は、半導体集積回路装置(または半導体装置)の製造方法に関し、たとえば、逆導通型(Reverse Conducting)IGBT(Insulated Gate Bipolar Transistor)等のパワー系半導体装置の製造プロセスに適用することができるものである。
日本特開2004−103765号公報(特許文献1)は、FZ(Floating Zone)法による単結晶シリコンウエハを用いたIGBTに関するものである。そこには、ポリイミド膜等を表面に形成した薄膜ウエハを高湿度条件に保持することで、ウエハの反りを解消する技術が開示されている。
日本特開2007−335659号公報(特許文献2)には、エッチングによって、ウエハの裏面の周辺部にリム(厚い部分)を有する半導体ウエハが開示されている。
日本特開2011−155092号公報(特許文献3)は、逆導通型IGBTに関するものである。そこには、デバイスの裏面のP型コレクタ領域に複数のドット状のN型不純物領域をフォトリソグラフィとイオン注入の組み合わせにより形成することでFWD(Fly Wheel Diode)を内蔵させた逆導通型IGBTが開示されている。
逆導通型IGBTすなわち、フライバックダイオード内臓IGBTにおいては、デバイスチップの裏面に多数のドット状ダイオードカソード領域が分散形成されている。このダイオードカソード領域の導入は、通常、ウエハの裏面に通常のリソグラフィにより、レジスト膜のパターンを形成して、それをイオン注入のマスクとして実行される。しかし、このような裏面工程へのリソグラフィの導入は、ウエハの周辺部にリング状肉厚部を形成する方式(以下、「周辺肉厚リング薄膜ウエハ処理方式」という)や補強板プロアセスに於いては、工程的に煩雑であり、プロセスコストの増加を招くという問題がある。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一実施の形態の概要は、逆導通型IGBTの製造方法に於いて、ウエハの裏面への選択的不純物導入を、その枠部を主にSiまたはSiCで構成した外部マスクを用いたイオン注入によって実行するものである。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、前記本願の一実施の形態によれば、外部マスクの変形を防止することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
1.以下の工程を含む逆導通型IGBTの製造方法:
(a)第1の主面および第2の主面を有し、前記第1の主面上に、マトリクス状に多数の単位チップ領域が形成された半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記第2の主面を研削することにより薄膜化させる工程;
(c)前記工程(b)の後、前記半導体ウエハの前記第2の主面に、外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に不純物イオンを導入する工程、
ここで、前記外部マスクは、
(x)樹脂膜によって構成されたイオン注入マスク領域;
(y)前記イオン注入マスク領域の周辺を保持するリング状枠体、
を有し、前記リング状枠体は、珪素または炭化珪素を主要な成分とする部材から構成されている。
(a)第1の主面および第2の主面を有し、前記第1の主面上に、マトリクス状に多数の単位チップ領域が形成された半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記第2の主面を研削することにより薄膜化させる工程;
(c)前記工程(b)の後、前記半導体ウエハの前記第2の主面に、外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に不純物イオンを導入する工程、
ここで、前記外部マスクは、
(x)樹脂膜によって構成されたイオン注入マスク領域;
(y)前記イオン注入マスク領域の周辺を保持するリング状枠体、
を有し、前記リング状枠体は、珪素または炭化珪素を主要な成分とする部材から構成されている。
2.前記項1に記載の逆導通型IGBTの製造方法において、前記リング状枠体は、珪素を主要な成分とする部材から構成されている。
3.前記項1または2に記載の逆導通型IGBTの製造方法において、前記樹脂膜は、ポリイミド膜である。
4.前記項1から3のいずれか一つに記載の逆導通型IGBTの製造方法において、前記工程(c)は、以下の下位工程を含む:
(c1)前記半導体ウエハの前記第2の主面に、前記外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、第1の打ち込みエネルギでもって、前記イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に前記不純物イオンを導入する工程;
(c2)前記下位工程(c1)の後、前記半導体ウエハの前記第2の主面に、前記外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、前記第1の打ち込みエネルギと異なる第2の打ち込みエネルギでもって、前記イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に前記不純物イオンを導入する工程。
(c1)前記半導体ウエハの前記第2の主面に、前記外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、第1の打ち込みエネルギでもって、前記イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に前記不純物イオンを導入する工程;
(c2)前記下位工程(c1)の後、前記半導体ウエハの前記第2の主面に、前記外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、前記第1の打ち込みエネルギと異なる第2の打ち込みエネルギでもって、前記イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に前記不純物イオンを導入する工程。
5.前記項1から4のいずれか一つに記載の逆導通型IGBTの製造方法において、前記工程(c)において、前記半導体ウエハの前記第1の主面は、静電チャック上に、直接、吸着されている。
6.前記項1から5のいずれか一つに記載の逆導通型IGBTの製造方法において、前記半導体ウエハの周辺と、前記外部マスクの前記リング状枠体は、前記イオン注入の際には、相互に粘着テープによって、固定されている。
7.前記項1から6のいずれか一つに記載の逆導通型IGBTの製造方法において、更に、以下の工程を含む:
(d)前記半導体ウエハから前記外部マスクを取り外す工程;
(e)前記工程(d)の後、前記不純物イオンの活性化のためのレーザアニールを実行する工程。
(d)前記半導体ウエハから前記外部マスクを取り外す工程;
(e)前記工程(d)の後、前記不純物イオンの活性化のためのレーザアニールを実行する工程。
8.前記項7に記載の逆導通型IGBTの製造方法において、更に、以下の工程を含む:
(f)前記工程(e)の後、前記半導体ウエハの前記第2の主面に、メタル裏面電極を形成する工程。
(f)前記工程(e)の後、前記半導体ウエハの前記第2の主面に、メタル裏面電極を形成する工程。
9.前記項8に記載の逆導通型IGBTの製造方法において、更に、以下の工程を含む:
(g)前記工程(f)の後、前記半導体ウエハに対して、電子線を照射する工程。
(g)前記工程(f)の後、前記半導体ウエハに対して、電子線を照射する工程。
10.前記項1から9のいずれか一つに記載の逆導通型IGBTの製造方法において、前記不純物イオンは、半導体ウエハの前記第2の主面の逆導通ダイオードのカソード領域となるべき部分に導入される。
〔本願における記載形式・基本的用語・用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」というときは、主に、各種トランジスタ(能動素子)単体、またはそれらを中心に、抵抗、コンデンサ等を半導体チップ等(たとえば単結晶シリコン基板)上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を例示することができる。このとき、各種単体トランジスタの代表的なものとしては、パワーMOSFETやIGBT(Insulated Gate Bipolar Transistor)を例示することができる。これらは、一本にパワー系半導体デバイスに分類され、その中には、パワーMOSFET、IGBTの外、バイポーラパワートランジスタ、サイリスタ(Thyristor)、パワーダイオード等を含む。
パワーMOSFETの代表的な形態は、表面にソース電極があり、裏面にドレイン電極がある2重拡散型縦型パワーMOSFET(Double Duffused Vertical Power MOSFET)である。この2重拡散型縦型パワーMOSFETには、主に2種類に分類でき、第1は実施形態において主に説明するプレーナゲート(Planar Gate)型であり、第2はU−MOSFET等のトレンチ(Trench Gate)ゲート型である。
パワーMOSFETには、その他に、LD−MOSFET(Lateral−Diffused MOSFET)がある。
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材(珪素部材)」(「炭化珪素部材」(SiC部材))等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。たとえば、シリコン部材(SiC部材も同じ)は、微量、すなわち、5%(アトミックパーセント)以下程度の添加物、不純物、合金成分、その他の副次的成分等(これらをまとめて「添加物等」という)の含有を許容する。言い換えれば、「主に珪素(または炭化珪素)から構成された」、「珪素(または炭化珪素)を主要な成分とする」、「ほぼ珪素(または炭化珪素)からなる」、「実質的に珪素(または炭化珪素)からなる」等というときは、添加物等が実質的にないか、又は、有っても微量、すなわち、5%(アトミックパーセント)以下程度の場合を言う。
なお、この点は、樹脂についても同様であって、樹脂等について、「ポリイミド」、「ポリイミド系」というときは、純粋なポリイミドだけでなく、主要な骨格成分がポリイミドであるもの等、主要構成要素がポリイミドであるもの(共重合体、混合物等)を包含するものとする。
同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、その他の酸化シリコンを主要な成分とする絶縁膜を含む。たとえば、TEOSベース酸化シリコン(TEOS−based silicon oxide)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の不純物をドープした酸化シリコン系絶縁膜も酸化シリコン膜である。また、熱酸化膜、CVD酸化膜のほか、SOG(Spin On Glass)、ナノクラスタリングシリカ(NSC:Nano−Clustering Silica)等の塗布系膜も酸化シリコン膜または酸化シリコン系絶縁膜である。そのほか、FSG(Fluorosilicate Glass)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon−doped Silicon oxide)またはOSG(Organosilicate Glass)等のLow−k絶縁膜も同様に、酸化シリコン膜または酸化シリコン系絶縁膜である。更に、これらと同様な部材に空孔を導入したシリカ系Low−k絶縁膜(ポーラス系絶縁膜、「ポーラスまたは多孔質」というときは、分子性多孔質を含む)も酸化シリコン膜または酸化シリコン系絶縁膜である。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統に属する材料としては、SiN,SiCN,SiNH,SiCNH等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、SiNおよびSiNHの両方を含む。同様に、「SiCN」というときは、特にそうでない旨明示したときを除き、SiCNおよびSiCNHの両方を含む。
3.「ウエハ」というときは、通常は半導体集積回路装置(半導体装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
4.図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの10度程度のずれは、平行に属する。
また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の80%以上は、「全体」、「全般」、「全域」ということができる。このことは、「全周」、「全長」等についても同じである。
更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の20%程度未満であれば、矩形ということができる。この場合に於いて、このことは、「環状」等についても同じである。この場合に於いて、環状体が、分断されている場合は、その分断された要素部分を内挿または外挿した部分が環状体の一部である。なお、本願に於いて、外部マスクの枠体等について、「環状」または「リング状」というときは、基本的に閉環を意味する。
また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが20%未満程度であれば、個々の要素は「周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば20%未満程度であれば、全体として「周期的」ということができる。
なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。
5.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
6.本願に於いて、「外部マスク」とは、ウエハに装着して使用するために、予めパターンが形成されたイオン注入用マスクであって、着脱して、複数回使用できるものを言う。これに対して、通常のマスク、すなわち、「内部マスク」とは、ウエハに塗布又は接着した膜に事後的にパターンを形成するマスクである。また、外部マスクは、ウエハ外に設置して、イオン経路を部分的に遮断するアパーチャ(Aperture)とは異なる概念である。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、二者択一の場合の呼称に関して、一方を「第1」等として、他方を「第2」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第1」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
なお、外部マスクを用いたウエハの裏面への不純物導入について記載した先行特許出願としては、たとえば日本特願第2012−258464号(日本出願日2012年11月27日)がある。
1.本願の一実施の形態の対象デバイスである逆導通型IGBT(半導体装置)であるフライバックダイオード内臓IGBTの応用回路等の説明(主に図1および図2)
以下に示す応用例は、単なる一例であり、他の応用を目的とするデバイスにも適用できることは言うまでもない。
以下に示す応用例は、単なる一例であり、他の応用を目的とするデバイスにも適用できることは言うまでもない。
図1は本願発明の一実施の形態の対象デバイスである逆導通型IGBTをモータドライブ回路に適用したときの回路の一例を示す要部回路図である。図2は本願発明の一実施の形態の対象デバイスである逆導通型IGBTの基本的構造を説明するための模式回路図である。これらに基づいて、本願の一実施の形態の対象デバイスである逆導通型IGBT(半導体装置)であるフライバックダイオード内臓IGBTの応用例を説明する。
フライバックダイオード内臓IGBT3a,3b,3c,3d,3e,3fの具体的適用回路の一例(3相モータ駆動回路)を図1に示す。図1に示すように、この3相モータ駆動回路は、フライバックダイオード内臓IGBT3a,3b,3c,3d,3e,3fを用いて、直流電源6からの出力を高速スイッチングすることで、3相モータ7を駆動している。各フライバックダイオード内臓IGBT3a,3b,3c,3d,3e,3fは、IGBT素子部4a,4b,4c,4d,4e,4fとフライバックダイオード部5a,5b,5c,5d,5e,5fの組み合わせで構成されている。
ここで、図2に示すように、個々のフライバックダイオード内臓IGBT素子3(逆導通IGBT)は、IGBT素子部4とフライバックダイオード部5から構成されている。逆導通IGBT素子3の各端子は、従来のバイポーラトランジスタ(またはパワーMOSFET)の端子と対応して、便宜上、エミッタ端子E、コレクタ端子C、ゲート端子G等と呼ばれるが、これらの呼び名は、必ずしも内部トランジスタの動作と対応するものではない。
2.本願の前記一実施の形態の対象デバイスである逆導通型IGBT(半導体装置)のデバイス構造の説明(主に図3から図5)
このセクションでは、図2に示した逆導通IGBT素子3のチップの一例を説明する。通常、耐圧600ボルトの逆導通IGBT素子3を例にとると、チップサイズは、3から6ミリメートル角が平均的である。ここでは、説明の都合上、縦4ミリメートル(図3のY方向)、横5.2ミリメートル(図3のX方向)のチップを例にとり説明する。ここでは、デバイスの耐圧をたとえば、600ボルト程度として説明する。
このセクションでは、図2に示した逆導通IGBT素子3のチップの一例を説明する。通常、耐圧600ボルトの逆導通IGBT素子3を例にとると、チップサイズは、3から6ミリメートル角が平均的である。ここでは、説明の都合上、縦4ミリメートル(図3のY方向)、横5.2ミリメートル(図3のX方向)のチップを例にとり説明する。ここでは、デバイスの耐圧をたとえば、600ボルト程度として説明する。
図3は本願発明の一実施の形態の対象デバイスである逆導通型IGBTのチップ上面図である。図4は図3のセル領域8の内部広域切り取り部R1の拡大平面図である。図5は図4のセル領域8の内部単位周期切り取り部R2のデバイス断面図である。これらに基づいて、本願の一実施の形態の対象デバイスである逆導通型IGBT(半導体装置)のデバイス構造を説明する。IGBTセル領域8のサイズは、縦4ミリメートル、横5.2ミリメートルのチップでは、たとえば、縦3ミリメートル、横4ミリメートル程度である。
まず、図3に基づいてチップの上面1a(デバイス面または第1の主面)の構造の概略を説明する。図3に示すように、逆導通型IGBTのチップ2の周辺領域には、環状のガードリング9が設けられており、その内側にはゲートパッドGおよびエミッタパッドEが設けられている。ここでは、一例として、縦4ミリメートル程度、横5.2ミリメートル程度とする。
次に図3のセル領域内部広域切り取り部R1の拡大平面図を図4に示す。図4に示すように、セル領域8(IGBTセル領域)は、X方向には連続的な併進対象性(すなわち、線状ゲート構造)を有し、Y方向には周期T(セル領域繰り返し構造単位周期)の周期構造を有する。すなわち、Y方向には、一定の間隔を置いて、同一幅の線状ゲート電極11(たとえばポリシリコントレンチゲート電極)が配置されており、各トレンチゲート電極11に沿うように、N+エミッタ領域12が設けられている。更に、隣接する一対のN+エミッタ領域12に跨るように、P+ボディコンタクト領域14が設けられている。
次に、図4のセル領域内部単位周期切り取り部R2の断面構造を図5に示す。図5に示すように、たとえばN−型単結晶シリコン基板1のデバイス面1aには、たとえばアルミニウム系エミッタメタル電極10が形成されている。そして、シリコン基板1のデバイス面1aの表面領域には、N+エミッタ領域12、P型ボディ領域13、P+ボディコンタクト領域14、酸化シリコン膜等の絶縁膜(側面部はゲート絶縁膜15)で周囲を取り囲まれたトレンチゲート電極11が形成されている。一方、シリコン基板1の裏面1bには、コレクタメタル電極18が形成されており、シリコン基板1の裏面1b側の表面領域のほぼ全面には、P+コレクタ領域17(第2導電型のコレクタ領域)が形成されている。P型ボディ領域13とP+コレクタ領域17の間のシリコン基板1の主要部を占有する領域は、N−型ドリフト領域16(第1導電型のドリフト領域)であり、N−型ドリフト領域16のP+コレクタ領域17側端部のほぼ全面には、N−型ドリフト領域16よりも高濃度のN型フィールドストップ領域21が設けられている。更に、P+コレクタ領域17を貫通してN型フィールドストップ領域21と連結するように、コレクタ領域貫通N+領域19(ダイオードカソード領域)が設けられている。図中に一点破線で囲んだのは、IGBT素子部4およびフライバックダイオード部5である。なお、ここで囲んだ領域は、説明のため単純化しており、そのような作用をする領域の全部を含むものではない。
ここで、各部の寸法、不純物濃度の一例を示すと、以下のごとくである。すなわち、トレンチ幅0.35から0.5マイクロメートル程度、ゲート電極のピッチ2から3マイクロメートル程度、トレンチ深さ1.5マイクロメートル程度、pボディ領域13の深さ1マイクロメートル程度(不純物濃度:ボロン2x1017/cm3程度)である。更に、エミッタ領域12の深さ0.25マイクロメートル程度(不純物濃度:砒素2x1020/cm3程度)、P+ボディコンタクト領域14の深さ1.3マイクロメートル程度(不純物濃度:ボロン2x1020/cm3程度)、コレクタ領域17の厚さ0.6マイクロメートル程度、N型フィールドストップ領域21の厚さ0.9マイクロメートル程度である。
3.本願の前記一実施の形態の逆導通型IGBT(半導体装置)の製造プロセスの要部説明(主に図6から図14)
ここでは、ウエハプロセスを説明するが、ここでは主にN−型シリコン単結晶(たとえばリン濃度2x1014/cm3程度)の200φウエハを例にとり説明する。しかし、ここで説明することは、150φ、100φ、300φ、450φ等の各種径のウエハにも、ほぼそのまま当てはまる。なお、結晶方位を示す結晶方位表示部としてオリエンテーションフラット20(図15)を使用する例を示したが、オリエンテーションフラット20の代わりにノッチを使用してもよい。
ここでは、ウエハプロセスを説明するが、ここでは主にN−型シリコン単結晶(たとえばリン濃度2x1014/cm3程度)の200φウエハを例にとり説明する。しかし、ここで説明することは、150φ、100φ、300φ、450φ等の各種径のウエハにも、ほぼそのまま当てはまる。なお、結晶方位を示す結晶方位表示部としてオリエンテーションフラット20(図15)を使用する例を示したが、オリエンテーションフラット20の代わりにノッチを使用してもよい。
図6は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(表面側プロセス完了時点)である。図7は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(BGテープ貼り付け)である。図8は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(バックグラインディング)である。図9は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(P+コレクタ領域およびN型フィールドストップ領域の形成)である。図10は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(ダイオードカソード領域へのイオン注入)である。図11は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(イオン注入後のアニール)である。図12は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(コレクタメタル電極形成)である。図13は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(ダイシングテープ貼り付け)である。図14は図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面プロセスフロー図(ダイシング)である。これらに基づいて、本願の一実施の形態の逆導通型IGBT(半導体装置)の製造プロセスの要部を説明する。
ここでは、ウエハプロセスの内、図6に示すファイナルパッシベーション形成およびファイナルパッシベーション膜への必要な開口形成(ゲート開口、エミッタ開口)以降について説明する(なお、図は、セル領域のファイナルパッシベーション膜の開口部分に当たるため、ファイナルパッシベーション膜は現れていない)。なお、ファイナルパッシベーション膜の最上部の部材としては、たとえばポリイミド系有機樹脂膜等の表面保護性の有機開樹脂膜を適用するのが好適である。これは、BGテープ等の剥離後のプロセスに於いて、ウエハの表面側を機械的な損傷から保護するのに有効だからである。
ファイナルパッシベーション膜への必要な開口形成が完了すると、図7に示すように、ウエハ1の表面1aにBG(Back Gringing)テープ31(たとえば厚さ百数十マイクロメートル程度)を張り付ける。
次に、図8のように、BGテープ31側をバックグラインディング装置の吸着ステージに吸着した状態で、ウエハ1の裏面1b(すなわちN−型基板部1s)に回転するグラインディングホイールを押し当てて、図7のバックグラインディングで除去される部分22に対してバックグラインディング処理を実行することにより、(たとえば、ウエハの裏面の全体に亘って)当該部分を取り除く。このとき、元のウエハ1の厚さは、たとえば、725マイクロメートル程度(ウエハのもとの厚さ)であるが、バックグラインディング後は、150マイクロメートル程度(ウエハの薄膜化後の厚さ)である。なお、ウエハのもとの厚さの好適な範囲は、400マイクロメートル程度から1200マイクロメートル程度であり、ウエハの薄膜化後の厚さの好適な範囲は、耐圧等にもよるが、10マイクロメートル程度から250マイクロメートル程度である。
ウエハを薄膜化した後のプロセスの一部に於いては、ウエハの表面に硝子板、シリコン板等の補強板等を貼り付ける補強板プロセス(100マイクロメートル程度未満の薄膜化後のウエハ厚さの場合に特に好適である)を採用してもよい。しかし、ここでは、一例として、薄膜化後のウエハ厚さが100マイクロメートル程度以上の場合を例に取り説明するので、基本的に補強板を用いない非補強板プロセスを説明する。
また、ウエハを薄膜化した後のプロセスの一部に於いては、補強板等用いる代わりに、バックグラインディングの際に、ウエハの裏面周辺にリング状の肉厚枠体を残すリングウエハ方式を適用してもよい(100マイクロメートル程度未満の薄膜化後のウエハ厚さの場合に特に好適である)。ただし、補強板プロセスやリングウエハ方式は、その分、プロセスが複雑になる。
その後、不要になったBGテープ31を剥離する。次に、必要に応じて、ウエハ1の裏面1b側に対して、スピンエッチ処理(エッチング量としては、たとえば2マイクロメートル程度)等を施す。
次に、図9のように、ウエハ1の表面1a側をイオン注入装置のウエハステージに吸着した状態で、ウエハ1の裏面1b(N−型基板部1s)のほぼ全面に対して、コレクタ領域17(図10)を形成するためのボロンイオン注入52(たとえばボロン、40KeV,5x1014/cm2程度)を実行する。更に、フィールドストップ領域21(図10)を形成するための燐イオン注入53(たとえばリン、350Kev,4x1012/cm2程度)および、その活性化のためのアニール処理、たとえばレーザアニール等を実行する。
次に、図10(図20参照)に示すように、ウエハ1の裏面1b側に、コレクタ領域貫通N+領域(すなわちダイオードカソード領域)へのイオン注入用の外部マスク23を取り付けた状態で、ウエハ1の表面1a側をイオン注入装置56(図20)のウエハステージ55(図20)に吸着させる。そして、外部マスク23のイオン注入マスク領域23bの開口23pを通して、コレクタ領域貫通N+領域への燐イオン注入54(たとえばリンイオン、250Kev,5x1014/cm2および125KeV,1x1015/cm2程度)を実行する。これにより、逆導通ダイオードのカソード領域となるべき領域に、不純物イオンが導入されたこととなる。なお、外部マスク23を使用した燐イオン等の注入は、一度に注入してもよいが、高濃度のコレクタを反転させるため、打ち込みエネルギの異なる複数回(例えば、2段階)のイオン注入とした方が、逆導通ダイオードの順方向電圧特性の不所望な上昇を安定的に回避することができる。
その後、不要になった外部マスク23を取り外す。このように、比較的簡単に、ウエハの裏面に対して、選択的なイオン注入を実行することが出来る。これにより、比較的簡単に、逆方向ダイオードを形成することができる。
次に、例えば、レーザアニール(活性化アニール)等により、イオン注入で導入した不純物の活性化を実行することによって、図11に示すように、ダイオードカソード領域19を形成する。このように、外部マスク23を取り外した状態で、レーザアニールを実施するので、外部マスクの劣化やウエハの汚染を防止することが出来る。
次に、必要に応じて、ウエハ1の裏面1b側に対して、弗酸系エッチング液等を用いて、スピンエッチ処理等の表面処理を施した後、図12に示すように、たとえばウエハ1の表面1a側を下にしてスパッタリング装置のウエハステージ上に設置した状態で、スパッタリング成膜等により、コレクタメタル電極18を形成する。コレクタメタル電極18の構成としては、たとえば、ウエハに近い側から、ニッケル膜、チタン膜、ニッケル膜、金膜等の好適な一例として例示することができる。その後、必要に応じて、少数キャリアのライフタイム制御のための電子線照射および、そのアニール処理等を実行する。このように、レーザアニール、メタル裏面電極形成、電子線照射等の加熱を伴うプロセスを、外部マスクを取り外した状態で実行できるので、外部マスクの劣化やウエハの汚染を回避することができるメリットを有する。
次に、図13に示すように、ウエハ1の裏面1bにダイシングテープ33を貼り付けて、それを介してウエハ1をダイシングフレームに固定する。
次に、図14に示すような状態で、ダンシングを実行することにより、ウエハ1を個々のチップ2に分割する。これによって図3に示すようなチップが得られる。なお、ダンシングは、回転部レート等による機械的ダイシングのほか、レーザダイシング、機械的ダイシングとレーザダイシングの両方を使用する混合ダイシングによってもよい。
4.本願の前記一実施の形態の要部プロセスに関する詳細説明(主に図15から図20)
このセクションでは、セクション3で説明したバックグラインディング工程(図8)、ダイオードカソード導入工程に使用する外部マスクの詳細等を説明する。
このセクションでは、セクション3で説明したバックグラインディング工程(図8)、ダイオードカソード導入工程に使用する外部マスクの詳細等を説明する。
図15は本願の前記一実施の形態のバックグラインディング工程の詳細を説明するためのウエハの裏面全体図である。図16は図15のB−B’断面に対応するウエハの全体断面図である。図17は本願の前記一実施の形態に使用する外部マスクの詳細を説明するための外部マスクの表面全体図である。図18は図17のB−B’断面に対応する外部マスクの全体断面図である。図19は図10のイオン注入の際のウエハと外部マスクの相互関係を示すウエハおよび外部マスク(図18に対応)の全体断面図である。図20は図19の外部マスクに関して、イオン注入の際、イオン注入装置の注入チャンバ内のウエハステージにセットされた状態を説明するためのウエハ、外部マスク、静電チャック(ウエハステージ)、注入チャンバ等の模式断面図である。これらに基づいて、本願の前記一実施の形態の要部プロセスに関する詳細等を説明する。
(1)本願の前記一実施の形態のバックグラインディング工程の詳細説明(主に図15および図16):
図15および図16に示すように、バックグラインディング工程においては、たとえば、ウエハの表面1aにBGテープ31を貼り付けた状態で、グラインディングホイール51(回転ホイール)をウエハ1の裏面1b全体に対して、研削を実行することによって、ウエハ1全体を薄膜化する。また、ウエハ1の周辺には、結晶方位表示のためのオリエンテーションフラット20が設けられているが、結晶方位表示は、オリエンテーションフラットに限らず、ノッチでもよい。
図15および図16に示すように、バックグラインディング工程においては、たとえば、ウエハの表面1aにBGテープ31を貼り付けた状態で、グラインディングホイール51(回転ホイール)をウエハ1の裏面1b全体に対して、研削を実行することによって、ウエハ1全体を薄膜化する。また、ウエハ1の周辺には、結晶方位表示のためのオリエンテーションフラット20が設けられているが、結晶方位表示は、オリエンテーションフラットに限らず、ノッチでもよい。
(2)本願の前記一実施の形態の外部マスク(基本形態)の詳細説明(主に図17から図19):
図10の外部マスク23(基本形態)の詳細構造を図17および図18に示す。図17および図18に示すように、外部マスク23は、ほぼ円形の薄膜であるイオン注入マスク領域23bと、これを接着保持するリング状枠体23r(またはリング状枠部)等で構成されている。このように、イオン注入マスク領域23bは、リング状枠体23rによって、その周辺を保持されているので、機械的衝撃等により、マスクずれを起こすことを有効に回避することができる。ただし、イオン注入マスク領域23bは、開口23pの部分を除き、平坦である。なお、イオン注入マスク領域23bの材料としては、たとえば、ポリイミド系樹脂膜(厚さ、たとえば、25マイクロメートル程度)等の耐熱性有機樹脂膜を好適なものとして例示することができる。イオン注入マスク領域23bを構成する樹脂膜としては、ポリイミド系樹脂膜等の有機系樹脂膜その他の樹脂膜等を使用することができる。樹脂膜の厚さの好適な範囲としては、たとえば、15マイクロメートル程度から35マイクロメートル程度の範囲を例示することができる。なお、イオン注入マスク領域23bの開口23p(図10)の具体的な配置、形状、寸法等は、図22および図24から図26にダイオードカソード領域19として示すものと同じである。
図10の外部マスク23(基本形態)の詳細構造を図17および図18に示す。図17および図18に示すように、外部マスク23は、ほぼ円形の薄膜であるイオン注入マスク領域23bと、これを接着保持するリング状枠体23r(またはリング状枠部)等で構成されている。このように、イオン注入マスク領域23bは、リング状枠体23rによって、その周辺を保持されているので、機械的衝撃等により、マスクずれを起こすことを有効に回避することができる。ただし、イオン注入マスク領域23bは、開口23pの部分を除き、平坦である。なお、イオン注入マスク領域23bの材料としては、たとえば、ポリイミド系樹脂膜(厚さ、たとえば、25マイクロメートル程度)等の耐熱性有機樹脂膜を好適なものとして例示することができる。イオン注入マスク領域23bを構成する樹脂膜としては、ポリイミド系樹脂膜等の有機系樹脂膜その他の樹脂膜等を使用することができる。樹脂膜の厚さの好適な範囲としては、たとえば、15マイクロメートル程度から35マイクロメートル程度の範囲を例示することができる。なお、イオン注入マスク領域23bの開口23p(図10)の具体的な配置、形状、寸法等は、図22および図24から図26にダイオードカソード領域19として示すものと同じである。
また、リング状枠体23rの材料としては、たとえば、シリコン(厚さ、たとえば、1ミリメートル程度、リング部分の幅は、たとえば、2.5ミリメートル程度)等の板状部材(セラミック板状部材)を好適なものとして例示することができる。リング状枠体23rの材料としては、Si(珪素)のほか、SiC(炭化珪素)等の耐熱性セラミック部材を好適なものとして例示ことができる。珪素は、材料的に比較的安価であるほか、熱膨張係数が、相手方であるシリコンウエハと一致しているというメリットがある。これに対して、炭化珪素は、耐熱材料としての実績があり、機械的強度(耐久性が高い)、熱的な強度も高いというメリットを有する。ただし、炭化珪素は、シリコンに比べて、高価であり、加工も難しい。
ここで、珪素(または炭化珪素)は、純粋なものばかりでなく、必要に応じて、たとえば、5%(アトミックパーセント)以下程度の添加物等(材料自体に必然的に含まれる不純物を含む)を含有するものでもよい。このように、リング状枠体23rの材料を実質的に珪素(または炭化珪素)とすることにより、外部マスク23の熱的な変形を低減または防止することができる。更に、特に、リング状枠体23rの材料を実質的に珪素とした場合は、熱膨張係数が、ウエハ1とほぼ一致するので(ここで、「ほぼ一致」というのは、ウエハの場合は、シリコン以外に他の部材の部分もあるので、厳密には、完全一致と言えないからである)、熱的変形の観点で有利である。
また、リング状枠体23rの幅の好適な範囲としては、たとえば、1.5ミリメートル程度から3.5ミリメートル程度の範囲を例示することができる。更に、リング状枠体23rの厚さの好適な範囲としては、たとえば、0.7ミリメートル程度から2.0ミリメートル程度の範囲を例示することができる。
このようにイオン注入マスク領域23bは、ポリイミド樹脂等の耐熱性有機樹脂膜で構成されているので、イオン注入の際の温度上昇等によるマスク特性の劣化を回避することができる。
次に、使用時のウエハ1と外部マスク23の状態を図19に示す。図19に示すように、外部マスク23は、ウエハ1の裏面1bに、外部マスク23の裏面23fが密着するように、取り付けられている。そして、ウエハ1の周辺部と、外部マスク23のリング状枠体23r(またはリング状枠部)が、相互に、固定用粘着テープ43によって固定されている(たとえば、周辺6箇所から18箇所程度)。ここで、固定用粘着テープ43としては、たとえば、ポリイミド系樹脂テープ等の耐熱性有機樹脂系粘着テープを好適なものとして例示することができる。すなわち、この例に於いては、外部マスク23のイオン注入マスク領域23bは、ポリイミド膜によって構成されている。なお、ポリイミド系樹脂テープの寸法としては、たとえば、幅は、例えば、5ミリメートル程度、長さは、例えば、10ミリメートル程度、厚さは、例えば、50マイクロメートル程度を好適なものとして例示することができる。なお、粘着テープによる外部マスク23の固定は、ウエハ1がすでに薄膜化されており、周辺が破壊されやすいので、メタル等の硬質部材による固定に比較して、クラックを防止する点で有利である。
このようなマスク構造に於いては、取り付け時のウエハ&マスク集合体の全体としての厚さが、比較的ウエハの厚さに近いので、自動搬送等の適用性が高いというメリットを有する。
なお、ダイオードカソードのイオン注入の際には、たとえば、図20に示すように、ウエハ1の表面1a側をイオン注入装置56のウエハステージ55に静電チャック55により吸着された状態で保持される(ウエハ1の表面1aは、実際には、静電力で吸着されて、図20の点線58のようになる)。このように、ウエハ1の表面1aを直接、ウエハステージ55(静電チャック)に吸着した状態で、イオン注入するので、プロセスが簡単であり、また、放熱効果も高くなり(ステージの温度設定は、例えば、常温設定または温度制御なし)、処理中の外部マスク23の温度上昇を低減することができる。
イオン注入は、外部マスク23の表面23d側から行われる。枚葉装置56(例えば、枚葉式中電流イオン注入装置)の場合には、たとえば、X方向(紙面の横方向)に、ビーム57がスキャンされ、Y方向(紙面に垂直な方向)に、比較的低速で、ウエハがスキャン(平行移動)されることにより、ウエハ全体に不純物が導入される。また、X方向(紙面の横方向)に、ビーム57がスキャンせず、代わりに、リボン上のビームを用いてもよい。一方、バッチ装置に於いては、円周上に複数セットされたウエハが高速回転(公転)しながら、円の中心が比較的低速で、平行移動して、ウエハ全体に不純物が導入される。したがって、マスクずれを最小限にする観点からは、枚葉装置が有利であり、処理能力の観点からは、バッチ装置が有利である。
なお、言うまでもないことであるが、機械的安定性に問題がないのであれば、粘着テープの使用は必ずしも必須ではない(そのまま、または、他の方法で固定してもよい)。
5.本願の一実施の形態の対象デバイスである逆導通型IGBT(半導体装置)の原理、基本的ダイオードカソード領域のレイアウト、変形例等の説明(主に図21から図26)
このセクションでは、図5、図10および図11で説明したコレクタ領域貫通N+領域19(ダイオードカソード領域)の具体的形成方法、レイアウト(基本例及び変形例)、デバイス面と裏面との関係等について説明する。
このセクションでは、図5、図10および図11で説明したコレクタ領域貫通N+領域19(ダイオードカソード領域)の具体的形成方法、レイアウト(基本例及び変形例)、デバイス面と裏面との関係等について説明する。
図21は本願発明の対象デバイスの原理を説明するための図4のセル領域内部単位周期切り取り部R2に対応するデバイス断面図である。図22は本願発明の一実施の形態の対象デバイスである逆導通型IGBTの裏面ダイオードカソード分布図(基本レイアウト:直交格子全面敷き詰め方式)である。図23は本願発明の一実施の形態の対象デバイスである逆導通型IGBTのデバイス特性を示す特性図である。図24は図22に対応する広域平面図(基本レイアウト:直交格子全面敷き詰め方式)である。図25は図22に対応する広域平面図(基本レイアウト:ミクロ空孔&敷き詰め方式)である。図26は図22に対応する広域平面図(基本レイアウト:傾斜格子全面敷き詰め方式)である。これらに基づいて、本願の一実施の形態の対象デバイスである逆導通型IGBT(半導体装置)の原理、基本的ダイオードカソード領域のレイアウト、変形例等を説明する。
次に、図21(図5に対応するセル領域8の単位周期部分のデバイス断面図)及び図22を用いて説明する。図21に示すように、エミッタ基準ゲート電位Vgeが内部MOSFET部24の閾値電圧を超えると、エミッタ領域12からドリフト領域16へ電子が注入されるが、これらの電子はドリフト領域16を横断して、N型フィールドストップ領域21に沿って、ダイオードカソード領域19に流れ込み、最終的にコレクタ電極18に到達する。しかし、ダイオードカソード領域19の密度が高すぎると、N型フィールドストップ領域内の抵抗成分25が小さいために、エミッタ基準コレクタ電位Vceが正の値で増加して行く際に、内部PNPトランジスタのコレクタ端子側PN接合26の電位差が十分に上昇しないため、スムーズにオンせず、いわゆるスナップバック(Snap Back)が発生する。一方、ダイオードカソード領域19の密度が低すぎると、ダイオード5(図5)の順方向電圧降下が大きくなる。このトレードオフを解消するために、この例では、図22に示すように、ダイオードカソード領域19のX軸方向(線状ゲート電極の延在方向)におけるピッチXPとY軸方向(ゲート電極の繰り返し方向)におけるピッチYPを異ならせることで、内部PNPトランジスタのコレクタ端子側PN接合26の電位差上昇とダイオードの順方向電圧降下の抑制の両立を可能とした。すなわち、X方向のピッチXPを十分低いダイオードの順方向電圧降下特性となるように十分に高密度に設定し、Y方向のピッチYPを内部PNPトランジスタがスムーズにオンするように十分に低密度に設定する。
このようにXY各方向のダイオードカソード領域19の密度を各方向別々に最適に設定すると、図23に示すように、IGBT素子部4がオンしている状態(エミッタ基準ゲート電位Vgeが正の値Vge(+)、エミッタ基準コレクタ電位Vceも正の値Vce(+))、および、逆方向ダイオード5がオンしている状態の両方において、良好な特性が得られる。
次に、図22に示したダイオードカソード領域19の2次元レイアウト(基本レイアウト)のマクロ的特長について説明する。図24に示すように、ドット状のダイオードカソード領域19(図24から図26においては、図示の都合上、X軸方向のドット状のダイオードカソード領域の数をほぼ1/4にして表示している)は、X方向のピッチXPおよびY方向のピッチYPをそれぞれ格子定数とする直交2次元格子を形成するように、ウエハ1の裏面1bの全面に、多数、敷き詰められている。このようにすることによって、裏面露光におけるチップの位置(光学マスクとウエハの相対位置)が、チップ2aとチップ2bのように異なる場合にも、単位チップ領域2内に含まれるダイオードカソード領域19の総数のばらつきを低く抑えることができる。
特に、チップ2のX軸方向の辺の長さをX方向のピッチXPのほぼ整数倍とし、かつ、チップ2のY軸方向の辺の長さをY方向のピッチYPのほぼ整数倍とすることにより、更に、単一のチップ領域2に含まれるダイオードカソード領域19の総数のばらつきを更に低く抑えることができる。もちろん、このようにすることは必須ではない。
なお、この例では、X方向のピッチXPはY方向のピッチYPに比べてずっと短いので、単一のチップ領域2に含まれるダイオードカソード領域19の総数はチップ2のX方向のずれに対して敏感ではない。従って、チップ2のY軸方向の辺の長さのみをY方向のピッチYPのほぼ整数倍とすることにより、十分に、単一のチップ領域2に含まれるダイオードカソード領域19の総数のばらつきを相当程度、低く抑えることができる。もちろん、このようにすることも必須ではない。
なお、ダイオードカソード領域19の2次元レイアウトは、敷き詰め格子(図24)、すなわち、ほぼ全部の格子点を占有するもの等に限らず、比較的自由である。そして、その径がチップ領域の短辺の半分程度の円S1,S2(その円が全てチップ領域内にあることを条件とする)等を考えたとき、これらの円(「マクロ基準円」という)がどの位置にあっても、その円に含まれるダイオードカソード領域19の総数が大きくばらつかないようにレイアウトすることが、素子の特性ばらつきを制御する観点から、有効である。なお、この点は、もちろん、必須ではないが、マクロ的に比較的一様に分布させることにより(すなわち、チップの第2の主面のほぼ前面にダイオードカソード領域によるXY2次元格子を構成させる)、設計が容易になるほか、表面と裏面の位置合わせが不要になるメリットがある。すなわち、ウエハ1の方位のみを合わせるだけで、チップ2の主軸方向をダイオードカソード領域19が構成する格子の格子方位に一致させることができる。
従って、図25(ミクロ抜き取り型)に示すように、格子点の内、幾つかを抜き取る等により、密度を調整することもできる。すなわち、ダイオードカソード領域19の2次元レイアウトを充填行29pと非充填行29uを任意に組み合わせて構成することができる。この場合も、マクロ基準円が、チップ領域内部のどの位置にあっても、その円に含まれるダイオードカソード領域19の総数が大きくばらつかないようにレイアウトすることが、素子の特性ばらつきを制御する観点から、有効である。なお、この図25の例は、図24(直交敷き詰め型)の例の変形例であり、ここに説明していない部分は、図24の説明と同じである。このように、格子点の単位で、ミクロに抜き取りするので、チップと同等な領域では、比較的均一になるので、チップごとにマクロな部分を1から数箇所にわたり、ダイオードカソード領域19が存在しない部分を作るのに比べて、逆方向ダイオードの順方向特性のばらつきを低減することができる。このメリットは、図24から図26の例に共通している。すなわち、単位格子単位(ミクロな領域で)で、ダイオードカソード領域19の密度を調整しているので、ウエハ1上の多数のチップ領域2とマスク72(図19)の相対位置関係に係らず、単位チップ当たりのダイオードカソード領域19の総数がほぼ一定になるので、逆方向ダイオードの順方向特性のばらつきを気にすることなく、IGBT特性の最適化をすることができる。
更に、図24(直交敷き詰め型)のレイアウトの変形例として、図26に傾斜敷き詰め型レイアウトを例示することができる。この例は、ダイオードカソード領域19の各行29は充填行29のみで構成するが、XY格子を傾斜格子としたものである。レイアウトのしやすさを考慮すると、傾斜角は、5度以上、30度未満が好適と考えられる。なお、傾斜角は、5度未満は、実質的に直交格子に含まれるものとする。この場合も、マクロ基準円が、チップ領域内部のどの位置にあっても、その円に含まれるダイオードカソード領域19の総数が大きくばらつかないようにレイアウトすることが、素子の特性ばらつきを制御する観点から、有効である。また、これに図25の例を組み合わせて、傾斜抜き取り型レイアウトとすることもできる。
すなわち、図24から図26に示すような単位格子レベルでのXY方向でのダイオードカソード領域密度の設定(Y方向密度をX方向密度よりも低くする。または、Y方向ピッチをX方向ピッチよりも長くする)することにより、マクロ的な一様性を保ちつつ、内部バイポーラトランジスタの円滑な動作を保障することができる。設計手順としては、以下のような手法を例示することができる。
(1)まず、図24から図26で説明したところに従って、適切なXY2次元格子構造を選択する。
(2)内部バイポーラトランジスタの円滑な動作を保障できるようにY方向ピッチを決める。この例では、たとえば、400マイクロメートル程度である。通常の条件で好適な範囲としては、300から500マイクロメートル程度を例示することができる。
(3)次に、逆方向ダイオードの順方向特性を確保できるように、X方向ピッチを決める。この例では、たとえば、80マイクロメートル程度である。通常の条件で好適な範囲としては、50から200マイクロメートル程度を例示することができる。
(4)X方向ピッチを考慮して、各ダイオードカソード領域19の平面形状及び面積を決める。この例では、たとえば、直径が45マイクロメートル程度の円形である。通常の条件で好適な範囲としては、10から100マイクロメートル程度を例示することができる。
(5)必要があれば、(2)の逆方向ダイオードの順方向特性のばらつきを更に提言するために、チップの各辺の長さと、Y方向ピッチまたはX方向ピッチの関係を調整する。
(1)まず、図24から図26で説明したところに従って、適切なXY2次元格子構造を選択する。
(2)内部バイポーラトランジスタの円滑な動作を保障できるようにY方向ピッチを決める。この例では、たとえば、400マイクロメートル程度である。通常の条件で好適な範囲としては、300から500マイクロメートル程度を例示することができる。
(3)次に、逆方向ダイオードの順方向特性を確保できるように、X方向ピッチを決める。この例では、たとえば、80マイクロメートル程度である。通常の条件で好適な範囲としては、50から200マイクロメートル程度を例示することができる。
(4)X方向ピッチを考慮して、各ダイオードカソード領域19の平面形状及び面積を決める。この例では、たとえば、直径が45マイクロメートル程度の円形である。通常の条件で好適な範囲としては、10から100マイクロメートル程度を例示することができる。
(5)必要があれば、(2)の逆方向ダイオードの順方向特性のばらつきを更に提言するために、チップの各辺の長さと、Y方向ピッチまたはX方向ピッチの関係を調整する。
6.前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察(主に図27)
図27は本願の前記一実施の形態の逆導通型IGBTの製造方法のアウトラインを説明するためのウエハの全体上面および、そのC−C’断面の様子を示すウエハおよび外部マスクの全体断面図である。これに基づいて、前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察を行う。
図27は本願の前記一実施の形態の逆導通型IGBTの製造方法のアウトラインを説明するためのウエハの全体上面および、そのC−C’断面の様子を示すウエハおよび外部マスクの全体断面図である。これに基づいて、前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察を行う。
(1)裏面イオン注入プロセスに関する技術的課題の補足的説明:
逆導通型IGBTすなわち、フライバックダイオード内臓IGBTにおいては、デバイスチップの裏面に多数のドット状ダイオードカソード領域が分散形成されている。このダイオードカソード領域の導入は、通常、ウエハの裏面に通常のリソグラフィにより、レジスト膜のパターンを形成して、それをイオン注入のマスクとして実行される。しかし、このような裏面工程へのリソグラフィの導入は、ウエハの周辺部にリング状肉厚部を形成する方式(以下、「周辺肉厚リング薄膜ウエハ処理方式」または「リングウエハ方式」という)に於いては、工程的に煩雑であり、プロセスコストの増加を招くという問題がある。
逆導通型IGBTすなわち、フライバックダイオード内臓IGBTにおいては、デバイスチップの裏面に多数のドット状ダイオードカソード領域が分散形成されている。このダイオードカソード領域の導入は、通常、ウエハの裏面に通常のリソグラフィにより、レジスト膜のパターンを形成して、それをイオン注入のマスクとして実行される。しかし、このような裏面工程へのリソグラフィの導入は、ウエハの周辺部にリング状肉厚部を形成する方式(以下、「周辺肉厚リング薄膜ウエハ処理方式」または「リングウエハ方式」という)に於いては、工程的に煩雑であり、プロセスコストの増加を招くという問題がある。
また、補強板プロセスにおいても、同様に、プロセスが複雑になり、コストが大幅に上昇するというデメリットを有する。なお、前記実施の形態は、リングウエハ方式や補強板プロセスへの適用を排除するものではない。従って、前記実施の形態において、リングウエハ方式や補強板プロセスを適用しても良いことは言うまでもない。
本願発明者等は、非補強板プロセス(すなわち、非リングウエハを用いた非補強板プロセス)、リングウエハ方式、補強板プロセス等にメタル製(たとえば、ステンレス)のリング状枠体23r(例えば、図20参照)を有する外部マスク23を用いた裏面イオン注入プロセスを試作、検討等したところ、以下のような問題があることが明らかとなった。すなわち、図10に説明した外部マスク23を用いた裏面イオン注入プロセスの単位ウエハあたりの総注入時間(複数回の注入に要する時間)は、たとえば、4分から10分程度であるが、この間に、ウエハステージの温度設定を特にしない場合、ウエハの温度は、摂氏60度から90度程度となる。この加熱によって、金属製のリング状枠体23r(例えば、図20参照)が変形して、イオン注入マスク領域23bすなわちポリイミド樹脂膜にしわが発生することが明らかとなった。これは、ステンレスの熱膨張係数が、シリコンの熱膨張係数を”1”としたとき、”7”程度と大きいからである。
(2)前記一実施の形態の逆導通型IGBTの製造方法のアウトラインの説明(主に図27):
そこで、前記一実施の形態の逆導通型IGBTの製造方法においては、図27に示すように、以下のごとくである。すなわち、前記一実施の形態の逆導通型IGBTの製造方法のアウトラインは、
(2−1)まず、マトリクス状に多数の単位チップ領域2が形成されたウエハを準備する工程;
(2−2)ウエハ1の裏面1bの内部領域30を研削することにより、薄膜化させる工程;
(2−3)ウエハ1の裏面1bに外部マスク23を取り付けて、ウエハ1の裏面1b内にイオン注入する工程を含む逆導通型IGBTの製造方法であって、外部マスク23のリング状枠部23rを珪素または炭化珪素を主要な成分とする部材(非金属耐熱部材)とするものである。
そこで、前記一実施の形態の逆導通型IGBTの製造方法においては、図27に示すように、以下のごとくである。すなわち、前記一実施の形態の逆導通型IGBTの製造方法のアウトラインは、
(2−1)まず、マトリクス状に多数の単位チップ領域2が形成されたウエハを準備する工程;
(2−2)ウエハ1の裏面1bの内部領域30を研削することにより、薄膜化させる工程;
(2−3)ウエハ1の裏面1bに外部マスク23を取り付けて、ウエハ1の裏面1b内にイオン注入する工程を含む逆導通型IGBTの製造方法であって、外部マスク23のリング状枠部23rを珪素または炭化珪素を主要な成分とする部材(非金属耐熱部材)とするものである。
このようにすることによって、外部マスクの変形を防止することができる。
これは、外部マスク23のリング状枠部23rを、珪素を主要な成分とする部材としたときは、リング状枠部23rの熱膨張係数とシリコンウエハの熱膨張係数が一致または、ほぼ一致するからである。
一方、外部マスク23のリング状枠部23rを、炭化珪素を主要な成分とする部材とした場合も、SiCの熱膨張係数は、シリコンの熱膨張係数を”1”としたとき、”3”程度であるから、一般的な金属と比べて、熱変形の観点で有利であるからである。
(3)前記一実施の形態の逆導通型IGBTの製造方法の具体的構成(多段イオン注入)の有するメリット等の説明:
前記の実施の形態では、一例として、2段注入の例を示したが、このような多段プロセスでは、初段の注入の後、更に次段の注入が行われるため、全体としての加熱と冷却の繰り返しが頻繁になり、リング状枠部23rの変形の発生を惹起しやすい傾向がある。
前記の実施の形態では、一例として、2段注入の例を示したが、このような多段プロセスでは、初段の注入の後、更に次段の注入が行われるため、全体としての加熱と冷却の繰り返しが頻繁になり、リング状枠部23rの変形の発生を惹起しやすい傾向がある。
従って、多段注入を採用する場合には、非金属耐熱部材によるリング状枠部23r(たとえば図20参照)を有する外部マスク23(たとえば図20参照)を使用することは特に有効である。
7.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願の発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願の発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、U−MOSFET等のトレンチ型ゲート構造のIGBT構造を例にとり具体的に説明したが、本願の発明はそれに限定されるものではなく、プレーナー型構造等にも全く同様に適用できることは言うまでもない。
なお、前記実施の形態では、N+シリコン単結晶基板上のNエピタキシャル層上面に主にNチャネルデバイスを形成するものを具体的に説明したが、本願の発明はそれに限定されるものではなく、P+シリコン単結晶基板上のNエピタキシャル層上面にPチャネルデバイスを形成するものでもよい。
また、前記実施の形態では、Nチャネル系IGBT(またはNPN系)を中心に説明したが、Pチャネル系IGBT(またはPNP系)については、構造的には、全ての領域のPNを置き換える操作(PN反転)を実行したものとなる。
また、前記実施の形態では、単一の導電型領域からなるドリフト領域を有するデバイスを中心に説明したが、ドリフト領域をスーパジャンクション構造としたものでも良いことは、言うまでもない。
更に、前記実施の形態では、非エピタキシャルウエハを使用して、バックグラインディング後に、裏面から高濃度不純物層を形成する例を説明したが、本願の発明はそれに限定されるものではなく、エピタキシャルウエハを使用して製造するものにも適用できることは言うまでもない。
また、前記実施の形態では、パンチスルー型IGBTを具体的に説明したが、本願の発明はそれに限定されるものではなく、フィールドストップ層のないノンパンチスルー型IGBTにも、ほぼそのまま適用できることは言うまでもない。
1 半導体基板(またはウエハ)
1a (半導体基板の)デバイス面(第1の主面)
1b (半導体基板の)裏面(第2の主面)
1s ウエハのN−型基板部
2 チップまたはチップ領域
3、3a,3b,3c,3d,3e,3f フライバックダイオード内臓IGBT
4、4a,4b,4c,4d,4e,4f IGBT素子部
5、5a,5b,5c,5d,5e,5f フライバックダイオード部
6 直流電源
7 3相モータ
8 セル領域
9 ガードリング
10 エミッタメタル電極
11 トレンチゲート
12 N+エミッタ領域
13 P型ボディ領域
14 P+ボディコンタクト領域
15 ゲート絶縁膜
16 N−型ドリフト領域
17 P+コレクタ領域
18 コレクタメタル電極
19 ダイオードカソード領域(コレクタ領域貫通N+領域)
20 オリエンテーションフラット
21 N型フィールドストップ領域
22 バックグラインディングで除去される部分
23 外部マスク
23b 外部マスクのイオン注入マスク領域
23d 外部マスクの表面
23f 外部マスクの裏面
23p 外部マスクのイオン注入マスク領域の開口
23r 外部マスクのリング状枠体(またはリング状枠部)
24 内部MOSFET部
25 N型フィールドストップ領域内の抵抗成分
26 内部PNPトランジスタのコレクタ端子側PN接合
29 コレクタ領域貫通N+領域の行(ダイオードカソード領域の行)
29p コレクタ領域貫通N+領域の行(ダイオードカソード領域の充填行)
29u コレクタ領域貫通N+領域の行(ダイオードカソード領域の非充填行)
31 BGテープ
33 ダイシングテープ
43 固定用粘着テープ
51 グラインディングホイール
52 コレクタ領域へのボロンイオン注入
53 フィールドストップ領域への燐イオン注入
54 コレクタ領域貫通N+領域への燐イオン注入
55 静電チャック(ウエハ吸着ステージ)
56 イオン注入チャンバ(イオン注入装置)
57 打ち込みイオンビーム
58 吸着された状態のウエハの表面
C コレクタ端子
E エミッタ端子(エミッタパッド)
G ゲート端子(ゲートパッド)
Ice エミッタ−コレクタ間電流
PX X方向のピッチ
PY Y方向のピッチ
R1 セル領域内部広域切り取り部
R2 セル領域内部単位周期切り取り部
S1,S2 径がチップの短辺の半分程度の円
T セル領域繰り返し構造単位周期
Vce エミッタ基準コレクタ電位
Vge エミッタ基準ゲート電位
1a (半導体基板の)デバイス面(第1の主面)
1b (半導体基板の)裏面(第2の主面)
1s ウエハのN−型基板部
2 チップまたはチップ領域
3、3a,3b,3c,3d,3e,3f フライバックダイオード内臓IGBT
4、4a,4b,4c,4d,4e,4f IGBT素子部
5、5a,5b,5c,5d,5e,5f フライバックダイオード部
6 直流電源
7 3相モータ
8 セル領域
9 ガードリング
10 エミッタメタル電極
11 トレンチゲート
12 N+エミッタ領域
13 P型ボディ領域
14 P+ボディコンタクト領域
15 ゲート絶縁膜
16 N−型ドリフト領域
17 P+コレクタ領域
18 コレクタメタル電極
19 ダイオードカソード領域(コレクタ領域貫通N+領域)
20 オリエンテーションフラット
21 N型フィールドストップ領域
22 バックグラインディングで除去される部分
23 外部マスク
23b 外部マスクのイオン注入マスク領域
23d 外部マスクの表面
23f 外部マスクの裏面
23p 外部マスクのイオン注入マスク領域の開口
23r 外部マスクのリング状枠体(またはリング状枠部)
24 内部MOSFET部
25 N型フィールドストップ領域内の抵抗成分
26 内部PNPトランジスタのコレクタ端子側PN接合
29 コレクタ領域貫通N+領域の行(ダイオードカソード領域の行)
29p コレクタ領域貫通N+領域の行(ダイオードカソード領域の充填行)
29u コレクタ領域貫通N+領域の行(ダイオードカソード領域の非充填行)
31 BGテープ
33 ダイシングテープ
43 固定用粘着テープ
51 グラインディングホイール
52 コレクタ領域へのボロンイオン注入
53 フィールドストップ領域への燐イオン注入
54 コレクタ領域貫通N+領域への燐イオン注入
55 静電チャック(ウエハ吸着ステージ)
56 イオン注入チャンバ(イオン注入装置)
57 打ち込みイオンビーム
58 吸着された状態のウエハの表面
C コレクタ端子
E エミッタ端子(エミッタパッド)
G ゲート端子(ゲートパッド)
Ice エミッタ−コレクタ間電流
PX X方向のピッチ
PY Y方向のピッチ
R1 セル領域内部広域切り取り部
R2 セル領域内部単位周期切り取り部
S1,S2 径がチップの短辺の半分程度の円
T セル領域繰り返し構造単位周期
Vce エミッタ基準コレクタ電位
Vge エミッタ基準ゲート電位
Claims (10)
- 以下の工程を含む逆導通型IGBTの製造方法:
(a)第1の主面および第2の主面を有し、前記第1の主面上に、マトリクス状に多数の単位チップ領域が形成された半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記第2の主面を研削することにより薄膜化させる工程;
(c)前記工程(b)の後、前記半導体ウエハの前記第2の主面に、外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に不純物イオンを導入する工程、
ここで、前記外部マスクは、
(x)樹脂膜によって構成されたイオン注入マスク領域;
(y)前記イオン注入マスク領域の周辺を保持するリング状枠体、
を有し、前記リング状枠体は、珪素または炭化珪素を主要な成分とする部材から構成されている。 - 請求項1に記載の逆導通型IGBTの製造方法において、前記リング状枠体は、珪素を主要な成分とする部材から構成されている。
- 請求項2に記載の逆導通型IGBTの製造方法において、前記樹脂膜は、ポリイミド膜である。
- 請求項3に記載の逆導通型IGBTの製造方法において、前記工程(c)は、以下の下位工程を含む:
(c1)前記半導体ウエハの前記第2の主面に、前記外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、第1の打ち込みエネルギでもって、前記イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に前記不純物イオンを導入する工程;
(c2)前記下位工程(c1)の後、前記半導体ウエハの前記第2の主面に、前記外部マスクを取り付けた状態で、前記半導体ウエハの前記第2の主面側から、前記第1の打ち込みエネルギと異なる第2の打ち込みエネルギでもって、前記イオン注入を実行することにより、前記半導体ウエハの前記第2の主面内に、選択的に前記不純物イオンを導入する工程。 - 請求項4に記載の逆導通型IGBTの製造方法において、前記工程(c)において、前記半導体ウエハの前記第1の主面は、静電チャック上に、直接、吸着されている。
- 請求項5に記載の逆導通型IGBTの製造方法において、前記半導体ウエハの周辺と、前記外部マスクの前記リング状枠体は、前記イオン注入の際には、相互に粘着テープによって、固定されている。
- 請求項6に記載の逆導通型IGBTの製造方法において、更に、以下の工程を含む:
(d)前記半導体ウエハから前記外部マスクを取り外す工程;
(e)前記工程(d)の後、前記不純物イオンの活性化のためのレーザアニールを実行する工程。 - 請求項7に記載の逆導通型IGBTの製造方法において、更に、以下の工程を含む:
(f)前記工程(e)の後、前記半導体ウエハの前記第2の主面に、メタル裏面電極を形成する工程。 - 請求項8に記載の逆導通型IGBTの製造方法において、更に、以下の工程を含む:
(g)前記工程(f)の後、前記半導体ウエハに対して、電子線を照射する工程。 - 請求項9に記載の逆導通型IGBTの製造方法において、前記不純物イオンは、半導体ウエハの前記第2の主面の逆導通ダイオードのカソード領域となるべき部分に導入される。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014089087A JP2015207733A (ja) | 2014-04-23 | 2014-04-23 | 逆導通型igbtの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014089087A JP2015207733A (ja) | 2014-04-23 | 2014-04-23 | 逆導通型igbtの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015207733A true JP2015207733A (ja) | 2015-11-19 |
Family
ID=54604303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014089087A Pending JP2015207733A (ja) | 2014-04-23 | 2014-04-23 | 逆導通型igbtの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015207733A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110504255A (zh) * | 2018-05-18 | 2019-11-26 | 富士电机株式会社 | 反向导通型半导体装置 |
US10559479B2 (en) | 2018-02-27 | 2020-02-11 | Toshiba Memory Corporation | Semiconductor manufacturing apparatus and manufacturing method of semiconductor device |
JP2021093556A (ja) * | 2021-03-16 | 2021-06-17 | ローム株式会社 | Rc−igbt半導体装置 |
US11444187B2 (en) | 2016-07-06 | 2022-09-13 | Rohm Co., Ltd. | Insulated gate bipolar transistor and diode |
-
2014
- 2014-04-23 JP JP2014089087A patent/JP2015207733A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11444187B2 (en) | 2016-07-06 | 2022-09-13 | Rohm Co., Ltd. | Insulated gate bipolar transistor and diode |
US10559479B2 (en) | 2018-02-27 | 2020-02-11 | Toshiba Memory Corporation | Semiconductor manufacturing apparatus and manufacturing method of semiconductor device |
CN110504255A (zh) * | 2018-05-18 | 2019-11-26 | 富士电机株式会社 | 反向导通型半导体装置 |
JP2021093556A (ja) * | 2021-03-16 | 2021-06-17 | ローム株式会社 | Rc−igbt半導体装置 |
JP7227999B2 (ja) | 2021-03-16 | 2023-02-22 | ローム株式会社 | Rc-igbt半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6233484B2 (ja) | 電力用半導体装置 | |
JP5587622B2 (ja) | 逆導通型igbt | |
JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
WO2017047285A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
US9484445B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
US9972618B2 (en) | Semiconductor device | |
JPH1027807A (ja) | 半導体デバイス製造方法 | |
JP2004363328A (ja) | 半導体装置およびその製造方法 | |
WO2016204098A1 (ja) | 半導体装置 | |
JP6784148B2 (ja) | 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP2015207733A (ja) | 逆導通型igbtの製造方法 | |
JP4910894B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
JP2002246597A (ja) | 半導体装置 | |
JP6654189B2 (ja) | 薄い半導体ウェハを備える半導体デバイスの製造方法 | |
JP2002203965A (ja) | 半導体装置 | |
JP4458112B2 (ja) | 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ | |
JP2014107377A (ja) | 逆導通型igbtの製造方法 | |
JP2005175174A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP2008103562A (ja) | 半導体装置の製造方法 | |
US20220384235A1 (en) | Manufacturing method of semiconductor device | |
JP2006086414A (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 |