JP2009170552A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009170552A
JP2009170552A JP2008005013A JP2008005013A JP2009170552A JP 2009170552 A JP2009170552 A JP 2009170552A JP 2008005013 A JP2008005013 A JP 2008005013A JP 2008005013 A JP2008005013 A JP 2008005013A JP 2009170552 A JP2009170552 A JP 2009170552A
Authority
JP
Japan
Prior art keywords
region
forming
forming step
body region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008005013A
Other languages
English (en)
Other versions
JP5272410B2 (ja
Inventor
Hongfei Lu
ルー ホンフェイ
Tomokazu Mizushima
智教 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2008005013A priority Critical patent/JP5272410B2/ja
Priority to US12/318,868 priority patent/US7999317B2/en
Publication of JP2009170552A publication Critical patent/JP2009170552A/ja
Application granted granted Critical
Publication of JP5272410B2 publication Critical patent/JP5272410B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】短絡耐量の大きい半導体装置およびその製造方法を提供すること。
【解決手段】ｎ-ドリフト領域３の表面層にｐボディ領域４と、ｎバッファ領域７とが離れて設けられている。ｐボディ領域４の表面層には、ｎ+エミッタ領域５とｐ+コンタクト領域６とが接するように設けられている。ｎバッファ領域７の表面層には、ｐ+コレクタ領域が設けられている。ｎ-ドリフト領域３の上には、絶縁膜９が設けられており、ｎ+エミッタ領域５、ｐボディ領域４およびｎ-ドリフト領域３の上にはゲート絶縁膜１０が設けられている。絶縁膜９の一部およびゲート絶縁膜１０の上には、ゲート電極１１が設けられている。ｐボディ領域４内の、ｐボディ領域４領域と、ｎ+エミッタ領域５およびｐ+コンタクト領域６との界面には、ｐ+低抵抗領域４１が設けられている。ｐ+低抵抗領域４１を含むｐボディ領域４には、ゲート絶縁膜１０との界面で不純物濃度が極大となる位置が２箇所ある。
【選択図】図１

Description

この発明は、絶縁ゲート型の半導体装置およびその製造方法に関する。
従来、ＳＯＩ（シリコン・オン・インシュレータ）基板を用いて製造されたパワーデバイスが知られている。ＳＯＩ基板は、トレンチを形成することで容易に各素子を分離することができ、かつ厚いシリコン層を有しているため製造のばらつきを抑えることができるため、車両のエンジンの制御やプラズマディスプレイの駆動回路に用いられている。ＳＯＩ基板を用いて製造されるパワーデバイスとしては、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）などがある。
以下に、従来構造のパワーデバイスの一例を示す。なお、本明細書および添付図面において、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔がキャリアであることを示す。また、ｎ+やｎ-などのように、ｎやｐに付す「+」または「-」は、それぞれそれらが付されていない半導体よりも比較的高不純物濃度または比較的低不純物濃度であることを示す。
図２２〜図２７は、従来構造のパワーデバイスの構成の一例を示す図である。図２２に示す半導体装置１００は、支持基板１０１の表面に、埋め込み絶縁（ＢＯＸ：Ｂｕｒｒｉｅｄ Ｏｘｉｄｅ）領域１０２が設けられている。ＢＯＸ領域１０２の表面には、抵抗率の高いｎ-ドリフト領域１０３が設けられている。したがって、ｎ-ドリフト領域１０３と、支持基板１０１とが、ＢＯＸ領域１０２によって絶縁されている。ｎ-ドリフト領域１０３の表面層の一部に、ｐボディ領域１０４が設けられている。ｐボディ領域１０４の表面層の一部には、ｎ-ドリフト領域１０３より抵抗率の低いｎ+エミッタ領域１０５と、これに接するｐ+コンタクト領域１０６が設けられている。このｐ+コンタクト領域１０６の一部は、ｎ+エミッタ領域１０５の下側の一部を占めている。
ｎ-ドリフト領域１０３の表面層の一部に、ｎ-ドリフト領域１０３より抵抗率の低いｎバッファ領域１０７が、ｐボディ領域１０４から離れて設けられ、その表面にｐボディ領域１０４より抵抗率の低いｐ+コレクタ領域１０８が設けられている。
ｐ+コレクタ領域１０８の一部、ｎバッファ領域１０７およびｎ-ドリフト領域１０３の表面層には絶縁膜１０９が積層されている。ｎ+エミッタ領域１０５の一部、ｐボディ領域１０４およびｎ-ドリフト領域１０３の表面には、ゲート絶縁膜１１０が積層され、絶縁膜１０９に接している。また、ｎ+エミッタ領域１０５、ｐボディ領域１０４およびｎ-ドリフト領域１０３の上には、ゲート絶縁膜１１０と絶縁膜１０９の一部とを介してゲート電極１１１が設けられている。
エミッタ電極１１３は、ｎ+エミッタ領域１０５とｐ+コンタクト領域１０６との表面に接するように設けられ、ｎ+エミッタ領域１０５とｐ+コンタクト領域１０６とを短絡している。また、コレクタ電極１１４は、ｐ+コレクタ領域１０８の表面層に接するように設けられている。このように、図２２に示す半導体装置１００は、横型のＩＧＢＴ構造を有している。なお、ｐ+コレクタ領域１０８がｎバッファ領域１０７より低い抵抗率を持つｎ型の領域の場合、半導体装置１００はＭＯＳＦＥＴ構造を有することとなる。
半導体装置１００においては、ｐ+コレクタ領域１０８、ｎバッファ領域１０７およびｎ-ドリフト領域１０３からなるｎ型の領域、ｐボディ領域１０４、からなるＰＮＰバイポーラトランジスタと、ｎ+エミッタ領域１０５、ｐボディ領域１０４、ｎ-ドリフト領域１０３、からなるＮＰＮバイポーラトランジスタと、により寄生サイリスタが構成されている。そして、この寄生サイリスタにより発生するラッチアップ現象を避けるために、オン電流に上限が設けられる。
ここで、オン電流の上限を高くするためには、ＮＰＮバイポーラトランジスタが作動しないようにすればよい。このためには、チャネルの端部からｎ+エミッタ領域１０５の下側を通ってｐ+コンタクト領域１０６に至る電流経路１１５の抵抗値を低くすればよい。以下、この電流経路をエミッタ下電流経路と呼ぶ。
つぎに、エミッタ下電流経路の抵抗値を下げる方法について説明する。図２３に示す半導体装置２００は、下記特許文献１、特許文献２および非特許文献１に記載されたものである。図２３に示す半導体装置２００では、ｎ+エミッタ領域１０５およびｐ+コンタクト領域１０６の下側を占めるように、ｐボディ領域１０４より抵抗率の低いｐ+低抵抗領域１４１が形成されている。これにより、エミッタ下電流経路の抵抗値が低くなる。また、低抵抗領域１４１は、イオン注入により形成される。なお、図２２と同様の構成については、同一の符号を付し、説明を省略する。
また、ゲート電極をマスクとしてｎ+エミッタ領域１０５の下の低抵抗領域１４１を形成することで、エミッタ下電流経路１１５長さの不確定さを除去して、その長さを最小限にする。このように、ゲート電極１１１と自己整合をとることのできる低抵抗領域１４１を形成する方法が公知である（例えば、下記特許文献３、下記非特許文献２参照。）。
別の方法としては、ＮＰＮバイポーラトランジスタの電流増幅効率を低くするために、ｐボディ領域の底部に、ｐボディ領域よりも抵抗率の低いｐ型の低抵抗領域を形成する方法がある。
つぎに、ｐボディ領域の底部に低抵抗領域が設けられた半導体装置について説明する。図２４に示す半導体装置３００は、下記特許文献３に記載されたものである。図２４に示す半導体装置３００は、抵抗率の低いｐ+基板３０１の表面に、ｎ-ドリフト領域１０３が設けられている。ｎ-ドリフト領域１０３の表面層の一部には、ｐボディ領域１０４が設けられている。ｐボディ領域１０４の表面層の一部にはｎ+エミッタ領域１０５が設けられている。また、ｐボディ領域１０４の略中央部には、ｎ+エミッタ領域１０５と接するようにトレンチ３０２が設けられている。トレンチ３０２の内面にはエミッタ電極１１３が設けられ、ｐボディ領域１０４とｎ+エミッタ領域１０５とを電気的に接続している。ｎ+エミッタ領域１０５の一部、ｐボディ領域１０４およびｎ-ドリフト領域１０３の表面には、ゲート絶縁膜１１０を介してゲート電極１１１が設けられている。また、トレンチ３０２底面の周辺のｐボディ領域１０４内には、ｐボディ領域１０４より抵抗率の低いｐ+低抵抗領域１４２が設けられている。ｐ+低抵抗領域１４２は、トレンチ３０２の底面からの、高濃度のｐ型不純物の拡散により形成される。また、ｐ+基板３０１の、ｎ-ドリフト領域１０３と接する面の逆側の面には、コレクタ電極１１４が設けられている。
また、図２５に示す半導体装置４００は、下記特許文献４に記載されたものである。図２５に示す半導体装置４００は、ｐ+基板３０１の表面に、ｎ-ドリフト領域１０３が設けられている。ｎ-ドリフト領域１０３の表面層の一部には、ｐボディ領域１０４が設けられている。ｐボディ領域１０４の表面層には、ｎ+エミッタ領域１０５と、ｎ+第１領域４０１と、ｎ+第２領域４０２と、が離れて設けられている。ｐボディ領域１０４の、ｎ-ドリフト領域１０３とｎ+エミッタ領域１０５との間に挟まれた領域の表面には、第１ゲート絶縁膜１１０ａを介して第１ゲート電極１１１ａが設けられている。ｐボディ領域１０４の、ｎ+第１領域４０１とｎ+第２領域４０２との間に挟まれた領域の表面には、第２ゲート絶縁膜１１０ｂを介して第２ゲート電極１１１ｂが設けられている。第１エミッタ電極１１３ａは、ｎ+エミッタ領域１０５に接するように設けられ、第２エミッタ電極１１３ｂは、ｎ+第２領域４０２に接するように設けられている。第１エミッタ電極１１３ａと第２エミッタ電極１１３ｂとは、電気的に接続されている。短絡用電極４０３は、ｐボディ領域１０４とｎ+第１領域４０１とを短絡している。
ｎ+エミッタ領域１０５およびｎ+第１領域４０１の間の領域と、ｎ+エミッタ領域１０５およびｎ+第１領域４０１との下の領域の、ｐボディ領域１０４とｎ-ドリフト領域１０３との界面の近傍には、ｐボディ領域１０４より抵抗率の低いｐ+低抵抗領域１４２が設けられている。また、ｐボディ領域１０４の表面層の、ｎ+エミッタ領域１０５とｎ+第１領域４０１との間の領域には、ボロンによるイオン注入と熱拡散処理によって形成されたｐ+拡散層１４３がｐ+低抵抗領域１４２に接するように設けられている。ｐ+拡散層１４３は、ｎ+エミッタ領域１０５およびｎ+第１領域４０１の下側の一部を占めており、ｐ+低抵抗領域１４２と同程度の幅である。また、ｐ+基板３０１の、ｎ-ドリフト領域１０３と接する面の逆側の面には、コレクタ電極１１４が設けられている。
また、図２６に示す半導体装置５００は、下記特許文献５に記載されたものである。図２６に示す半導体装置５００は、ｐ+型もしくはｐ-型のエピタキシャル基板５０１の表面層にｎ-ドリフト領域５０３となるｎ-ウェル層が設けられている。ｎ-ドリフト領域５０３の表面層の一部には、ｐボディ領域５０４が設けられている。ｐボディ領域５０４の表面層の一部にはｎ++ソース領域５０５と、これに接するｐ++コンタクト領域５０６が設けられている。
ｎ-ドリフト領域５０３の表面層の一部に、ｎ-ドリフト領域５０３より抵抗率の低いｎバッファ領域５０７が、ｐボディ領域５０４から離れて設けられている。ｎバッファ領域５０７の表面にｎ++ドレイン領域５０８が設けられている。ソース電極５１３は、ｎ++ソース領域５０５とｐ++コンタクト領域５０６との表面に接するように設けられ、ｎ++ソース領域５０５とｐ++コンタクト領域５０６とを短絡している。ｎ++ドレイン領域５０８の一部、ｎバッファ領域５０７およびｎ-ドリフト領域５０３の表面層には絶縁膜５０９が積層されている。ｎ++ソース領域５０５の一部、ｐボディ領域５０４およびｎ-ドリフト領域５０３の表面には、ゲート絶縁膜５１０および絶縁膜５０９の一部とを介してゲート電極５１１が設けられている。また、ドレイン電極５１４は、ｎ++ドレイン領域５０８の表面層に接するように設けられている。さらに、ｎ++ソース領域５０５およびｐ++コンタクト領域５０６の下の領域の、ｎ-ドリフト領域５０３とｐボディ領域５０４との界面に、ｐボディ領域５０４より抵抗率の低いｐ+低抵抗領域１４５が設けられている。ｐ+低抵抗領域１４５は、加速電圧のエネルギーが高いイオン注入と、エピタキシャル成長により形成される。
また、図２７に示す半導体装置６００は、下記非特許文献１に記載されたものである。図２７に示す半導体装置６００は、ＳＯＩ基板を用いて作製されている。ＳＯＩ基板は、図示しない支持基板上にＢＯＸ領域１０２を介して、ｎ-ドリフト領域１０３を積層した構成となっている。ｎ-ドリフト領域１０３の表面層の一部に、ＢＯＸ領域１０２に接するようにｐボディ領域１０４が設けられている。ｐボディ領域１０４の表面層の一部には、ｐボディ領域１０４より抵抗率の低いｐ+低抵抗領域１４６が、ＢＯＸ領域１０２に接するように設けられている。また、ｐ+低抵抗領域１４６の表面層の一部には、ｎ+エミッタ領域１０５が設けられている。
ｐ+低抵抗領域１４６は、ゲート電極１１１を形成した後に、ゲート電極１１１をマスクとしたイオン注入と熱拡散によって形成される。したがって、ｐ+低抵抗領域１４６は、ゲート電極１１１に自己整合している。また、イオン注入の際のイオンの横方向の飛程と、熱拡散によるイオンの横方向の拡散によって、ｐ+低抵抗領域１４６がゲート絶縁膜１１０の下の領域まで拡がり、拡散の横拡がり領域１４７が形成される。
また、イオン注入する際の、基板に対する注入の角度は、基板に垂直でもよく、基板に対して斜めでもよい。例えば、下記特許文献６には、バルク基板を用いて作製された高周波向けの横二重拡散ＭＯＳＦＥＴ（ＲＦ ＬＤＭＯＳＴ：ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ Ｌａｔｅｒａｌｌｙ ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）が記載されている。以下、横二重拡散ＭＯＳＦＥＴをＬＤＭＯＳＴと称する。また、下記特許文献７には、ＳＯＩ基板を用いて作製されたＬＤＭＯＳＴについて記載されている。
特開２００５−１０９２２６号公報 特開２００２−２７０８４４号公報 特公平８−１７２３３号公報 特開平６−２４４３０号公報 米国特許第７２６８０４５号明細書 特開２００１−９４０９４号公報 特開２００６−１６５１４５号公報 Ｄ．Ｒ．ディズニー（Ｄ．Ｒ．Ｄｉｓｎｅｙ）、外１名著「ＳＯＩ ＬＩＧＢＴデバイス ウィズ ア デュアル Ｐ−ウェル インプラント フォ インプルーブド ラッチング キャラクタリスティック（ＳＯＩ ＬＩＧＢＴ ｄｅｖｉｃｅｓ ｗｉｔｈ ａ ｄｕａｌ Ｐ−ｗｅｌｌ ｉｍｐｌａｎｔ ｆｏｒ ｉｍｐｒｏｖｅｄ ｌａｔｃｈｉｎｇ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）」 Ｉｎｔ． Ｓｙｍ． Ｐｏｗｅｒ Ｓｅｍｉ Ｄｅｖ． ＩＣｓ １９９３， ｐｐ． ２５４−２５８． フィリップＫ．Ｔ．モク（Ｐｈｉｌｉｐ Ｋ． Ｔ． Ｍｏｋ）、外２名著「ア セルフ−アラインド トンチド カソード レイテラル インシュレイティッド ゲート バイポーラ トランジスタ ウィズ ハイ インシュレイティッド ゲート ラッチ−ップ レジスタンス（Ａ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｔｒｅｎｃｈｅｄ Ｃａｔｈｏｄｅ Ｌａｔｅｒａｌ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｈｉｇｈ Ｌａｔｃｈ−Ｕｐ Ｒｅｓｉｓｔａｎｃｅ）」 アイトリプルイー トランジスタ オン エレクトロン デバイスズ（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ）、ＶＯＬ． ４２， ＮＯ．１２ １９９５年１２月 ｐｐ． ２２３６−２２３９．
しかしながら、上述した従来技術においては、エミッタ下電流経路となる低抵抗領域を、ゲート電極をマスクとして自己整合的にイオン注入をおこなうことで形成するため、イオン注入の加速電圧のエネルギーを大きくしなければならない。そのため、イオン注入の際にイオンがゲート電極を通過しない程度にゲート電極を厚くしなければならないという問題がある。例えば、ボロン原子を９０ｋｅＶの加速電圧で注入する場合、ゲート電極の厚さは０．６μｍ以上必要である。しかしながら、パワー集積ＩＣにおいては、近時、微細化が要求されており、ゲート電極の厚さを０．４μｍ以下にすることが一般的である。したがって、上述した従来技術では、論理回路への集積化・一体化には向いていないという問題がある。
さらに、図２３に示した半導体装置では、ｎ+エミッタ領域と、ｐ+低抵抗領域およびｐボディ領域と、ｎ-ドリフト領域と、によって構成される第１ＮＰＮバイポーラトランジスタは、ｐ+低抵抗領域によって電流増幅効率が抑制されるが、ｎ+エミッタ領域と、ｐボディ領域と、ｎ-ドリフト領域と、によって構成される第２ＮＰＮバイポーラトランジスタは、ｐ+低抵抗領域が含まれていないため、電流増幅効率が抑制されず、ラッチアップ現象を引き起こし易いという問題がある。
また、製造コストを低くするために、チャネル長を微細化して、電流密度を向上させることで、デバイスの面積を小さくする方法が公知である。しかし、この場合には、第２ＮＰＮバイポーラトランジスタのベースが薄くなり（ベースにおけるＧｕｍｍｅｌ数が小さくなり）、トランジスタの電流増幅効率が大きくなるため、素子全体においてラッチアップ現象が生じ易くなるという問題がある。ここでＧｕｍｍｅｌ数は、次の式で表される。ただし、ｐ（ｒ）は、場所ｒにおけるホールの濃度である。
Figure 2009170552
また、低抵抗領域は、ｐボディ領域の、ｎ+エミッタ領域に近い領域に形成される方が、ｐボディ領域の底部に形成されるよりも、ラッチアップ現象を抑制することができる。この理由は、以下の通りである。バイポーラトランジスタがオン状態のとき、ゲート絶縁膜とｐボディ領域との界面に形成されたチャネル領域には、電子が流れている。また、ｐ+コレクタ領域からｎ-ドリフト領域に向かってホールが流れている。この電子とホールの間に強いクーロン力が相互作用して、ホールが、ｐボディ領域に入るときに、その大多数がチャネルの直下を、ｐ+コンタクト領域に向かって流れているからである。
図２４または図２５に示した縦型のデバイスにおいては、低抵抗領域がｐボディ領域の底部に形成されているため、ラッチアップ現象を抑制することができない。また、ｎ-ドリフト領域とｐボディ領域とによって形成されるＰＮ接合の耐圧が低下するおそれがあるため、ｐ+低抵抗領域の濃度が制限されるという問題がある。
さらに、特許文献７には、ｐ+低抵抗領域が、イオン注入時の飛程、すなわち、イオン注入によって不純物濃度が極大となる位置と、拡散の横拡がりにおける不純物濃度分布の極大となる位置が同程度であることが記載されている。このため、拡散の横拡がり以上の幅のｐ+低抵抗領域を形成することができないという問題がある。
ここで、ＩＧＢＴやＭＯＳＦＥＴ等の絶縁ゲート型のトランジスタの破壊は主に以下の２つの場合によって生じることが知られている。第１に、オン状態でコレクタ（ドレイン）・エミッタ間の電圧が過剰に高い値となる場合、いわゆる、ＦＵＬ（Ｆａｕｌｔ Ｕｎｄｅｒ Ｌｏａｄ）の場合である。第２に、コレクタ・エミッタ間の電圧が高い値に固定された状態で、ＩＧＢＴがターンオンされた場合、すなわち短絡耐量（ＨＳＦ：Ｈａｒｄ Ｓｗｉｔｃｈｉｎｇ Ｆａｕｌｔ）を超えた場合である。短絡耐量を上げるためには、上述した従来の構造よりもラッチアップ現象を抑制することのできるデバイス構造が必要である。
この発明は、上述した従来技術による問題点を解消するため、短絡耐量の大きい半導体装置およびその製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、第１導電型のドリフト領域の表面層に第２導電型のボディ領域が設けられている。ボディ領域の表面層には、エミッタ領域と、このエミッタ領域と接する、ボディ領域よりも抵抗率の低いコンタクト領域と、が設けられている。ドリフト領域の表面層には、ボディ領域と離れて第２導電型のコレクタ領域が設けられている。エミッタ領域とドリフト領域の間のボディ領域の表面上には、ゲート絶縁膜が設けられている。また、ゲート絶縁膜の上には、ゲート電極が設けられている。ボディ領域内の、ボディ領域と、エミッタ領域およびコンタクト領域との界面には、第２導電型の低抵抗領域が設けられており、低抵抗領域を含むボディ領域は、ゲート絶縁膜との界面で不純物濃度が極大となる位置が２箇所あることを特徴とする。
また、請求項２の発明にかかる半導体装置は、第１導電型のドリフト領域の表面層に第２導電型のボディ領域が設けられている。ボディ領域の表面層には、ソース領域と、このソース領域と接するように、ボディ領域よりも抵抗率の低いコンタクト領域が設けられている。ドリフト領域の表面層には、ボディ領域と離れて第１導電型のドレイン領域が設けられている。ソース領域とドリフト領域の間のボディ領域の表面上には、ゲート絶縁膜が設けられている。また、ゲート絶縁膜の上には、ゲート電極が設けられている。ボディ領域内の、ボディ領域と、ソース領域およびコンタクト領域との界面には、第２導電型の低抵抗領域が設けられており、低抵抗領域を含むボディ領域は、ゲート絶縁膜との界面で不純物濃度が極大となる位置が２箇所あることを特徴とする。
また、請求項３の発明にかかる半導体装置は、請求項１または２に記載の発明において、低抵抗領域の、ゲート電極の下に設けられている部分の幅が、ゲート電極のエミッタ側もしくはソース側の端部から０．５μｍより大きいことを特徴とする。
また、請求項４の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、低抵抗領域の、ゲート電極の下に設けられている領域の幅が、好ましくは、ゲート電極のエミッタ側もしくはソース側の端部から１．０μｍ以上であることを特徴とする。
また、請求項５の発明にかかる半導体装置は、請求項１〜４のいずれか一つに記載の発明において、低抵抗領域の不純物濃度がピークとなる位置は、ボディ領域とゲート絶縁膜との界面には接していないことを特徴とする。
また、請求項６の発明にかかる半導体装置は、請求項１〜５のいずれか一つに記載の発明において、ドリフト領域が、支持基板の上に埋め込み絶縁膜を介して設けらていることを特徴とする。
また、請求項７の発明にかかる半導体装置は、請求項１〜５のいずれか一つに記載の発明において、ドリフト領域が、第２導電型の半導体基板の表面層に設けられていることを特徴とする。
また、請求項８の発明にかかる半導体装置の製造方法は、まず、第１導電型のドリフト領域の表面層に第２導電型のボディ領域を形成する。ついで、ボディ領域内に、このボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する。ついで、ドリフト領域の上に絶縁膜を形成し、後にエミッタ領域の形成される領域とドリフト領域の間のボディ領域の表面上に、ゲート絶縁膜を形成する。そして、ゲート絶縁膜の上にゲート電極を形成する。ついで、ボディ領域の表面層に、第１導電型のエミッタ領域を形成する。さらに、ボディ領域の表面層に、エミッタ領域と接するように、ボディ領域よりも抵抗率の低いコンタクト領域を形成するとともに、ドリフト領域の表面層に、ボディ領域と離れるように、第２導電型のコレクタ領域を形成する。ついで、また、エミッタ領域およびコンタクト領域の表面に接するように、エミッタ電極を形成し、コレクタ領域の表面に接するように、コレクタ電極を形成することを特徴とする。
また、請求項９の発明にかかる半導体装置の製造方法は、まず、第１導電型のドリフト領域の表面層に第２導電型のボディ領域を形成する。ついで、ボディ領域内に、このボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する。ついで、ドリフト領域の上に絶縁膜を形成し、後にソース領域が形成される領域とドリフト領域の間のボディ領域の表面上に、ゲート絶縁膜を形成する。そして、ゲート絶縁膜の上にゲート電極を形成する。ついで、ボディ領域の表面層に、第１導電型のソース領域を形成する。さらに、ボディ領域の表面層に、ソース領域と接するように、ボディ領域よりも抵抗率の低いコンタクト領域を形成するとともに、ドリフト領域の表面層に、ボディ領域と離れるように、第１導電型のドレイン領域を形成する。また、ソース領域およびコンタクト領域の表面に接するように、ソース電極を形成し、ドレイン領域の表面に接するように、ドレイン電極を形成することを特徴とする。
また、請求項１０の発明にかかる半導体装置の製造方法は、まず、第２導電型のコレクタ領域の一方の主面側の表面層に、第１導電型のドリフト領域を形成する。そして、ドリフト領域の表面層に第２導電型のボディ領域を形成する。ついで、ボディ領域内に、このボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する。ついで、ドリフト領域の上に絶縁膜を形成し、後にエミッタ領域の形成される領域とドリフト領域の間のボディ領域の表面上に、ゲート絶縁膜を形成する。そして、ゲート絶縁膜の上にゲート電極を形成する。ついで、ボディ領域の表面層に、第１導電型のエミッタ領域を形成する。さらに、ボディ領域の表面層に、エミッタ領域と接するように、ボディ領域よりも抵抗率の低いコンタクト領域を形成する。ついで、エミッタ領域およびコンタクト領域の表面に接するように、エミッタ電極を形成する。また、コレクタ領域の他方の主面側の表面に接するように、コレクタ電極を形成することを特徴とする。
また、請求項１１の発明にかかる半導体装置の製造方法は、まず、第２導電型のドレイン領域の一方の主面側の表面層に、第１導電型のドリフト領域を形成する。そして、ドリフト領域の表面層に第２導電型のボディ領域を形成する。ついで、ボディ領域内に、このボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する。ついで、ドリフト領域の上に絶縁膜を形成し、後にソース領域が形成される領域とドリフト領域の間のボディ領域の表面上に、ゲート絶縁膜を形成する。そして、ゲート絶縁膜の上にゲート電極を形成する。ついで、ボディ領域の表面層に、第１導電型のエミッタ領域を形成する。さらに、ボディ領域の表面層に、エミッタ領域と接するように、ボディ領域よりも抵抗率の低いコンタクト領域を形成する。ついで、エミッタ領域およびコンタクト領域の表面に接するように、エミッタ電極を形成する。また、ドレイン領域の他方の主面側の表面に接するように、ドレイン電極を形成することを特徴とする。
また、請求項１２の発明にかかる半導体装置の製造方法は、請求項８〜１１のいずれか一つに記載の発明において、ボディ領域を拡散による横拡がりによって形成し、低抵抗領域をイオン注入によって形成することを特徴とする。
また、請求項１３の発明にかかる半導体装置の製造方法は、請求項１２に記載の発明において、低抵抗領域を形成する際に、硼素イオンを、１００ｋｅＶ以上２００ｋｅＶ以下の加速電圧でイオン注入をおこなうことで、低抵抗領域を形成することを特徴とする。
また、請求項１４の発明にかかる半導体装置の製造方法は、請求項１２または１３に記載の発明において、低抵抗領域を形成する際に、硼素イオンを、１×１０13ｃｍ-2以上５×１０13ｃｍ-2以下のドーズ量でイオン注入をおこなうことで、低抵抗領域を形成することを特徴とする。
また、請求項１５の発明にかかる半導体装置の製造方法は、請求項８〜１４のいずれか一つに記載の発明において、低抵抗領域を形成した後の、ゲート絶縁膜を形成する前に、窒素雰囲気内で、９００℃以上９６０℃以下の温度で、２０分間以上４０分間以下程度のアニール処理をおこなう。これによって、低抵抗領域の拡散を抑制し、低抵抗領域を形成した際の結晶格子の乱れを回復することを特徴とする。
上記各発明によれば、不純物濃度が極大となる位置が２箇所である低抵抗領域が設けられている。このため、ゲート電極の下の領域に設けられた低抵抗領域の幅を所望の距離にすることができる。これによって、チャネルにおけるパンチスルー現象を抑制することができる。
また、請求項８〜１３の発明によれば、ゲート電極を形成する前に低抵抗領域を形成することができるため、低抵抗領域を形成するためのイオン注入をおこなう際に用いるレジストマスクの端部にイオンが散乱する。この散乱されたイオンによって、不純物濃度が極大となる位置が新たに形成される。これによって、低抵抗領域内に不純物濃度が極大となる位置を２箇所とすることができる。
本発明にかかる半導体装置およびその製造方法によれば、短絡耐量を大きくすることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１にかかる半導体装置の構成を示す図である。図１に示す半導体装置は、ＳＯＩ基板を用いて作製されている。ＳＯＩ基板は、支持基板１の上に埋め込み絶縁領域（ＢＯＸ領域）２、第１半導体領域であるｎ-ドリフト領域３を、この順に積層した構成となっている。ＢＯＸ領域２によって、ｎ-ドリフト領域３と、支持基板１とが、絶縁されている。第２半導体領域であるｐボディ領域４は、ｎ-ドリフト領域３の表面層の一部に設けられている。第３半導体領域であるｎ++エミッタ領域５は、ｐボディ領域４の表面層の一部に設けられている。ｎ+エミッタ領域５は、ｎ-ドリフト領域３より低い抵抗率を有する。ｐ++コンタクト領域６は、ｐボディ領域４の表面層の一部に、ｎ+エミッタ領域５に接して設けられている。ｐ+コンタクト領域６は、ｐボディ領域４より低い抵抗率を有する。また、例えば、ｐ+コンタクト領域６の一部は、ｎ+エミッタ領域５の下側の一部を占めていてもよい。
ｎバッファ領域７は、ｎ-ドリフト領域３の表面層の一部に、ｐボディ領域４から離れて設けられている。ｎバッファ領域７は、ｎ-ドリフト領域３より低い抵抗率を有する。ｐ++コレクタ領域８は、ｎバッファ領域７の表面層の一部に設けられている。ｐ+コレクタ領域８は、ｐボディ領域４より低い抵抗率を有する。
ｐ+コレクタ領域８の一部、ｎバッファ領域７およびｎ-ドリフト領域３の表面には絶縁膜９が積層されている。ｎ+エミッタ領域５の一部、ｐボディ領域４およびｎ-ドリフト領域３の表面には、絶縁膜９に接するゲート絶縁膜１０が設けられている。ゲート電極１１は、絶縁膜９の一部とゲート絶縁膜１０の上に跨るように設けられている。ゲート電極１１の側面には、窒化膜または酸化膜によって形成されるゲート側壁スペーサ１２が設けられている。特に断らない限り、ゲート電極１１の端部とは、ゲート電極１１とゲート側壁スペーサ１２との界面を示す。エミッタ電極１３は、ｎ+エミッタ領域５とｐ+コンタクト領域６との表面に接するように設けられ、ｎ+エミッタ領域５とｐ+コンタクト領域６とを短絡している。コレクタ電極１４は、ｐ+コレクタ領域８の表面層に接するように設けられている。
ｐ+低抵抗領域４１は、ｐボディ領域４の一部に設けられており、ゲート絶縁膜１０とｐボディ領域４との界面には達していない。ｐ+低抵抗領域４１は、ｐボディ領域４より低い抵抗率を有する。また、ゲート電極１１の下の領域に設けられたｐ+低抵抗領域４１の幅を、幅ＬＢＰとする。このように、実施の形態１の半導体装置は、横型のＩＧＢＴ構造を有している。
つぎに、実施の形態１にかかる半導体装置の製造方法の一例について説明する。図２〜１０は、実施の形態１にかかる半導体装置の製造方法を順に示す説明図である。まず、図２に示すように、ウェハ表面の全面に、例えば３５ｎｍの厚さの第１スクリーン酸化膜２１を堆積するか、または成長させる。そして、フォトリソグラフィによって、ｎバッファ領域７の形成領域が開口した第１レジストパターン２２を形成し、第１レジストパターン２２をマスクとして、リンイオンを例えば１００ｋｅＶ以上１５０ｋｅＶ以下の加速電圧で７．５×１０12〜１．５×１０13ｃｍ-2のドーズ量で注入する。ついで、第１レジストパターン２２を除去してからウェハを洗浄する。このように、ｎバッファ領域７の形成領域にリンイオンが注入される。
ついで、図３に示すように、フォトリソグラフィによって、ｐボディ領域４の形成領域が開口した第２レジストパターン２３を形成し、第２レジストパターン２３をマスクとして、硼素（ボロン）イオンを例えば５０ｋｅＶの加速電圧で５×１０13〜７×１０13ｃｍ-2のドーズ量で注入する。ついで、第２レジストパターン２３を除去してからウェハを洗浄する。このように、ｐボディ領域４の形成領域に硼素イオンが注入される。
ついで、図４に示すように、例えば、窒素雰囲気で、ｎバッファ領域７およびｐボディ領域４の形成領域に熱拡散を１０５０℃〜１１５０℃の温度で１．５時間から２．５時間おこない、ｎバッファ領域７およびｐボディ領域４が形成される。そして、ウェハ表面の第１スクリーン酸化膜を除去し、例えば厚さが３５ｎｍの厚さのバッファ酸化膜２４を形成した後に、例えば厚さが７０ｎｍ〜２００ｎｍの厚さのシリコン窒化膜２５をＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置により堆積する。フォトリソグラフィによってシリコン窒化膜２５に開口部を形成し、フォトレジストを除去してからウェハを洗浄する。
ついで、図５に示すように、熱酸化をおこない、開口部にシリコン酸化膜（ＬＯＣＯＳ酸化膜）等の絶縁膜９を形成する。そして、ウェハ表面のバッファ酸化膜と窒化膜を除去する。その後、例えば厚さが３５ｎｍの厚さの第２スクリーン酸化膜２６を堆積するか、または成長させる。そして、フォトリソグラフィによって例えば厚さが１．０μｍ〜２．０μｍの、ｐ+低抵抗領域４１の形成領域が開口した第３レジストパターン２７を形成する。第３レジストパターン２７の端部の角度αは、例えば８０°〜９０°である。また、第３レジストパターン２７のエミッタ側の端部から、後にゲート電極が形成された際に、ゲート電極の下の領域に設けられる低抵抗領域の端部までの幅をＬＢＰとして、この幅ＬＢＰが０．５μｍより大きい、好ましくは１μｍ以上となるようにする。幅ＬＢＰの好適な値については後述する。そして、硼素（ボロン）イオンを例えば１００ｋｅＶ〜２００ｋｅＶの加速電圧で１．０×１０13〜５.０×１０13ｃｍ-2のドーズ量で注入する。ついで、第３レジストパターン２７を除去してからウェハを洗浄する。
そして、ウェハを、窒素雰囲気で例えば９００℃〜９６０℃の温度で、２０〜４０分間アニール処理をおこない、図５において注入した硼素の拡散を最小限にして、イオン注入による結晶欠陥を回復する。これによって、図６に示すように、ｐ+低抵抗領域４１を形成する。さらに、ウェハ全面に素子の閾値を調整するためのイオンを注入する。そして、第２スクリーン酸化膜を除去して、例えば厚さが１４〜２１ｎｍの厚さの、熱酸化膜または酸化膜と窒化膜との複合膜をゲート絶縁膜１０として形成する。
ついで、図７に示すように、ウェハ全面に例えば厚さが０．２μｍ〜０．４μｍの厚さのポリシリコンを堆積する。そして、フォトリソグラフィと異方性エッチングによってゲート電極１１を形成する。さらに、フォトリソグラフィによって、ＬＤＤ（浅いエミッタ）領域３０の形成領域が開口した第４レジストパターン２８を形成する。この第４レジストパターン２８をマスクとして、リンイオンを注入し、図８に示すように、浅くドープされた浅いエミッタ領域３０を形成する。
ついで、第４レジストパターンを除去した後に、ウェハ全面に厚さが１３０ｎｍから１８０ｎｍの厚さの酸化膜または窒化膜を堆積して、異方性エッチングによってゲート側壁スペーサ１２を形成する。そして、フォトリソグラフィによって、ｐ++コンタクト領域６およびｐ++コレクタ領域８の形成領域が開口した第５レジストパターン２９を形成する。ついで、第５レジストパターン２９をマスクとして、硼素（Ｂ）イオンまたはＢＦ2イオンを注入する。
そして、熱処理によって、ｐ++コンタクト領域６およびｐ++コレクタ領域８と、ｐ型の浅いエミッタ領域３０とに同時に熱拡散をおこなう。これによって、ｐ++コンタクト領域６、ｐ++コレクタ領域８および浅いエミッタ領域３０が形成される。ついで、図９に示すように、フォトリソグラフィによって、ｎ++エミッタ領域５の形成領域が開口した第６レジストパターン３１を形成し、第６レジストパターン３１をマスクとして、砒素イオンを注入する。そして、第６レジストパターン３１を除去して、ウェハを洗浄する。
そして、図１０に示すように、熱処理によって、ｎ+エミッタ領域５と、ｎ型の浅いエミッタ領域３２と、が形成される。ついで、図示しないＰＭＤ（Ｐｒｅ−ｍｅｔａｌｌｉｚａｔｉｏｎ Ｄｉｅｌｅｃｔｒｉｃ）膜を堆積する。
ついで、図１に示すように、エミッタ電極１３およびコレクタ電極１４を形成する。その後、必要な層数のＩＬＤ（Ｉｎｔｅｒｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ）と配線層（ビアー）を形成し、チップが形成される。
つぎに、実施の形態１にかかる半導体装置のｐボディ領域とゲート絶縁膜との界面の不純物濃度について説明する。図１１は、本発明にかかる半導体装置および従来例の半導体装置の、表面距離に対する、ｐボディ領域とゲート絶縁膜との界面の不純物濃度について示す図である。図１１においては、本発明にかかる半導体装置を実線で示し、従来例の半導体装置を一点鎖線で示す。図１１に示すように、従来例においては、不純物濃度が極大となる位置が１箇所であるのに対して、本発明にかかる半導体装置においては、不純物濃度が極大となる位置が２箇所となる。
従来例の半導体装置においては、ゲート電極を形成した後に、ゲート電極をマスクとして自己整合的に低抵抗領域が形成される。このため、低抵抗領域を形成するためのイオン注入によって不純物濃度が極大となる位置が、ｐボディ領域を形成する際の拡散の横拡がりによって不純物濃度が極大となる位置に重なる。このため、不純物濃度が極大となる位置が１箇所となる。
これに対し、本発明にかかる半導体装置においては、ゲート電極を形成する前に、低抵抗領域が形成される。したがって、ゲート電極ではなくレジストマスクを用いて低抵抗領域を形成する。このため、低抵抗領域を形成するためのイオン注入をおこなう際に用いるレジストマスクの端部にイオンが散乱し、この散乱されたイオンによって、不純物濃度が極大となる位置が新たに形成される（マスクエッジ効果）。この不純物濃度が極大となる位置は、ｐボディ領域を形成する際の拡散の横拡がりによって不純物濃度が極大となる位置と異なるため、不純物濃度が極大となる位置が２箇所となる。
ここで、横型の、ＩＧＢＴやＭＯＳＦＥＴ構造のデバイスにおいては、ｐボディ領域が、エミッタ（ソース）領域からの拡散の横拡がりによって形成される。チャネルに沿った不純物濃度は、エミッタ（ソース）領域の近傍が最も高く、この領域の不純物濃度によって閾値電圧が決まる。
したがって、従来のように、ゲート電極を形成した後に、イオン注入によって自己整合的に低抵抗領域を形成する場合、図１１に示すように、不純物濃度が極大となる位置が１箇所であるため、閾値が制限されてしまう。これにより、イオン注入する際のイオンのドーズ量が制限され、エミッタ（ソース）領域の下のｐボディ領域に注入される不純物濃度が制限される。したがって、低抵抗領域の幅が有限の値となる。また、低抵抗領域を形成するためのイオン注入においては、ゲート電極の厚さに応じて、イオン注入の角度と加速電圧のエネルギーが制限されるため、幅ＬＢＰの値も制限される。したがって、幅ＬＢＰを所望の長さにすることができないため、パンチスルー現象を抑制する効果が限定的である。
一方、本発明のように、ゲート電極を形成する前に、ｐボディ領域に低抵抗領域を形成するためのイオン注入をおこなう場合、図１１に示すように、不純物濃度が極大となる位置を２箇所に分離することができるので、イオン注入する際のイオンのドーズ量を大きくできる。また、ゲート電極が形成されていないため、イオン注入の角度や加速電圧のエネルギーも制限されない。したがって、幅ＬＢＰを所望の長さにすることができるため、チャネルにおけるパンチスルー現象を十分抑制できる。
つぎに、幅ＬＢＰと不純物濃度の関係について説明する。図１２は、図１のゲート絶縁膜とボディ領域との界面（矢印Ｉ）における不純物濃度について示す図である。図１２においては、幅ＬＢＰを、０．５μｍまたは１．０μｍとした場合の矢印Ｉの不純物濃度をモンテカルロ（Ｍｏｎｔｅ−ｃａｒｌｏ）法によってシミュレーションした。また、ゲート電極を形成する前に、硼素イオンを１５０ＫｅＶの加速電圧で５×１０13ｃｍ-2のドーズ量で注入し、窒素雰囲気中において９５０℃で３０分間のアニール処理をおこない低抵抗領域を形成した。
また、図１２においては、幅ＬＢＰが０．５μｍの場合のボロン濃度の分布を一点鎖線で示す。幅ＬＢＰが１．０μｍの場合のボロン濃度の分布を太実線で示す。また、幅ＬＢＰが０．５μｍの場合の正味（ボディ領域形成にあたる横拡散プロファイル＋領域４１を形成するイオン注入によるボロンプロファイル＋ドリフト領域３のプロファイル）不純物濃度の分布を細破線で示す。幅ＬＢＰが１．０μｍの場合の正味不純物濃度の分布を太破線で示す。ここで、図１２においては、細破線および太破線が、細実線と重なっている。
図１２に示すように、幅ＬＢＰが０．５μｍの場合のイオン注入による不純物濃度の極大点と横拡がりによる不純物濃度の極大点とが両方Ａ点となっている。これに対して、幅ＬＢＰが１．０μｍの場合のイオン注入による不純物濃度が極大となる位置はＢ点である。したがって、幅ＬＢＰが１．０μｍの場合、イオン注入による不純物濃度と、拡散の横拡がりによる不純物濃度との、極大値の位置が異なることとなる。このため、イオン注入による不純物濃度によって、素子の閾値が支配されない。一方、幅ＬＢＰが０．５μｍの場合、イオン注入による不純物濃度と、拡散の横拡がりによる不純物濃度との、極大値の位置がＡ点で重なる。このため、Ａ点の不純物濃度で素子の閾値が決まるため、幅ＬＢＰが１．０μｍの場合と比べると、幅ＬＢＰが０．５μｍの場合は、素子の閾値が高くなる。
図１３は、図１の矢印ＩＩにおける不純物濃度について示す図である。矢印ＩＩは、図１に示すように、ゲート絶縁膜１０に垂直で、ゲート電極１１のエミッタ側の端部から０．５μｍの位置とする。図１３においては、横軸は、ｐボディ領域とゲート絶縁膜との界面の、ゲート電極のエミッタ側の端部から０．５μｍの位置を基準とした深さである。ここで、ｐボディ領域４とゲート絶縁膜１０との界面の深さを、Ｃ点で示す。また、縦軸は不純物濃度である。なお、実施の形態１にかかる半導体装置のチャネル長は１．４〜２．１μｍである。
図１３に示すように、ｐボディ領域とゲート絶縁膜との界面の不純物濃度は、２×１０17ｃｍ-3である。また、チャネル領域の下側の不純物濃度は、ｐボディ領域とゲート絶縁膜との界面の不純物濃度の３倍以上となる。これによって、低抵抗領域の不純物濃度が高く、低抵抗領域の抵抗率がｐボディ領域４とゲート絶縁膜１０との界面の抵抗率より高いことがわかる。
また、図１の符号３１で示す部分において、ｎ++エミッタ領域５と、ｐ低抵抗領域４１およびｐボディ領域４と、ｎ-ドリフト領域３と、からなるＮＰＮバイポーラトランジスタの増幅（ベース）効率のＧｕｍｍｅｌ数が大きくなり、ＮＰＮバイポーラトランジスタの増幅効率が小さくなるため、ラッチアップ現象の発生を抑制することができる。これによって、素子の短絡耐量が大きくなる。
つぎに、幅ＬＢＰと素子の閾値耐圧について説明する。図１４は、幅ＬＢＰに対する素子の閾値電圧を示す図である。横軸は幅ＬＢＰであり、縦軸は閾値電圧である。閾値電圧は、コレクタ−エミッタ間電圧ＶCEが５Ｖでコレクタ−エミッタ間電流ＩCEが１μＡの場合の、ゲート−エミッタ間電圧ＶGEである。また、図１４においては、硼素イオンのドーズ量が３．５×１０13、５．０×１０13ｃｍ-2の場合について測定した。図１４に示すように、いずれのドーズ量においても、幅ＬＢＰが０．５μｍまでは、幅ＬＢＰに対して閾値電圧が急激に減少し、幅ＬＢＰが０．５μｍより大きくなると幅ＬＢＰに対する閾値電圧の減少の割合が少なくなり、幅ＬＢＰが１．０μｍ以上になると、閾値電圧が一定となる。したがって、幅ＬＢＰは、０．５μｍより大きく、好ましくは１．０μｍ以上がよい。
つぎに、実施の形態１にかかる半導体装置および従来例の半導体装置における、ＨＳＦスイッチング短絡時間と短絡電流密度との関係について説明する。図１５は、実施の形態１にかかる半導体装置および従来例の半導体装置における、ＨＳＦスイッチング短絡時間と短絡電流密度との関係について示す図である。図１５において、縦軸はＨＳＦスイッチング短絡時間であり、横軸は短絡電流密度である。硼素イオンのドーズ量は、２．５×１０13〜５．０×１０13ｃｍ-2とした。また、図１５において、四角印（■）で示すのは、コレクタ−エミッタ間電圧ＶCEを２１０Ｖとした場合の、実施の形態１にかかる半導体装置のＨＳＦスイッチング短絡時間である。また、丸印（○）で示すのは、コレクタ−エミッタ間電圧ＶCEを１８０Ｖとした場合の、従来例の半導体装置のＨＳＦスイッチング短絡時間である。
図１５に示すように、ＨＳＦスイッチング短絡時間が同じ場合、実施の形態１にかかる半導体装置の短絡電流密度は、従来例の半導体装置の短絡電流密度の２倍以上である。また、短絡電流密度が同じ場合、実施の形態１にかかる半導体装置のＨＳＦスイッチング短絡時間は、従来例の半導体装置のＨＳＦスイッチング短絡時間の２倍程度である。
図１６は、動作電流と、短絡耐量と、の関係を示す図である。図１６においては、縦軸は短絡耐量であり、横軸は動作電流である。また、実施の形態１にかかる半導体装置の動作電流に対する短絡耐量を実線で示し、従来例の半導体装置の動作電流に対する短絡耐量を一点鎖線で示す。ただし、チャネル長およびゲート電圧の閾値は同様とする。動作電流は、エミッタ・コレクタ間電圧が一定の場合、ゲート・エミッタ間の電圧によって制御される。
いずれの半導体装置においても熱律速のため、図１６に示すように、動作電流が増大するにつれて、短絡耐量が減少し、最終的には飽和する。ここで、従来例の半導体装置と、実施の形態１にかかる半導体装置とを比べると、従来例の半導体装置は短絡耐量の減少が顕著である。その理由は、実施の形態１にかかる半導体装置が、パンチスルー現象をよりよく抑制しているからである。
なお、ＭＯＳＦＥＴ構造においては、デバイスの耐圧が高くなるにつれて、オン抵抗がｎ-ドリフト領域の抵抗によって決まる比率が高くなる。これに対して、オン抵抗がチャネルの抵抗によって受ける影響の比率が低くなるため、チャネル長が短縮されても、オン抵抗やオン電流に与える影響が少ない。このため、例えば耐圧が２００Ｖの、高耐圧のＭＯＳＦＥＴにおいては、チャネル長を短くすることは、それほど重要ではない。
一方、ＩＧＢＴ構造においては、オン状態のときに、ｐ+コレクタ領域からｎ-ドリフト領域に向かってホールが注入される。また、チャネルの、ｐボディ領域とゲート絶縁膜との界面から、電子が注入される。ホールおよび電子が注入されることで、伝導度変調が発生し、ｎ-ドリフト領域の抵抗値が、伝導度変調の発生していないときと比べて、数分の１から数百分の１程度になる。したがって、ＩＧＢＴにおいては、オン抵抗を低くするために、チャネル領域とｎ-ドリフト領域との割合が重要となる。チャネル長を短くすることで、オン抵抗を低減することができる。また、チャネル長を短くすると、チャネルへの電子の注入が多くなり、ｎ-ドリフト領域における伝導度変調が増加する。このように、チャネル長を短くすることは、ＩＧＢＴにおいては有効であることがわかる。実施の形態１においては、チャネル長は、１．４〜２．１μｍである。
実施の形態１によれば、ゲート絶縁膜とボディ領域の界面において不純物濃度が極大となる位置が２箇所となる。このため、低抵抗領域を形成する際のイオン注入のドーズ量が制限されない。したがって、低抵抗領域をゲート電極の下の領域に、所望の距離だけ伸ばすことができる。そして、ゲート電極１１の下の領域に設けられたｐ+低抵抗領域４１の幅ＬＢＰを、０．５μｍ以上、好ましくは１．０μｍ以上とすることで、短絡耐量の大きい半導体装置を製造することができる。
つぎに、実施の形態１にかかる半導体装置の変形例について説明する。図１７および図１８は、実施の形態１にかかる半導体装置の変形例の構成について示す説明図である。図１７に示す半導体装置は、図１に示す半導体装置と異なり、ｎバッファ領域７の表面層の一部に、ｐ+コレクタ領域ではなく、抵抗率の低いｎ型のｎ++ドレイン領域１８が設けられている。このため、図１７に示す半導体装置は、横型ＭＯＳＦＥＴ構造となる。ここで、ＩＧＢＴ構造におけるコレクタは、ＭＯＳＦＥＴ構造においては、ドレインと呼ばれる。また、ＩＧＢＴにおけるエミッタは、ＭＯＳＦＥＴ構造においては、ソースと呼ばれる。これらは、呼称は異なるが構造は同じであるため、本明細書においては同一の符号を付す。その他の構成および製造方法は、実施の形態１と同じである。したがって、実施の形態１と同様の構成については、同一の符号を付し、説明を省略する。このように、横型ＭＯＳＦＥＴ構造を有する半導体装置においても、実施の形態１と同様の効果を得ることができる。
また、図１８に示す半導体装置は、図１または図１７に示す半導体装置と異なり、ＳＯＩ基板ではなく、ｐ型のバルク基板５１を用いて作製されている。そして、ｐ型のバルク基板５１の表面に、ｎドリフト層が設けられている。その他の構成および製造方法は、実施の形態１と同じである。したがって、実施の形態１と同様の構成については、同一の符号を付し、説明を省略する。このように、バルク基板を用いて作製された半導体装置においても、実施の形態１と同様の効果を得ることができる。
（実施の形態２）
図１９は、実施の形態２にかかる半導体装置の構成を示す図である。図１９に示すように、実施の形態２にかかる半導体装置は、実施の形態１の半導体装置において、ｎバッファ領域７、ｐ+コレクタ領域８およびコレクタ電極１４が、ｎ-ドリフト領域３の、ｐボディ領域４が形成された面とは逆側の面に設けられている。したがって、実施の形態２にかかる半導体装置は、縦型ＩＧＢＴ構造を有している。このような縦型ＩＧＴ構造の半導体装置を製造する際には、ｐ+コレクタ領域８となるｐ+基板を用いればよい。このｐ+基板の一方の主面側の表面層にｎバッファ領域７を形成し、このｎバッファ領域７の表面層にｎ-ドリフト領域３を形成する。また、ｐ+基板の他方の主面側の表面にコレクタ電極１４を形成する。その他の構成および製造方法は、実施の形態１と同じである。したがって、実施の形態１と同様の構成については、同一の符号を付し、説明を省略する。
実施の形態２によれば、縦型のデバイスにおいても、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
図２０は、実施の形態３にかかる半導体装置の構成を示す図である。図２０に示すように、実施の形態３にかかる半導体装置は、実施の形態１の半導体装置において、ｐボディ領域４に第１ｎ+エミッタ領域５ａと第２ｎ+エミッタ領域５ｂが互いに離れて設けられている。ｐ++コンタクト領域６は、第１ｎ+エミッタ領域５ａおよび第２ｎ+エミッタ領域５ｂの間に、第１ｎ+エミッタ領域５ａおよび第２ｎ++エミッタ領域５ｂと接するように設けられている。ｐ+低抵抗領域４１は、第１ｎ+エミッタ領域５ａ、ｐ+コンタクト領域６および第２ｎ+エミッタ領域５ｂと、ｐボディ領域４との界面の付近に設けられている。
エミッタ電極１３は、第１ｎ+エミッタ領域５ａ、ｐ+コンタクト領域６および第２ｎ+エミッタ領域５ｂに接するように設けられており、第１ｎ+エミッタ領域５ａと、ｐ+コンタクト領域６と、第２ｎ+エミッタ領域５ｂと、を短絡している。第１ｎ+エミッタ領域５ａの一部、ｐボディ領域４およびｎ-ドリフト領域３の表面には、絶縁膜９に接する第１ゲート絶縁膜１０ａが設けられている。第１ゲート電極１１ａは、絶縁膜９の一部と第１ゲート絶縁膜１０ａの上に跨るように設けられている。また、第２ｎ+エミッタ領域５ｂの一部、ｐボディ領域４およびｎ-ドリフト領域３の表面には、第２ゲート絶縁膜１０ｂが設けられている。第１ゲート電極１１ｂは、第２ゲート絶縁膜１０ｂの上に設けられている。
また、実施の形態３にかかる半導体装置は、図２０の線分Ａ−Ａ'および線分Ｂ−Ｂ'を軸にそれそれ左右対称となるように半導体装置が形成されている。このように、実施の形態３の半導体装置は、一つの基板を共用して、複数のチャネルが形成されるマルチチャネル構造を有している。その他の構成は、実施の形態１と同じである。したがって、実施の形態１と同様の構成については、同一の符号を付し、説明を省略する。
実施の形態３によれば、マルチチャネル構造の半導体装置においても、実施の形態１および実施の形態２と同様の効果を得ることができる。
（実施の形態４）
図２１は、実施の形態４にかかる半導体装置の構成を示す図である。図２１に示すように、実施の形態４にかかる半導体装置は、中心軸Ｃ−Ｃ'によって中心対称の構造となっている。ここでは、中心軸Ｂ−Ｂ'の左側の構造のみを説明する。図２１に示すように、実施の形態４にかかる半導体装置は、実施の形態３の半導体装置において、一つの基板にプレーナゲート構造のデバイスと、トレンチゲート構造のデバイスと、をともに有している。
ｐボディ領域４に第１ｎ+エミッタ領域５ａと第２ｎ+エミッタ領域５ｂと第３ｎ+エミッタ領域５ｃが互いに離れて設けられている。第１ｐ++コンタクト領域６ａは、ｐボディ領域４の表面層の、第１ｎ+エミッタ領域５ａおよび第２ｎ+エミッタ領域５ｂの間に、第１ｎ+エミッタ領域５ａおよび第２ｎ+エミッタ領域５ｂと接するように設けられている。ｐボディ領域４の、第２ｎ+エミッタ領域５ｂと第３ｎ+エミッタ領域５ｃとの間には、第２ｎ+エミッタ領域５ｂと第３ｎ+エミッタ領域５ｃとに接するように、ｎ-ドリフト領域３に達する第１トレンチが設けられている。第２ｐ+コンタクト領域６ｂは、ｐボディ領域４の表面層に設けられている。第２ｐ+コンタクト領域６ｂは、第３ｎ+エミッタ領域５ｃによって第１トレンチと隔てられている。ｐ+低抵抗領域４１は、第１ｎ+エミッタ領域５ａ、第１ｐ++コンタクト領域６ａおよび第２ｎ+エミッタ領域５ｂと、ｐボディ領域４との界面の付近に設けられている。
第１エミッタ電極１３ａは、第１ｎ+エミッタ領域５ａ、第１ｐ+コンタクト領域６ａおよび第２ｎ+エミッタ領域５ｂに接するように設けられており、第１ｎ+エミッタ領域５ａと、第１ｐ+コンタクト領域６ａと、第２ｎ+エミッタ領域５ｂと、を短絡している。第２エミッタ電極１３ｂは、第２ｐ+コンタクト領域６ｂおよび第３ｎ+エミッタ領域５ｃに接するように設けられており、第２ｐ+コンタクト領域６ｂと、第３ｎ+エミッタ領域５ｃと、を短絡している。第１ｎ+エミッタ領域５ａの一部、ｐボディ領域４およびｎ-ドリフト領域３の表面には、第１絶縁膜９ａに接する第１ゲート絶縁膜１０ａが設けられている。第１ゲート電極１１ａは、第１絶縁膜９ａの一部と第１ゲート絶縁膜１０ａの上に跨るように設けられている。また、第１トレンチ内には第２ゲート絶縁膜１０ｂを介して第２ゲート電極１１ｂが設けられている。
さらに、ｎ-ドリフト領域３のｐボディ領域４と離れた領域に、ＢＯＸ領域２まで達する第２トレンチが設けられており、第２トレンチには第２絶縁膜９ｂが設けられている。第４ｎ+エミッタ領域５ｄは、ｎ-ドリフト領域３の表面層の、第２トレンチによってｐボディ領域４と分離された領域に設けられている。第３エミッタ電極１３ｃは、第４ｎ+エミッタ領域５ｄに接するように設けられている。ｎ-ドリフト領域３の表面層の、第４ｎ+エミッタ領域５ｄの一部と、第２トレンチと、ｐボディ領域４の一部と、第２ｐ+コンタクト領域６ｂの一部と、の上には第３絶縁膜９ｃが設けられている。その他の構成は、実施の形態１と同じである。したがって、実施の形態１と同様の構成については、同一の符号を付し、説明を省略する。
実施の形態４によれば、一つの基板にプレーナゲート構造のデバイスと、トレンチゲート構造のデバイスと、を有するマルチチャネル構造の半導体装置においても、実施の形態１、実施の形態２および実施の形態３と同様の効果を得ることができる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度などは一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では、第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置およびその製造方法は、車両のエンジンの制御やプラズマディスプレイの駆動回路に用いられるパワーデバイスに有用であり、特に、ボディ領域内にボディ領域より抵抗率の低い低抵抗領域が設けられた半導体装置に適している。
実施の形態１にかかる半導体装置の構成を示す図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置の製造方法を示す説明図である。 実施の形態１にかかる半導体装置および従来例の半導体装置の、表面距離に対する、ｐボディ領域とゲート絶縁膜との界面の不純物濃度について示す図である。 図１の矢印Ｉにおける不純物濃度について示す図である。 図１の矢印ＩＩにおける不純物濃度について示す図である。 幅ＬＢＰに対する素子の閾値電圧を示す図である。 実施の形態１にかかる半導体装置および従来例の半導体装置における、ＨＳＦスイッチング短絡時間と短絡電流密度との関係について示す図である。 動作電流と、短絡耐量と、の関係を示す図である。 実施の形態１にかかる半導体装置の変形例の構成について示す説明図である。 実施の形態１にかかる半導体装置の変形例の構成について示す説明図である。 実施の形態２にかかる半導体装置の構成を示す図である。 実施の形態３にかかる半導体装置の構成を示す図である。 実施の形態４にかかる半導体装置の構成を示す図である。 従来構造のパワーデバイスの構成の一例を示す図である。 従来構造のパワーデバイスの構成の一例を示す図である。 従来構造のパワーデバイスの構成の一例を示す図である。 従来構造のパワーデバイスの構成の一例を示す図である。 従来構造のパワーデバイスの構成の一例を示す図である。 従来構造のパワーデバイスの構成の一例を示す図である。
符号の説明
１ 支持基板
２ ＢＯＸ領域
３ ｎ-ドリフト領域
４ ｐボディ領域
５ ｎ+エミッタ領域（ｎ+ソース領域）
６ ｐ+コンタクト領域
７ ｎバッファ領域
８ ｐ+コレクタ領域（ｎ+ドレイン領域）
９ 絶縁膜
１０ ゲート絶縁膜
１１ ゲート電極
１２ ゲート側壁スペーサ
１３ エミッタ電極（ソース電極）
１４ コレクタ電極（ドレイン電極）
４１ ｐ+低抵抗領域

Claims (15)

  1. 第１導電型のドリフト領域の表面層に設けられた第２導電型のボディ領域と、
    前記ボディ領域の表面層に設けられたエミッタ領域と、
    前記ボディ領域の表面層に、前記エミッタ領域と接するように設けられた、前記ボディ領域よりも抵抗率の低いコンタクト領域と、
    前記ドリフト領域の表面層に前記ボディ領域と離れて設けられた第２導電型のコレクタ領域と、
    前記エミッタ領域と前記ドリフト領域の間の前記ボディ領域の表面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられたゲート電極と、
    前記ボディ領域内の、前記ボディ領域と、前記エミッタ領域および前記コンタクト領域との界面に設けられた第２導電型の低抵抗領域と、
    を備え、
    前記低抵抗領域を含む前記ボディ領域は、前記ゲート絶縁膜との界面で不純物濃度が極大となる位置が２箇所あることを特徴とする半導体装置。
  2. 第１導電型のドリフト領域の表面層に設けられた第２導電型のボディ領域と、
    前記ボディ領域の表面層に設けられたソース領域と、
    前記ボディ領域の表面層に、前記ソース領域と接するように設けられた、前記ボディ領域よりも抵抗率の低いコンタクト領域と、
    前記ドリフト領域の表面層に前記ボディ領域と離れて設けられた第１導電型のドレイン領域と、
    前記ソース領域と前記ドリフト領域の間の前記ボディ領域の表面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられたゲート電極と、
    前記ボディ領域内の、前記ボディ領域と、前記ソース領域および前記コンタクト領域との界面に設けられた第２導電型の低抵抗領域と、
    を備え、
    前記低抵抗領域を含む前記ボディ領域は、前記ゲート絶縁膜との界面で不純物濃度が極大となる位置が２箇所あることを特徴とする半導体装置。
  3. 前記低抵抗領域の、前記ゲート電極の下に設けられている部分の幅が、当該ゲート電極のエミッタ側もしくはソース側の端部から０．５μｍより大きいことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記低抵抗領域の、前記ゲート電極の下に設けられている領域の幅が、好ましくは、当該ゲート電極のエミッタ側もしくはソース側の端部から１．０μｍ以上であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記低抵抗領域の不純物濃度がピークとなる位置は、前記ボディ領域と前記ゲート絶縁膜との界面には接していないことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
  6. 前記ドリフト領域が、支持基板の上に埋め込み絶縁膜を介して設けらていることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
  7. 前記ドリフト領域が、第２導電型の半導体基板の表面層に設けられていることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
  8. 第１導電型のドリフト領域の表面層に第２導電型のボディ領域を形成するボディ領域形成工程と、
    前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する低抵抗領域形成工程と、
    前記ボディ領域の表面層に、第１導電型のエミッタ領域を形成するエミッタ領域形成工程と、
    前記ボディ領域の表面層に、前記エミッタ領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成するとともに、前記ドリフト領域の表面層に、前記ボディ領域と離れるように、第２導電型のコレクタ領域を形成するコンタクト・コレクタ領域形成工程と、
    前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
    前記エミッタ領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
    前記エミッタ領域および前記コンタクト領域の表面に接するように、エミッタ電極を形成するエミッタ電極形成工程と、
    前記コレクタ領域の表面に接するように、コレクタ電極を形成するコレクタ電極形成工程と、
    を含み、
    前記低抵抗領域形成工程は、前記ゲート電極形成工程の前に行い、前記エミッタ領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。
  9. 第１導電型のドリフト領域の表面層に第２導電型のボディ領域を形成するボディ領域形成工程と、
    前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する低抵抗領域形成工程と、
    前記ボディ領域の表面層に、第１導電型のソース領域を形成するソース領域形成工程と、
    前記ボディ領域の表面層に、前記ソース領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成するとともに前記ドリフト領域の表面層に、前記ボディ領域と離れるように、第１導電型のドレイン領域を形成するコンタクト・ドレイン領域形成工程と、
    前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
    前記ソース領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
    前記ソース領域および前記コンタクト領域の表面に接するように、ソース電極を形成するソース電極形成工程と、
    前記ドレイン領域の表面に接するように、ドレイン電極を形成するドレイン電極形成工程と、
    を含み、
    前記低抵抗領域形成工程は、前記ゲート電極形成工程の前に行い、前記ソース領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。
  10. 第２導電型のコレクタ領域の一方の主面側の表面層に、第１導電型のドリフト領域を形成するドリフト領域形成工程と、
    前記ドリフト領域の表面層に第２導電型のボディ領域を形成するボディ領域形成工程と、
    前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する低抵抗領域形成工程と、
    前記ボディ領域の表面層に、第１導電型のエミッタ領域を形成するエミッタ領域形成工程と、
    前記ボディ領域の表面層に、前記エミッタ領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成コンタクト領域形成工程と、
    前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
    前記エミッタ領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
    前記エミッタ領域および前記コンタクト領域の表面に接するように、エミッタ電極を形成するエミッタ電極形成工程と、
    前記コレクタ領域の他方の主面側の表面に接するように、コレクタ電極を形成するコレクタ電極形成工程と、
    を含み、
    前記低抵抗領域形成工程は、前記ゲート電極形成工程の前に行い、前記エミッタ領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。
  11. 第２導電型のドレイン領域の一方の主面側の表面層に、第１導電型のドリフト領域を形成するドリフト領域形成工程と、
    前記ドリフト領域の表面層に第２導電型のボディ領域を形成するボディ領域形成工程と、
    前記ボディ領域内に、当該ボディ領域よりも抵抗率の低い第２導電型の低抵抗領域を形成する低抵抗領域形成工程と、
    前記ボディ領域の表面層に、第１導電型のソース領域を形成するソース領域形成工程と、
    前記ボディ領域の表面層に、前記ソース領域と接するように、前記ボディ領域よりも抵抗率の低いコンタクト領域を形成するコンタクト領域形成工程と、
    前記ドリフト領域の上に絶縁膜を形成する絶縁膜形成工程と、
    前記ソース領域と前記ドリフト領域の間の前記ボディ領域の表面上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
    前記ソース領域および前記コンタクト領域の表面に接するように、ソース電極を形成するソース電極形成工程と、
    前記ドレイン領域の他方の主面側の表面に接するように、ドレイン電極を形成するドレイン電極形成工程と、
    を含み、
    前記低抵抗領域形成工程は、前記ゲート電極形成工程の前に行い、前記ソース領域形成工程は、前記ゲート電極形成工程の後に行うことを特徴とする半導体装置の製造方法。
  12. 前記ボディ領域形成工程においては、前記ボディ領域を拡散による横拡がりによって形成し、
    前記低抵抗領域形成工程においては、前記低抵抗領域をイオン注入によって形成することを特徴とする請求項８〜１１のいずれか一つに記載の半導体装置の製造方法。
  13. 前記低抵抗領域形成工程においては、硼素イオンを、１００ｋｅＶ以上２００ｋｅＶ以下の加速電圧でイオン注入をおこなうことで、前記低抵抗領域を形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記低抵抗領域形成工程においては、硼素イオンを、１×１０13ｃｍ-2以上５×１０13ｃｍ-2以下のドーズ量でイオン注入をおこなうことで、前記低抵抗領域を形成することを特徴とする請求項１２または１３に記載の半導体装置の製造方法。
  15. 前記低抵抗領域形成工程と前記ゲート絶縁膜形成工程との間に、
    窒素雰囲気内で、９００℃以上９６０℃以下の温度で、２０分間以上４０分間以下のアニール処理をおこない、前記低抵抗領域の拡散を抑制し、前記低抵抗領域形成工程における結晶格子の乱れを回復するアニール工程を含むことを特徴とする請求項８〜１４のいずれか一つに記載の半導体装置の製造方法。
JP2008005013A 2008-01-11 2008-01-11 半導体装置およびその製造方法 Expired - Fee Related JP5272410B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008005013A JP5272410B2 (ja) 2008-01-11 2008-01-11 半導体装置およびその製造方法
US12/318,868 US7999317B2 (en) 2008-01-11 2009-01-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005013A JP5272410B2 (ja) 2008-01-11 2008-01-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009170552A true JP2009170552A (ja) 2009-07-30
JP5272410B2 JP5272410B2 (ja) 2013-08-28

Family

ID=40930796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005013A Expired - Fee Related JP5272410B2 (ja) 2008-01-11 2008-01-11 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7999317B2 (ja)
JP (1) JP5272410B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169348A (ja) * 2011-02-10 2012-09-06 Denso Corp 半導体装置
KR20200001880A (ko) * 2018-06-28 2020-01-07 경희대학교 산학협력단 그래핀 실리콘 접합 트랜지스터
JP2021521629A (ja) * 2018-04-03 2021-08-26 日本テキサス・インスツルメンツ合同会社 トランジスタを製造する方法
JP2022548084A (ja) * 2019-10-21 2022-11-16 ▲東▼南大学 横方向二重拡散金属酸化物半導体デバイス

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114750B2 (en) * 2008-04-17 2012-02-14 International Business Machines Corporation Lateral diffusion field effect transistor with drain region self-aligned to gate electrode
JP5124533B2 (ja) * 2009-06-30 2013-01-23 株式会社日立製作所 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置
CN102487078A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 绝缘栅双极型功率管及其制造方法
JP5734725B2 (ja) * 2011-04-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8704328B2 (en) * 2011-06-24 2014-04-22 Fuji Electric Co., Ltd. High-voltage integrated circuit device
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
US8482066B2 (en) * 2011-09-02 2013-07-09 Macronix International Co., Ltd. Semiconductor device
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法
US8835978B2 (en) * 2012-05-14 2014-09-16 Infineon Technologies Ag Lateral transistor on polymer
US8735937B2 (en) * 2012-05-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fully isolated LIGBT and methods for forming the same
CN102769038B (zh) * 2012-06-30 2014-12-10 东南大学 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管
US9076837B2 (en) * 2012-07-06 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral insulated gate bipolar transistor structure with low parasitic BJT gain and stable threshold voltage
CN102832232B (zh) * 2012-08-14 2014-12-10 东南大学 一种高维持电压的可控硅横向双扩散金属氧化物半导体管
US8896061B2 (en) * 2012-09-14 2014-11-25 Macronix International Co., Ltd. Field device and method of operating high voltage semiconductor device applied with the same
CN103413824B (zh) * 2013-07-17 2015-12-23 电子科技大学 一种rc-ligbt器件及其制作方法
JP2015026751A (ja) * 2013-07-29 2015-02-05 株式会社日立製作所 横型バイポーラトランジスタおよびその製造方法
KR101467703B1 (ko) * 2013-10-10 2014-12-02 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
CN103779404B (zh) * 2014-01-24 2016-03-30 东南大学 P沟道注入效率增强型绝缘栅双极型晶体管
US9263436B2 (en) * 2014-04-30 2016-02-16 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
CN105990408A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管
US11482543B2 (en) * 2020-05-29 2022-10-25 metaMOS Solutions Inc. Radio frequency (RF) amplifier device on silicon-on-insulator (SOI) and method for fabricating thereof
TWI818371B (zh) * 2021-01-12 2023-10-11 立錡科技股份有限公司 高壓元件及其製造方法
DE102022128549B3 (de) 2022-10-27 2023-12-07 Infineon Technologies Ag Feldeffekttransistor mit drainerweiterungsgebiet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277734A (ja) * 1999-03-29 2000-10-06 Sharp Corp 絶縁ゲート型半導体装置及びその製造方法
JP2002141502A (ja) * 2000-11-02 2002-05-17 Rohm Co Ltd 半導体装置およびその製造方法
JP2005064472A (ja) * 2003-07-25 2005-03-10 Fuji Electric Device Technology Co Ltd 半導体装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817233B2 (ja) * 1987-11-11 1996-02-21 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPH04322470A (ja) * 1991-04-23 1992-11-12 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
EP0537684B1 (en) * 1991-10-15 1998-05-20 Texas Instruments Incorporated Improved performance lateral double-diffused MOS transistor and method of fabrication thereof
JPH06244430A (ja) 1993-02-16 1994-09-02 Fuji Electric Co Ltd 半導体装置
US5349225A (en) * 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
JP3125567B2 (ja) * 1994-03-28 2001-01-22 富士電機株式会社 絶縁ゲート型サイリスタ
US5665988A (en) * 1995-02-09 1997-09-09 Fuji Electric Co., Ltd. Conductivity-modulation semiconductor
US6064086A (en) * 1995-08-24 2000-05-16 Kabushiki Kaisha Toshiba Semiconductor device having lateral IGBT
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US5970343A (en) * 1998-08-12 1999-10-19 Harris Corp. Fabrication of conductivity enhanced MOS-gated semiconductor devices
US6117738A (en) * 1998-11-20 2000-09-12 United Microelectronics Corp. Method for fabricating a high-bias semiconductor device
US6424005B1 (en) * 1998-12-03 2002-07-23 Texas Instruments Incorporated LDMOS power device with oversized dwell
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
US6222233B1 (en) * 1999-10-04 2001-04-24 Xemod, Inc. Lateral RF MOS device with improved drain structure
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP2002237591A (ja) * 2000-12-31 2002-08-23 Texas Instruments Inc Ｄｍｏｓトランジスタ・ソース構造とその製法
JP2002270844A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
US6822292B2 (en) * 2001-11-21 2004-11-23 Intersil Americas Inc. Lateral MOSFET structure of an integrated circuit having separated device regions
US6847081B2 (en) * 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US20030107050A1 (en) * 2001-12-10 2003-06-12 Koninklijke Philips Electronics N.V. High frequency high voltage silicon-on-insulator device with mask variable inversion channel and method for forming the same
EP1321985B1 (en) * 2001-12-20 2007-10-24 STMicroelectronics S.r.l. Method of integrating metal oxide semiconductor field effect transistors
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
JP4193662B2 (ja) 2003-09-30 2008-12-10 富士電機デバイステクノロジー株式会社 トレンチ横型伝導度変調半導体装置および半導体装置の製造方法
SE0302594D0 (sv) * 2003-09-30 2003-09-30 Infineon Technologies Ag Vertical DMOS transistor device, integrated circuit, and fabrication method thereof
EP1577952B1 (en) * 2004-03-09 2018-07-04 STMicroelectronics Srl Method of making a high voltage insulated gate field-effect transistor
US7238986B2 (en) * 2004-05-03 2007-07-03 Texas Instruments Incorporated Robust DEMOS transistors and method for making the same
JP4387291B2 (ja) 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
US7928470B2 (en) * 2005-11-25 2011-04-19 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same
CN101034671B (zh) * 2006-03-02 2010-12-08 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
US7605446B2 (en) * 2006-07-14 2009-10-20 Cambridge Semiconductor Limited Bipolar high voltage/power semiconductor device having first and second insulated gated and method of operation
US7531888B2 (en) * 2006-11-30 2009-05-12 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
JP2008147318A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 高耐圧半導体装置及びその製造方法
JP5261927B2 (ja) * 2006-12-11 2013-08-14 パナソニック株式会社 半導体装置
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277734A (ja) * 1999-03-29 2000-10-06 Sharp Corp 絶縁ゲート型半導体装置及びその製造方法
JP2002141502A (ja) * 2000-11-02 2002-05-17 Rohm Co Ltd 半導体装置およびその製造方法
JP2005064472A (ja) * 2003-07-25 2005-03-10 Fuji Electric Device Technology Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169348A (ja) * 2011-02-10 2012-09-06 Denso Corp 半導体装置
JP2021521629A (ja) * 2018-04-03 2021-08-26 日本テキサス・インスツルメンツ合同会社 トランジスタを製造する方法
KR20200001880A (ko) * 2018-06-28 2020-01-07 경희대학교 산학협력단 그래핀 실리콘 접합 트랜지스터
KR102109712B1 (ko) * 2018-06-28 2020-05-12 경희대학교 산학협력단 그래핀 실리콘 접합 트랜지스터
JP2022548084A (ja) * 2019-10-21 2022-11-16 ▲東▼南大学 横方向二重拡散金属酸化物半導体デバイス
JP7269593B2 (ja) 2019-10-21 2023-05-09 ▲東▼南大学 横方向二重拡散金属酸化物半導体デバイス

Also Published As

Publication number Publication date
US7999317B2 (en) 2011-08-16
JP5272410B2 (ja) 2013-08-28
US20090194785A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
JP5272410B2 (ja) 半導体装置およびその製造方法
JP6400778B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US7737490B2 (en) Vertical and trench type insulated gate MOS semiconductor device
JP5596278B2 (ja) トレンチ型絶縁ゲートｍｏｓ半導体装置
JP5543364B2 (ja) 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法
JP5102411B2 (ja) 半導体装置およびその製造方法
US7759711B2 (en) Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same
US10916628B2 (en) Semiconductor device
JP4840551B2 (ja) Ｍｏｓトランジスタ
KR20080111943A (ko) 반도체 소자 및 그의 제조 방법
JP7127389B2 (ja) 炭化珪素半導体装置
JP2002164542A (ja) 集積回路装置及びその製造方法
US9698024B2 (en) Partial SOI on power device for breakdown voltage improvement
JP7327672B2 (ja) 半導体装置
JP5597963B2 (ja) 半導体装置
JPH10335630A (ja) 半導体装置及びその製造方法
JP4229033B2 (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
US20230369475A1 (en) Insulated-gate bipolar transistor (igbt) device with 3d isolation
WO2023112547A1 (ja) 半導体装置
KR100277680B1 (ko) 개선된 엘아이지비티 전력소자
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법
CN116705604A (zh) 双沟槽mosfet器件及其提高耐压能力的制备方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20101215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5272410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees