JP4193662B2 - トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 - Google Patents
トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4193662B2 JP4193662B2 JP2003342085A JP2003342085A JP4193662B2 JP 4193662 B2 JP4193662 B2 JP 4193662B2 JP 2003342085 A JP2003342085 A JP 2003342085A JP 2003342085 A JP2003342085 A JP 2003342085A JP 4193662 B2 JP4193662 B2 JP 4193662B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor region
- trench
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は、実施の形態1のIGBTの構成(単位セル分)を示す断面図である。図1に示すように、実施の形態1では、SOI基板が用いられている。p-半導体等よりなる支持基板1の上に酸化膜等の絶縁層2が設けられており、さらにその上に活性層となるn-半導体層3が設けられている。そして、絶縁層2と半導体層3との間には、半導体層3に比べて抵抗率が非常に低いn+半導体よりなる第7の半導体領域18が設けられている。この第7の半導体領域18は金属汚染に対するゲッタリング効果を有する。つまり、第7の半導体領域18はゲッター層を兼ねている。
図18は、実施の形態2のIGBTの構成(単位セル分)を示す断面図である。図18に示すように、実施の形態2は、図1に示す実施の形態1と相補的なpチャネルIGBTであり、絶縁層2よりも上の部分において実施の形態1と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態1と同じである。したがって、実施の形態1の説明においてつぎのような読み替えをおこなうものとし、実施の形態2の詳細な説明を省略する。なお、実施の形態1と同様の構成については同一の符号を付す。
図19は、実施の形態3のIGBTの構成(単位セル分)を示す断面図である。図19に示すように、実施の形態3は、図1に示す実施の形態1において、エミッタ電極となる第1の電極7が従来の表面型の電極となっているものである。したがって、実施の形態3では第3のトレンチ19は存在しない。また、第4の半導体領域5は、エミッタ領域となる第3の半導体領域6の下とコレクタ側の横に設けられる。エミッタ電極となる第1の電極7は、第3の半導体領域6と第4の半導体領域5の両方に電気的に接続する。
図24は、実施の形態4のIGBTの構成(単位セル分)を示す断面図である。図24に示すように、実施の形態4は、図19に示す実施の形態3と相補的なpチャネルIGBTであり、絶縁層2よりも上の部分において実施の形態3と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態3と同じである。したがって、実施の形態3および実施の形態1の説明において実施の形態2と同様な読み替えをおこなうものとし、実施の形態4の詳細な説明を省略する。
図25は、実施の形態5のIGBTの構成(単位セル分)を示す断面図である。図25に示すように、実施の形態5は、図1に示す実施の形態1において、フィールドプレートとなる導電体14がなく、その分、第2の絶縁膜13が厚く形成されているものである。したがって、半導体層3と第2の半導体領域4とのPN接合の近傍に厚い絶縁膜が形成されていることになる。このようにすることによって、金属プラグ10,23よりなるコレクタ電極(第2の電極)から来る電界を低くすることができる。
図27は、実施の形態6のIGBTの構成(単位セル分)を示す断面図である。図27に示すように、実施の形態6は、図25に示す実施の形態5と相補的なpチャネルIGBTであり、絶縁層2よりも上の部分において実施の形態5と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態5と同じである。したがって、実施の形態5および実施の形態1の説明において実施の形態2と同様な読み替えをおこなうものとし、実施の形態6の詳細な説明を省略する。
図28は、実施の形態7のIGBTの構成(単位セル分)を示す断面図である。図28に示すように、実施の形態7は、図1に示す実施の形態1において、エミッタ電極となる第1の電極7が従来の表面型の電極となっているものである。したがって、実施の形態7では第3のトレンチ19は存在しない。また、第4の半導体領域5は、エミッタ領域となる第3の半導体領域6の下とコレクタ側の横に設けられており、エミッタ電極となる第1の電極7は、第3の半導体領域6と第4の半導体領域5の両方に電気的に接続する。
図29は、実施の形態8のIGBTの構成(単位セル分)を示す断面図である。図29に示すように、実施の形態8は、図28に示す実施の形態7と相補的なpチャネルIGBTであり、絶縁層2よりも上の部分において実施の形態7と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態7と同じである。したがって、実施の形態7および実施の形態1の説明において実施の形態2と同様な読み替えをおこなうものとし、実施の形態8の詳細な説明を省略する。
図30は、実施の形態9のIGBTの構成(単位セル分)を示す断面図である。図30に示すように、実施の形態9は、図1に示す実施の形態1において、支持基板1、絶縁層2、第7の半導体領域18および半導体層3よりなるSOI基板の代わりに、p-半導体等よりなる支持基板71上に活性層となるn-半導体層73をエピタキシャル成長させたエピタキシャル基板を用いたものである。その他の構成は実施の形態1と同じである。実施の形態1と同様の構成については同一の符号を付し、説明を省略する。また、実施の形態9の作用および製造方法はおおよそ実施の形態1と同じである。
図32は、実施の形態10のIGBTの構成(単位セル分)を示す断面図である。図32に示すように、実施の形態10は、図30に示す実施の形態9と相補的なpチャネルIGBTであり、実施の形態9と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態9と同じである。したがって、実施の形態9および実施の形態1の説明において実施の形態2と同様な読み替えをおこなうものとし、実施の形態10の詳細な説明を省略する。ただし、p-半導体等よりなる支持基板71を、n-半導体等よりなる支持基板81と読み替え、n-半導体層73を、p-半導体層83と読み替える。
図33は、実施の形態11のIGBTの構成(単位セル分)を示す断面図である。図33に示すように、実施の形態11は、図1に示す実施の形態1において、支持基板1、絶縁層2、第7の半導体領域18および半導体層3よりなるSOI基板の代わりに、p-半導体等よりなる支持基板71上に活性層となるn-半導体層73をエピタキシャル成長させたエピタキシャル基板を用いたものである。
図34は、実施の形態12のIGBTの構成(単位セル分)を示す断面図である。図34に示すように、実施の形態12は、図33に示す実施の形態11と相補的なpチャネルIGBTであり、実施の形態11と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態11と同じである。したがって、実施の形態11および実施の形態1の説明において実施の形態2と同様な読み替えをおこなうものとし、実施の形態12の詳細な説明を省略する。ただし、p-半導体等よりなる支持基板71を、n-半導体等よりなる支持基板81と読み替え、n-半導体層73を、p-半導体層83と読み替える。
図35は、実施の形態13のIGBTの構成(単位セル分)を示す断面図である。図35に示すように、実施の形態13は、図1に示す実施の形態1において、支持基板1、絶縁層2、第7の半導体領域18および半導体層3よりなるSOI基板の代わりに、p-半導体等よりなる支持基板71上に活性層となるn-半導体層73をエピタキシャル成長させたエピタキシャル基板を用いたものである。
図36は、実施の形態14のIGBTの構成(単位セル分)を示す断面図である。図36に示すように、実施の形態14は、図35に示す実施の形態13と相補的なpチャネルIGBTであり、実施の形態13と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態13と同じである。したがって、実施の形態13および実施の形態1の説明において実施の形態2と同様な読み替えをおこなうものとし、実施の形態14の詳細な説明を省略する。ただし、p-半導体等よりなる支持基板71を、n-半導体等よりなる支持基板81と読み替え、n-半導体層73を、p-半導体層83と読み替える。
図37は、実施の形態15のIGBTの構成(単位セル分)を示す断面図である。図37に示すように、実施の形態15は、図1に示す実施の形態1において、支持基板1、絶縁層2、第7の半導体領域18および半導体層3よりなるSOI基板の代わりに、p-半導体等よりなる支持基板71上に活性層となるn-半導体層73をエピタキシャル成長させたエピタキシャル基板を用いたものである。
図38は、実施の形態16のIGBTの構成(単位セル分)を示す断面図である。図38に示すように、実施の形態16は、図37に示す実施の形態15と相補的なpチャネルIGBTであり、実施の形態15と導電型が異なることを除いて、構成、作用および製造方法とも実施の形態15と同じである。したがって、実施の形態15および実施の形態1の説明において実施の形態2と同様な読み替えをおこなうものとし、実施の形態16の詳細な説明を省略する。ただし、p-半導体等よりなる支持基板71を、n-半導体等よりなる支持基板81と読み替え、n-半導体層73を、p-半導体層83と読み替える。
2 絶縁層
3,53,73,83 半導体層
4,54 第2の半導体領域
5,55 第4の半導体領域
6,56 第3の半導体領域
7 第1の電極
8 制御電極
9 第1の絶縁膜
10,23 第2の電極
11,61 第5の半導体領域
12,62 第6の半導体領域
13 第2の絶縁膜
14 導電体
17,67 第1の半導体領域
18,68 第7の半導体領域
19 第3のトレンチ
20 第1のトレンチ
21 第2のトレンチ
22 第3の絶縁膜
Claims (7)
- 絶縁層により支持基板から絶縁された第1導電型の半導体層と、
前記半導体層の表面層の一部に設けられた第1導電型で前記半導体層よりも抵抗率の低い第1の半導体領域と、
前記半導体層の表面層の一部に前記第1の半導体領域と接して設けられた第2導電型の第2の半導体領域と、
前記第2の半導体領域の表面上に第1の絶縁膜を介して設けられた制御電極と、
前記第2の半導体領域の表面層の一部に設けられた第1導電型の第3の半導体領域と、
前記第3の半導体領域の下に前記制御電極の第3の半導体領域側の終端に整合するように形成された第2導電型で前記第2の半導体領域よりも抵抗率の低い第4の半導体領域と、
前記第3の半導体領域および前記第4の半導体領域の両方に電気的に接続する第1の電極と、
前記制御電極に対して前記第1の電極と同じ側で、かつ前記第1の電極よりも前記制御電極から離れた位置で前記第2の半導体領域を貫通して前記半導体層に達する第1のトレンチと、
前記第1のトレンチの側面に設けられた第2の絶縁膜と、
前記第1のトレンチの底面からさらに前記半導体層の深い位置に達する第2のトレンチと、
前記第2のトレンチの下に設けられた第1導電型で前記半導体層よりも抵抗率の低い第5の半導体領域と、
前記第5の半導体領域内に設けられた第2導電型の第6の半導体領域と、
前記第1のトレンチおよび前記第2のトレンチの内側に設けられた第3の絶縁膜と、
前記第3の絶縁膜により囲まれる領域を通って前記第2のトレンチの底面で前記第6の半導体領域に電気的に接続する第2の電極と、
を備えることを特徴とするトレンチ横型伝導度変調半導体装置。 - 前記絶縁層と前記半導体層との間に第1導電型で前記半導体層よりも抵抗率の低い第7の半導体領域をさらに備えることを特徴とする請求項1に記載のトレンチ横型伝導度変調半導体装置。
- 支持基板上にエピタキシャル成長された第1導電型の半導体層と、
前記半導体層の表面層の一部に設けられた第1導電型で前記半導体層よりも抵抗率の低い第1の半導体領域と、
前記半導体層の表面層の一部に前記第1の半導体領域と接して設けられた第2導電型の第2の半導体領域と、
前記第2の半導体領域の表面上に第1の絶縁膜を介して設けられた制御電極と、
前記第2の半導体領域の表面層の一部に設けられた第1導電型の第3の半導体領域と、
前記第3の半導体領域の下に前記制御電極の第3の半導体領域側の終端に整合するように形成された第2導電型で前記第2の半導体領域よりも抵抗率の低い第4の半導体領域と、
前記第3の半導体領域および前記第4の半導体領域の両方に電気的に接続する第1の電極と、
前記制御電極に対して前記第1の電極と同じ側で、かつ前記第1の電極よりも前記制御電極から離れた位置で前記第2の半導体領域を貫通して前記半導体層に達する第1のトレンチと、
前記第1のトレンチの側面に設けられた第2の絶縁膜と、
前記第1のトレンチの底面からさらに前記半導体層の深い位置に達する第2のトレンチと、
前記第2のトレンチの下に設けられた第1導電型で前記半導体層よりも抵抗率の低い第5の半導体領域と、
前記第5の半導体領域内に設けられた第2導電型の第6の半導体領域と、
前記第1のトレンチおよび前記第2のトレンチの内側に設けられた第3の絶縁膜と、
前記第3の絶縁膜により囲まれる領域を通って前記第2のトレンチの底面で前記第6の半導体領域に電気的に接続する第2の電極と、
を備えることを特徴とするトレンチ横型伝導度変調半導体装置。 - 前記第1の電極は、前記第3の半導体領域を貫通して前記第4の半導体領域に達する第3のトレンチ内に埋め込まれていることを特徴とする請求項1〜3のいずれか一つに記載のトレンチ横型伝導度変調半導体装置。
- 前記第2の絶縁膜と前記第3の絶縁膜との間に、前記半導体層と前記第2の半導体領域とのPN接合面よりも深い位置まで伸びる導電体をさらに備えることを特徴とする請求項1〜4のいずれか一つに記載のトレンチ横型伝導度変調半導体装置。
- 半導体基板に深さの異なる2つのトレンチを形成し、これらトレンチ内に金属層を充填する半導体装置の製造方法において、
前記2つのトレンチのうち一方のトレンチを形成する工程と、
該一方のトレンチ内に犠牲層を形成する工程と、
前記2つのトレンチのうち他方のトレンチを形成する工程と、
該他方のトレンチ内に金属層を充填する工程と、
前記一方のトレンチ内の前記犠牲層を除去する工程と、
前記一方のトレンチ内に金属層を充填する工程と、
を含んだことを特徴とする半導体装置の製造方法。 - 前記犠牲層を形成する工程の前に、トレンチ内のダメージを除去する工程を含んだことを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003342085A JP4193662B2 (ja) | 2003-09-30 | 2003-09-30 | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003342085A JP4193662B2 (ja) | 2003-09-30 | 2003-09-30 | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109226A JP2005109226A (ja) | 2005-04-21 |
JP4193662B2 true JP4193662B2 (ja) | 2008-12-10 |
Family
ID=34536483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003342085A Expired - Lifetime JP4193662B2 (ja) | 2003-09-30 | 2003-09-30 | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4193662B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112005003720T5 (de) | 2005-10-12 | 2008-09-11 | Fuji Electric Holdings Co., Ltd., Kawasaki | SOI-Trench-Lateral-IGBT |
JP5272410B2 (ja) | 2008-01-11 | 2013-08-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2003
- 2003-09-30 JP JP2003342085A patent/JP4193662B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005109226A (ja) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9153676B2 (en) | Insulated gate bipolar transistor | |
KR100780967B1 (ko) | 고전압용 쇼트키 다이오드 구조체 | |
WO2007043170A1 (ja) | Soiトレンチ横型igbt | |
KR20030064753A (ko) | 반도체 장치 및 반도체 장치의 형성 방법 | |
JP2010153864A (ja) | 半導体ダイ上に製造されるパワートランジスタデバイス | |
KR960043266A (ko) | 모오스 게이트형 전력 트랜지스터 | |
JP4618629B2 (ja) | 誘電体分離型半導体装置 | |
US20180261594A1 (en) | Semiconductor device | |
KR102088181B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
US20220320322A1 (en) | Igbt with a variation of trench oxide thickness regions | |
EP3474330B1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
JP4232645B2 (ja) | トレンチ横型半導体装置およびその製造方法 | |
CN110943124A (zh) | Igbt芯片及其制造方法 | |
JP4725040B2 (ja) | Soiトレンチ横型igbt | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JP5087816B2 (ja) | 半導体装置およびその製造方法 | |
JP2005191263A (ja) | 半導体装置 | |
JP4193662B2 (ja) | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 | |
JP2003031821A (ja) | 半導体装置 | |
KR20080068658A (ko) | Soi 트렌치 횡형 igbt | |
CN113451296B (zh) | 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法 | |
US20150115351A1 (en) | Integrated Circuit and Method of Manufacturing an Integrated Circuit | |
JP4617688B2 (ja) | トレンチ横型半導体装置およびその製造方法 | |
JP2013251467A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH09260648A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |