JP2002141502A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002141502A JP2002141502A JP2000336314A JP2000336314A JP2002141502A JP 2002141502 A JP2002141502 A JP 2002141502A JP 2000336314 A JP2000336314 A JP 2000336314A JP 2000336314 A JP2000336314 A JP 2000336314A JP 2002141502 A JP2002141502 A JP 2002141502A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- concentration
- body region
- channel formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 210000000746 body region Anatomy 0.000 claims abstract description 130
- 239000012535 impurity Substances 0.000 claims abstract description 96
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 61
- 238000009792 diffusion process Methods 0.000 claims description 78
- 238000002513 implantation Methods 0.000 claims description 65
- 238000005468 ion implantation Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 36
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 37
- 239000010410 layer Substances 0.000 description 31
- 229910052796 boron Inorganic materials 0.000 description 29
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 28
- 238000010438 heat treatment Methods 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 寄生トランジスタによる２次降伏現象を抑制
しつつ所望の動作特性を維持することのできるＤ−ＭＯ
ＳＦＥＴを備えた半導体装置を提供する。 【解決手段】 チャネル形成領域ＣＨの不純物濃度を従
来のＤ−ＭＯＳＦＥＴと同程度に抑えつつ、不純物濃度
がチャネル形成領域ＣＨのそれより高い下部高濃度領域
３４をボディ領域３６の下部に設けている。チャネル形
成領域ＣＨの不純物濃度を抑えることで、Ｄ−ＭＯＳＦ
ＥＴ２０のしきい値電圧が従来より高くなることを防ぐ
ことができる。下部高濃度領域３４を設けることで、ボ
ディ領域３６に生ずる寄生トランジスタの寄生ベース抵
抗値を小さくすることが可能となるため、寄生トランジ
スタによる２次降伏現象を抑制することができる。
しつつ所望の動作特性を維持することのできるＤ−ＭＯ
ＳＦＥＴを備えた半導体装置を提供する。 【解決手段】 チャネル形成領域ＣＨの不純物濃度を従
来のＤ−ＭＯＳＦＥＴと同程度に抑えつつ、不純物濃度
がチャネル形成領域ＣＨのそれより高い下部高濃度領域
３４をボディ領域３６の下部に設けている。チャネル形
成領域ＣＨの不純物濃度を抑えることで、Ｄ−ＭＯＳＦ
ＥＴ２０のしきい値電圧が従来より高くなることを防ぐ
ことができる。下部高濃度領域３４を設けることで、ボ
ディ領域３６に生ずる寄生トランジスタの寄生ベース抵
抗値を小さくすることが可能となるため、寄生トランジ
スタによる２次降伏現象を抑制することができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、とくに、２重拡散構造を有する絶縁ゲート型電界効
果トランジスタ（Ｄ−ＭＯＳＦＥＴ）を備えた半導体装
置に関する。
し、とくに、２重拡散構造を有する絶縁ゲート型電界効
果トランジスタ（Ｄ−ＭＯＳＦＥＴ）を備えた半導体装
置に関する。
【０００２】
【従来の技術】駆動回路などに用いる半導体装置とし
て、パワーＭＯＳＦＥＴの一種である二重拡散構造を有
する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦ
ＥＴ）を備えた半導体装置が知られている。図１１Ａ
は、従来の横型のＤ−ＭＯＳＦＥＴ２（Ｎチャンネル
型）の構造を説明するための適部断面図である。
て、パワーＭＯＳＦＥＴの一種である二重拡散構造を有
する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦ
ＥＴ）を備えた半導体装置が知られている。図１１Ａ
は、従来の横型のＤ−ＭＯＳＦＥＴ２（Ｎチャンネル
型）の構造を説明するための適部断面図である。
【０００３】Ｎ-型のエピタキシャル成長層４の上部
（表面近傍）には、一部にＰ-型のボディ６が形成さ
れ、ボディ６から所定距離隔てて、これを囲むようにＮ
+型のドレイン領域Ｄが形成されている。
（表面近傍）には、一部にＰ-型のボディ６が形成さ
れ、ボディ６から所定距離隔てて、これを囲むようにＮ
+型のドレイン領域Ｄが形成されている。
【０００４】ボディ６の上部（表面近傍）には、略中央
にＰ+型のバックゲート８が形成され、バックゲート８
を囲むようにＮ+型のソース領域Ｓが形成されている。
ボディ６の表面近傍のうち外周近傍部には、なにも形成
されていない。このなにも形成されていない部分が、チ
ャネル形成領域ＣＨである。
にＰ+型のバックゲート８が形成され、バックゲート８
を囲むようにＮ+型のソース領域Ｓが形成されている。
ボディ６の表面近傍のうち外周近傍部には、なにも形成
されていない。このなにも形成されていない部分が、チ
ャネル形成領域ＣＨである。
【０００５】チャネル形成領域ＣＨの表面およびボディ
６とドレイン領域Ｄとの間のエピタキシャル成長層４の
表面を覆うように、ゲート酸化膜１０が形成されてい
る。ゲート酸化膜１０の上には、ゲートＧが形成されて
いる。
６とドレイン領域Ｄとの間のエピタキシャル成長層４の
表面を覆うように、ゲート酸化膜１０が形成されてい
る。ゲート酸化膜１０の上には、ゲートＧが形成されて
いる。
【０００６】Ｄ−ＭＯＳＦＥＴ２においては、ゲートＧ
の一端をマスクの一部としてセルフアラインでＰ型の不
純物の打ち込みを行った後、熱拡散を行うことにより、
ボディ６が形成される。その後、同じゲートＧの一端を
マスクの一部としてセルフアラインでＮ型の不純物の打
ち込みを行った後、熱拡散を行うことにより、ソース領
域Ｓが形成される。
の一端をマスクの一部としてセルフアラインでＰ型の不
純物の打ち込みを行った後、熱拡散を行うことにより、
ボディ６が形成される。その後、同じゲートＧの一端を
マスクの一部としてセルフアラインでＮ型の不純物の打
ち込みを行った後、熱拡散を行うことにより、ソース領
域Ｓが形成される。
【０００７】すなわち、Ｄ−ＭＯＳＦＥＴ２において
は、チャネル形成領域ＣＨのチャネル長は、これら熱拡
散の条件のみによって決まるのであり、ゲートＧのパタ
ニングのばらつき等の影響を受けることはない。したが
って、チャネル長のばらつきを少なくすることができ
る。このため、微細化の要求に応えることが可能と考え
られる。
は、チャネル形成領域ＣＨのチャネル長は、これら熱拡
散の条件のみによって決まるのであり、ゲートＧのパタ
ニングのばらつき等の影響を受けることはない。したが
って、チャネル長のばらつきを少なくすることができ
る。このため、微細化の要求に応えることが可能と考え
られる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
このようなＤ−ＭＯＳＦＥＴ２には、次のような問題点
があった。Ｄ−ＭＯＳＦＥＴ２には、図１１Ａに示すよ
うに、寄生トランジスタ１２（バイポーラトランジス
タ）が存在する。図１１Ｂは、寄生トランジスタ１２を
考慮したＤ−ＭＯＳＦＥＴ２の等価回路図である。
このようなＤ−ＭＯＳＦＥＴ２には、次のような問題点
があった。Ｄ−ＭＯＳＦＥＴ２には、図１１Ａに示すよ
うに、寄生トランジスタ１２（バイポーラトランジス
タ）が存在する。図１１Ｂは、寄生トランジスタ１２を
考慮したＤ−ＭＯＳＦＥＴ２の等価回路図である。
【０００９】静電気などにより、ソース電極ＳＥとドレ
イン電極ＤＥとの間にソース・ドレイン耐圧ＢＶdssを
越える電圧が印可されると、１次降伏電流（アバランシ
ェ降伏電流）が流れる。１次降伏電流は、図１１Ｂに示
す経路（ａ）に沿って流れるほか、その一部が経路
（ｂ）にも流れ込む。
イン電極ＤＥとの間にソース・ドレイン耐圧ＢＶdssを
越える電圧が印可されると、１次降伏電流（アバランシ
ェ降伏電流）が流れる。１次降伏電流は、図１１Ｂに示
す経路（ａ）に沿って流れるほか、その一部が経路
（ｂ）にも流れ込む。
【００１０】経路（ｂ）に沿って電流が流れると、寄生
抵抗１４により寄生トランジスタ１２のベース電位が持
ち上がり、遂には寄生トランジスタ１２がＯＮしてしま
う。寄生トランジスタ１２がＯＮすると、経路（ｃ）に
沿って大電流が流れてしまう。これが２次降伏電流であ
る。この２次降伏現象により、Ｄ−ＭＯＳＦＥＴ２が破
壊しやすくなる。
抵抗１４により寄生トランジスタ１２のベース電位が持
ち上がり、遂には寄生トランジスタ１２がＯＮしてしま
う。寄生トランジスタ１２がＯＮすると、経路（ｃ）に
沿って大電流が流れてしまう。これが２次降伏電流であ
る。この２次降伏現象により、Ｄ−ＭＯＳＦＥＴ２が破
壊しやすくなる。
【００１１】２次降伏現象を抑えるためには、寄生抵抗
１４の抵抗値を小さくして、寄生トランジスタ１２をＯ
Ｎし難くすればよい。しかし、寄生抵抗１４の抵抗値を
小さくするためにボディ６のＰ型不純物濃度を高くする
と、Ｄ−ＭＯＳＦＥＴ２のしきい値電圧Ｖthも高くなっ
てしまう。これでは、所望の動作特性を維持することが
できない。
１４の抵抗値を小さくして、寄生トランジスタ１２をＯ
Ｎし難くすればよい。しかし、寄生抵抗１４の抵抗値を
小さくするためにボディ６のＰ型不純物濃度を高くする
と、Ｄ−ＭＯＳＦＥＴ２のしきい値電圧Ｖthも高くなっ
てしまう。これでは、所望の動作特性を維持することが
できない。
【００１２】この発明は、このような従来のＤ−ＭＯＳ
ＦＥＴを備えた半導体装置の問題点を解決し、寄生トラ
ンジスタによる２次降伏現象を抑制しつつ所望の動作特
性を維持することのできるＤ−ＭＯＳＦＥＴを備えた半
導体装置を提供することを目的とする。
ＦＥＴを備えた半導体装置の問題点を解決し、寄生トラ
ンジスタによる２次降伏現象を抑制しつつ所望の動作特
性を維持することのできるＤ−ＭＯＳＦＥＴを備えた半
導体装置を提供することを目的とする。
【００１３】
【発明の作用および効果】請求項１の半導体装置は、第
１導電型の基部半導体領域と、基部半導体領域の上部の
一部に配位された第２導電型のボディ領域であって、当
該ボディ領域の上部における基部半導体領域との境界近
傍がチャネル形成領域として機能するボディ領域と、ボ
ディ領域の上部の一部にチャネル形成領域に隣接して配
位された第１導電型のソース領域と、ボディ領域との間
に基部半導体領域が介在するよう配位され第１導電型の
不純物濃度が基部半導体領域のそれより高い第１導電型
のドレイン領域と、チャネル形成領域の上部にゲート絶
縁物を介して配位された導電性を有するゲートとを備
え、ゲートに印可される電圧にしたがって、チャネル形
成領域を介してソース領域とドレイン領域との間を流れ
る電流を制御する２重拡散構造を有する絶縁ゲート型電
界効果トランジスタを備えた半導体装置において、ソー
ス領域およびチャネル形成領域のうち少なくとも一方の
下方にあるボディ領域に、第２導電型の不純物濃度がチ
ャネル形成領域のそれより高い下部高濃度領域を配位し
たことを特徴とする。
１導電型の基部半導体領域と、基部半導体領域の上部の
一部に配位された第２導電型のボディ領域であって、当
該ボディ領域の上部における基部半導体領域との境界近
傍がチャネル形成領域として機能するボディ領域と、ボ
ディ領域の上部の一部にチャネル形成領域に隣接して配
位された第１導電型のソース領域と、ボディ領域との間
に基部半導体領域が介在するよう配位され第１導電型の
不純物濃度が基部半導体領域のそれより高い第１導電型
のドレイン領域と、チャネル形成領域の上部にゲート絶
縁物を介して配位された導電性を有するゲートとを備
え、ゲートに印可される電圧にしたがって、チャネル形
成領域を介してソース領域とドレイン領域との間を流れ
る電流を制御する２重拡散構造を有する絶縁ゲート型電
界効果トランジスタを備えた半導体装置において、ソー
ス領域およびチャネル形成領域のうち少なくとも一方の
下方にあるボディ領域に、第２導電型の不純物濃度がチ
ャネル形成領域のそれより高い下部高濃度領域を配位し
たことを特徴とする。
【００１４】また、請求項５の半導体装置の製造方法
は、第１導電型の基部半導体領域と、基部半導体領域の
上部の一部に配位された第２導電型のボディ領域であっ
て、当該ボディ領域の上部における基部半導体領域との
境界近傍がチャネル形成領域として機能するボディ領域
と、ボディ領域の上部の一部にチャネル形成領域に隣接
して配位された第１導電型のソース領域と、ボディ領域
との間に基部半導体領域が介在するよう配位され第１導
電型の不純物濃度が基部半導体領域のそれより高い第１
導電型のドレイン領域と、チャネル形成領域の上部にゲ
ート絶縁物を介して配位された導電性を有するゲートと
を備え、ゲートに印可される電圧にしたがって、チャネ
ル形成領域を介してソース領域とドレイン領域との間を
流れる電流を制御する２重拡散構造を有する絶縁ゲート
型電界効果トランジスタを備えた半導体装置を製造する
方法であって、ソース領域およびチャネル形成領域のう
ち少なくとも一方の下方におけるボディ領域の第２導電
型の不純物濃度が、チャネル形成領域におけるそれより
高くなるようボディ領域を形成することを特徴とする。
は、第１導電型の基部半導体領域と、基部半導体領域の
上部の一部に配位された第２導電型のボディ領域であっ
て、当該ボディ領域の上部における基部半導体領域との
境界近傍がチャネル形成領域として機能するボディ領域
と、ボディ領域の上部の一部にチャネル形成領域に隣接
して配位された第１導電型のソース領域と、ボディ領域
との間に基部半導体領域が介在するよう配位され第１導
電型の不純物濃度が基部半導体領域のそれより高い第１
導電型のドレイン領域と、チャネル形成領域の上部にゲ
ート絶縁物を介して配位された導電性を有するゲートと
を備え、ゲートに印可される電圧にしたがって、チャネ
ル形成領域を介してソース領域とドレイン領域との間を
流れる電流を制御する２重拡散構造を有する絶縁ゲート
型電界効果トランジスタを備えた半導体装置を製造する
方法であって、ソース領域およびチャネル形成領域のう
ち少なくとも一方の下方におけるボディ領域の第２導電
型の不純物濃度が、チャネル形成領域におけるそれより
高くなるようボディ領域を形成することを特徴とする。
【００１５】つまり、２重拡散構造を有する絶縁ゲート
型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）におい
て、チャネル形成領域の不純物濃度を低く抑えつつ、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の不純物濃度をチャネル形成
領域のそれより高くすることができる。
型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）におい
て、チャネル形成領域の不純物濃度を低く抑えつつ、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の不純物濃度をチャネル形成
領域のそれより高くすることができる。
【００１６】チャネル形成領域の不純物濃度を低く抑え
ることで、Ｄ−ＭＯＳＦＥＴのしきい値電圧が高くなる
ことを防ぐことができる。つまり、Ｄ−ＭＯＳＦＥＴの
所望の動作特性を維持することが可能となる。また、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の不純物濃度を高くすること
で、寄生トランジスタの寄生ベース抵抗値を小さくする
ことが可能となる。寄生ベース抵抗値を小さくすること
で、静電気などによりソース領域とドレイン領域との間
に一次降伏電流が流れた場合であっても寄生トランジス
タがＯＮし難くなる。すなわち、寄生トランジスタによ
る２次降伏現象を抑制しつつ所望の動作特性を維持する
ことのできるＤ−ＭＯＳＦＥＴを実現することができ
る。
ることで、Ｄ−ＭＯＳＦＥＴのしきい値電圧が高くなる
ことを防ぐことができる。つまり、Ｄ−ＭＯＳＦＥＴの
所望の動作特性を維持することが可能となる。また、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の不純物濃度を高くすること
で、寄生トランジスタの寄生ベース抵抗値を小さくする
ことが可能となる。寄生ベース抵抗値を小さくすること
で、静電気などによりソース領域とドレイン領域との間
に一次降伏電流が流れた場合であっても寄生トランジス
タがＯＮし難くなる。すなわち、寄生トランジスタによ
る２次降伏現象を抑制しつつ所望の動作特性を維持する
ことのできるＤ−ＭＯＳＦＥＴを実現することができ
る。
【００１７】請求項２の半導体装置においては、ボディ
領域は、ゲートをマスクとして基部半導体領域の一部に
第２導電型の不純物をイオン注入した後、熱拡散して得
られるチャネル形成領域を含む低濃度ボディ領域と、ゲ
ートをマスクとして基部半導体領域の一部に第２導電型
の不純物を、注入密度および注入エネルギーがいずれも
前記低濃度ボディ領域を形成する際のイオン注入時より
も高い状態で、イオン注入した後、ソース領域を形成す
る際の熱拡散工程と同工程で熱拡散して得られる下部高
濃度領域とを備えたことを特徴とする。
領域は、ゲートをマスクとして基部半導体領域の一部に
第２導電型の不純物をイオン注入した後、熱拡散して得
られるチャネル形成領域を含む低濃度ボディ領域と、ゲ
ートをマスクとして基部半導体領域の一部に第２導電型
の不純物を、注入密度および注入エネルギーがいずれも
前記低濃度ボディ領域を形成する際のイオン注入時より
も高い状態で、イオン注入した後、ソース領域を形成す
る際の熱拡散工程と同工程で熱拡散して得られる下部高
濃度領域とを備えたことを特徴とする。
【００１８】また、請求項６の半導体装置の製造方法に
おいては、ゲートをマスクとして基部半導体領域の一部
に第２導電型の不純物をイオン注入し、イオン注入され
た不純物を熱拡散させることでチャネル形成領域を含む
低濃度ボディ領域を形成し、ゲートをマスクとして基部
半導体領域の一部に第２導電型の不純物を、注入密度お
よび注入エネルギーがいずれも前記低濃度ボディ領域を
形成する際のイオン注入時よりも高い状態で、イオン注
入し、イオン注入された不純物をソース領域を形成する
際の熱拡散工程と同工程で熱拡散させることにより、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度
が、チャネル形成領域におけるそれより高くなるように
することを特徴とする。
おいては、ゲートをマスクとして基部半導体領域の一部
に第２導電型の不純物をイオン注入し、イオン注入され
た不純物を熱拡散させることでチャネル形成領域を含む
低濃度ボディ領域を形成し、ゲートをマスクとして基部
半導体領域の一部に第２導電型の不純物を、注入密度お
よび注入エネルギーがいずれも前記低濃度ボディ領域を
形成する際のイオン注入時よりも高い状態で、イオン注
入し、イオン注入された不純物をソース領域を形成する
際の熱拡散工程と同工程で熱拡散させることにより、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度
が、チャネル形成領域におけるそれより高くなるように
することを特徴とする。
【００１９】したがって、従来のＤ−ＭＯＳＦＥＴのボ
ディ領域を形成する場合と同様の処理により低濃度ボデ
ィ領域を形成するとともに、注入密度および注入エネル
ギーがいずれも上記低濃度ボディ領域を形成する際のそ
れよりも高い状態でイオン注入を行う工程を追加し、追
加された工程において注入された不純物を、ソース領域
を形成する際の熱拡散工程で同時に熱拡散することがで
きる。
ディ領域を形成する場合と同様の処理により低濃度ボデ
ィ領域を形成するとともに、注入密度および注入エネル
ギーがいずれも上記低濃度ボディ領域を形成する際のそ
れよりも高い状態でイオン注入を行う工程を追加し、追
加された工程において注入された不純物を、ソース領域
を形成する際の熱拡散工程で同時に熱拡散することがで
きる。
【００２０】このため、高注入密度および高注入エネル
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
【００２１】また、追加された工程において注入された
不純物の熱拡散の程度はソース領域を形成する際の熱拡
散の程度とほぼ同程度となるから、下部高濃度領域の不
純物濃度をかなり高く保つことができる。したがって、
寄生トランジスタの寄生ベース抵抗値を、いっそう小さ
くすることが可能となる。
不純物の熱拡散の程度はソース領域を形成する際の熱拡
散の程度とほぼ同程度となるから、下部高濃度領域の不
純物濃度をかなり高く保つことができる。したがって、
寄生トランジスタの寄生ベース抵抗値を、いっそう小さ
くすることが可能となる。
【００２２】請求項３の半導体装置においては、ボディ
領域は、ゲートをマスクとして基部半導体領域の一部に
第２導電型の不純物をイオン注入した後、熱拡散して得
られるチャネル形成領域を含む低濃度ボディ領域と、ゲ
ートをマスクとして基部半導体領域の一部に第２導電型
の不純物を、注入密度および注入エネルギーがいずれも
前記低濃度ボディ領域を形成する際のイオン注入時より
も高くなるように、かつ、基部半導体領域の表面に対す
る垂線に対し所定傾斜角を持つ全方位からイオン注入し
た後、前記低濃度ボディ領域を形成する際の熱拡散工程
と同工程で熱拡散して得られる下部高濃度領域とを備え
たことを特徴とする。
領域は、ゲートをマスクとして基部半導体領域の一部に
第２導電型の不純物をイオン注入した後、熱拡散して得
られるチャネル形成領域を含む低濃度ボディ領域と、ゲ
ートをマスクとして基部半導体領域の一部に第２導電型
の不純物を、注入密度および注入エネルギーがいずれも
前記低濃度ボディ領域を形成する際のイオン注入時より
も高くなるように、かつ、基部半導体領域の表面に対す
る垂線に対し所定傾斜角を持つ全方位からイオン注入し
た後、前記低濃度ボディ領域を形成する際の熱拡散工程
と同工程で熱拡散して得られる下部高濃度領域とを備え
たことを特徴とする。
【００２３】また、請求項７の半導体装置の製造方法に
おいては、ゲートをマスクとして基部半導体領域の一部
に第２導電型の不純物を、基部半導体領域の表面に対し
て略直交方向にイオン注入し、ゲートをマスクとして基
部半導体領域の一部に第２導電型の不純物を、注入密度
および注入エネルギーがいずれも略直交方向に行った基
部半導体領域へのイオン注入時よりも高くなるように、
かつ、基部半導体領域の表面に対する垂線に対し所定傾
斜角を持つ全方位からイオン注入し、イオン注入された
これらの不純物を同工程で熱拡散させることにより、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度
が、チャネル形成領域におけるそれより高くなるように
することを特徴とする。
おいては、ゲートをマスクとして基部半導体領域の一部
に第２導電型の不純物を、基部半導体領域の表面に対し
て略直交方向にイオン注入し、ゲートをマスクとして基
部半導体領域の一部に第２導電型の不純物を、注入密度
および注入エネルギーがいずれも略直交方向に行った基
部半導体領域へのイオン注入時よりも高くなるように、
かつ、基部半導体領域の表面に対する垂線に対し所定傾
斜角を持つ全方位からイオン注入し、イオン注入された
これらの不純物を同工程で熱拡散させることにより、ソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度
が、チャネル形成領域におけるそれより高くなるように
することを特徴とする。
【００２４】したがって、従来のＤ−ＭＯＳＦＥＴのボ
ディ領域を形成する場合と同様の条件で、低濃度ボディ
領域となる領域にイオン注入を行うとともに、注入密度
および注入エネルギーがいずれも上記低濃度ボディ領域
を形成する際のそれよりも高い状態で、かつ、基部半導
体領域の表面に対する垂線に対し所定傾斜角を持つ全方
位からイオン注入を行う工程を追加し、追加された工程
において注入された不純物を、低濃度ボディ領域を形成
する際の熱拡散工程で同時に熱拡散することができる。
ディ領域を形成する場合と同様の条件で、低濃度ボディ
領域となる領域にイオン注入を行うとともに、注入密度
および注入エネルギーがいずれも上記低濃度ボディ領域
を形成する際のそれよりも高い状態で、かつ、基部半導
体領域の表面に対する垂線に対し所定傾斜角を持つ全方
位からイオン注入を行う工程を追加し、追加された工程
において注入された不純物を、低濃度ボディ領域を形成
する際の熱拡散工程で同時に熱拡散することができる。
【００２５】このため、高注入密度および高注入エネル
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
【００２６】また、追加された工程においては不純物が
斜め方向にかつ高エネルギーで注入されるため、熱拡散
工程による熱拡散の程度が小さくても所定の形状の下部
高濃度領域を形成することが可能となる。したがって、
熱拡散の程度が小さくても、寄生トランジスタによる２
次降伏現象を抑制することができる。すなわち、微細化
を進めつつ、ソース・ドレイン間のいわゆるＯＮ耐圧を
確保することが可能となる。
斜め方向にかつ高エネルギーで注入されるため、熱拡散
工程による熱拡散の程度が小さくても所定の形状の下部
高濃度領域を形成することが可能となる。したがって、
熱拡散の程度が小さくても、寄生トランジスタによる２
次降伏現象を抑制することができる。すなわち、微細化
を進めつつ、ソース・ドレイン間のいわゆるＯＮ耐圧を
確保することが可能となる。
【００２７】さらに、熱拡散の程度が小さくてもボディ
領域の最小曲率半径の大きさを確保することができる。
このため、熱拡散の程度を小さくしても、ボディ領域と
基部半導体領域との境界における電界集中を緩和するこ
とができる。すなわち、微細化を進めつつ、ソース・ド
レイン間のいわゆるＯＦＦ耐圧を確保することも可能と
なる。
領域の最小曲率半径の大きさを確保することができる。
このため、熱拡散の程度を小さくしても、ボディ領域と
基部半導体領域との境界における電界集中を緩和するこ
とができる。すなわち、微細化を進めつつ、ソース・ド
レイン間のいわゆるＯＦＦ耐圧を確保することも可能と
なる。
【００２８】つまり、微細化を進めつつ、ソース・ドレ
イン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確
保することが可能となる。したがって、たとえば、微細
な構造のＢi−ＣＭＯＳ素子（バイポーラトランジスタ
とＭＯＳＦＥＴが混載された集積回路）に搭載するＤ−
ＭＯＳＦＥＴとしても好都合である。
イン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確
保することが可能となる。したがって、たとえば、微細
な構造のＢi−ＣＭＯＳ素子（バイポーラトランジスタ
とＭＯＳＦＥＴが混載された集積回路）に搭載するＤ−
ＭＯＳＦＥＴとしても好都合である。
【００２９】請求項４の半導体装置においては、ボディ
領域は、ゲートをマスクとして基部半導体領域の一部に
第２導電型の不純物を、イオン注入後の熱拡散によりソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度が
チャネル形成領域におけるそれより高くなるよう注入密
度および注入エネルギーを設定して、イオン注入した
後、熱拡散して得られるチャネル形成領域を含む低濃度
ボディ領域および下部高濃度領域を備えたことを特徴と
する。
領域は、ゲートをマスクとして基部半導体領域の一部に
第２導電型の不純物を、イオン注入後の熱拡散によりソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度が
チャネル形成領域におけるそれより高くなるよう注入密
度および注入エネルギーを設定して、イオン注入した
後、熱拡散して得られるチャネル形成領域を含む低濃度
ボディ領域および下部高濃度領域を備えたことを特徴と
する。
【００３０】また、請求項８の半導体装置の製造方法に
おいては、ゲートをマスクとして基部半導体領域の一部
に第２導電型の不純物を、イオン注入後の熱拡散により
ソース領域およびチャネル形成領域のうち少なくとも一
方の下方におけるボディ領域の第２導電型の不純物濃度
がチャネル形成領域におけるそれより高くなるよう注入
密度および注入エネルギーを設定して、イオン注入し、
イオン注入されたこれらの不純物を熱拡散させることに
より、ソース領域およびチャネル形成領域のうち少なく
とも一方の下方におけるボディ領域の第２導電型の不純
物濃度が、チャネル形成領域におけるそれより高くなる
ようにすることを特徴とする。
おいては、ゲートをマスクとして基部半導体領域の一部
に第２導電型の不純物を、イオン注入後の熱拡散により
ソース領域およびチャネル形成領域のうち少なくとも一
方の下方におけるボディ領域の第２導電型の不純物濃度
がチャネル形成領域におけるそれより高くなるよう注入
密度および注入エネルギーを設定して、イオン注入し、
イオン注入されたこれらの不純物を熱拡散させることに
より、ソース領域およびチャネル形成領域のうち少なく
とも一方の下方におけるボディ領域の第２導電型の不純
物濃度が、チャネル形成領域におけるそれより高くなる
ようにすることを特徴とする。
【００３１】したがって、従来のＤ−ＭＯＳＦＥＴのボ
ディ領域を形成する際に行うイオン注入工程に代え、注
入密度および注入エネルギーがいずれも従来のＤ−ＭＯ
ＳＦＥＴのボディ領域を形成する場合のそれよりも高い
状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳ
ＦＥＴのボディ領域を形成する場合のそれと同様に熱拡
散を行うことができる。
ディ領域を形成する際に行うイオン注入工程に代え、注
入密度および注入エネルギーがいずれも従来のＤ−ＭＯ
ＳＦＥＴのボディ領域を形成する場合のそれよりも高い
状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳ
ＦＥＴのボディ領域を形成する場合のそれと同様に熱拡
散を行うことができる。
【００３２】このため、工程を追加することなく、寄生
トランジスタによる２次降伏現象を抑制しつつ所望の動
作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容
易に実現することができる。
トランジスタによる２次降伏現象を抑制しつつ所望の動
作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容
易に実現することができる。
【００３３】また、上記イオン注入工程においては従来
よりも深く不純物が注入されるため、熱拡散工程による
熱拡散の程度が従来より小さくても従来と同程度のボデ
ィ領域の最小曲率半径を確保することができる。このた
め、熱拡散の程度を小さくしても、ボディ領域と基部半
導体領域との境界における電界集中を緩和することがで
きる。すなわち、微細化を進めつつ、ソース・ドレイン
間のいわゆるＯＦＦ耐圧を確保することが可能となる。
よりも深く不純物が注入されるため、熱拡散工程による
熱拡散の程度が従来より小さくても従来と同程度のボデ
ィ領域の最小曲率半径を確保することができる。このた
め、熱拡散の程度を小さくしても、ボディ領域と基部半
導体領域との境界における電界集中を緩和することがで
きる。すなわち、微細化を進めつつ、ソース・ドレイン
間のいわゆるＯＦＦ耐圧を確保することが可能となる。
【００３４】一方、熱拡散工程による熱拡散の程度を従
来と同程度にする場合は、従来と同程度の集積度を確保
しつつ、ソース・ドレイン間のＯＦＦ耐圧を高めること
が可能となる。
来と同程度にする場合は、従来と同程度の集積度を確保
しつつ、ソース・ドレイン間のＯＦＦ耐圧を高めること
が可能となる。
【００３５】
【発明の実施の形態】図１に、この発明の一実施形態に
よる半導体装置を構成する２重拡散構造を有する絶縁ゲ
ート型電界効果トランジスタである横型のＤ−ＭＯＳＦ
ＥＴ２０（Ｎチャンネル型）の要部断面構成を示す。
よる半導体装置を構成する２重拡散構造を有する絶縁ゲ
ート型電界効果トランジスタである横型のＤ−ＭＯＳＦ
ＥＴ２０（Ｎチャンネル型）の要部断面構成を示す。
【００３６】Ｄ−ＭＯＳＦＥＴ２０においては、Ｐ型
（第２導電型）半導体で構成された基板２２の上に、Ｎ
型（第１導電型）の埋め込み層２４およびＮ-型の基部
半導体領域であるエピタキシャル成長層２６が形成され
ている。エピタキシャル成長層２６内には、Ｐ+型の分
離層２８が形成されている。
（第２導電型）半導体で構成された基板２２の上に、Ｎ
型（第１導電型）の埋め込み層２４およびＮ-型の基部
半導体領域であるエピタキシャル成長層２６が形成され
ている。エピタキシャル成長層２６内には、Ｐ+型の分
離層２８が形成されている。
【００３７】エピタキシャル成長層２６の上部（表面近
傍）には、一部にＰ-型のボディ領域３６が略円盤状に
形成され、ボディ領域３６から所定距離隔てて、これを
囲むようにＮ+型のドレイン領域Ｄが略環状に形成され
ている。
傍）には、一部にＰ-型のボディ領域３６が略円盤状に
形成され、ボディ領域３６から所定距離隔てて、これを
囲むようにＮ+型のドレイン領域Ｄが略環状に形成され
ている。
【００３８】ボディ領域３６の上部（表面近傍）には、
略中央にＰ+型のバックゲート３８が形成され、バック
ゲート３８を囲むようにＮ+型のソース領域Ｓが略環状
に形成されている。ボディ３６の表面近傍のうち外周近
傍部には、なにも形成されていない。このなにも形成さ
れていない略環状部分が、チャネル形成領域ＣＨであ
る。
略中央にＰ+型のバックゲート３８が形成され、バック
ゲート３８を囲むようにＮ+型のソース領域Ｓが略環状
に形成されている。ボディ３６の表面近傍のうち外周近
傍部には、なにも形成されていない。このなにも形成さ
れていない略環状部分が、チャネル形成領域ＣＨであ
る。
【００３９】ボディ領域３６のうち、バックゲート３
８，ソース領域Ｓおよびチャネル形成領域ＣＨの下方
に、Ｐ+型の下部高濃度領域３４が略円盤状に形成され
ている。この実施形態においては、下部高濃度領域３４
は、バックゲート３８の下部に接するように形成されて
おり、埋め込みバックゲートと呼ばれる。
８，ソース領域Ｓおよびチャネル形成領域ＣＨの下方
に、Ｐ+型の下部高濃度領域３４が略円盤状に形成され
ている。この実施形態においては、下部高濃度領域３４
は、バックゲート３８の下部に接するように形成されて
おり、埋め込みバックゲートと呼ばれる。
【００４０】ボディ領域３６のうち、チャネル形成領域
ＣＨおよびチャネル形成領域ＣＨと同程度のＰ型不純物
濃度を有する部分を低濃度ボディ領域３２という。
ＣＨおよびチャネル形成領域ＣＨと同程度のＰ型不純物
濃度を有する部分を低濃度ボディ領域３２という。
【００４１】チャネル形成領域ＣＨの表面およびボディ
３６とドレイン領域Ｄとの間のエピタキシャル成長層２
６の表面を覆うように、ゲート絶縁物であるゲート酸化
膜３０が略環状に形成されている。ゲート酸化膜３０の
上には、ゲートＧが略環状に形成されている。
３６とドレイン領域Ｄとの間のエピタキシャル成長層２
６の表面を覆うように、ゲート絶縁物であるゲート酸化
膜３０が略環状に形成されている。ゲート酸化膜３０の
上には、ゲートＧが略環状に形成されている。
【００４２】エピタキシャル成長層２６およびゲートＧ
の上部を覆うように層間膜４０が形成されている。層間
膜４０に設けられた開口（コンタクトホール）には、ド
レイン領域Ｄに接するようにドレイン電極ＤＥが形成さ
れている。また、ソース領域Ｓおよびバックゲート３８
に接するようにソース電極ＳＥが形成されている。バッ
クゲート３８を接地することで、ボディ領域３６の電位
を安定させることができる。
の上部を覆うように層間膜４０が形成されている。層間
膜４０に設けられた開口（コンタクトホール）には、ド
レイン領域Ｄに接するようにドレイン電極ＤＥが形成さ
れている。また、ソース領域Ｓおよびバックゲート３８
に接するようにソース電極ＳＥが形成されている。バッ
クゲート３８を接地することで、ボディ領域３６の電位
を安定させることができる。
【００４３】図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃは、
Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部
断面図である。図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃ、
ならびに図１を用いて、Ｄ−ＭＯＳＦＥＴ２０の製造方
法を説明する。
Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部
断面図である。図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃ、
ならびに図１を用いて、Ｄ−ＭＯＳＦＥＴ２０の製造方
法を説明する。
【００４４】まず、図２Ａに示すように、Ｐ導電型のシ
リコンで構成された基板２２上に、Ｎ導電型の埋め込み
層２４、および、Ｐ導電型の分離層２８により分離され
たＮ導電型のエピタキシャル成長層２６を形成し、エピ
タキシャル成長層２６上の所定位置に所定形状のゲート
酸化膜（ＳiＯ2）３０およびゲート（ポリシリコン）Ｇ
を重ねるようにして形成する。
リコンで構成された基板２２上に、Ｎ導電型の埋め込み
層２４、および、Ｐ導電型の分離層２８により分離され
たＮ導電型のエピタキシャル成長層２６を形成し、エピ
タキシャル成長層２６上の所定位置に所定形状のゲート
酸化膜（ＳiＯ2）３０およびゲート（ポリシリコン）Ｇ
を重ねるようにして形成する。
【００４５】その後、レジスト８０を形成し、ゲートＧ
およびレジスト８０をマスクとして、エピタキシャル成
長層２６に、Ｐ型の不純物であるボロン（Ｂ）をイオン
注入する。つまり、ボロン（Ｂ）を、ゲートＧに対して
セルフアラインでエピタキシャル成長層２６にイオン注
入することになる。注入されたＰ型の不純物を、図中
「ｘ」で示す。
およびレジスト８０をマスクとして、エピタキシャル成
長層２６に、Ｐ型の不純物であるボロン（Ｂ）をイオン
注入する。つまり、ボロン（Ｂ）を、ゲートＧに対して
セルフアラインでエピタキシャル成長層２６にイオン注
入することになる。注入されたＰ型の不純物を、図中
「ｘ」で示す。
【００４６】このイオン注入の条件は、たとえば、従来
のボディ領域を形成する際の条件と、ほぼ同様とするこ
とができる。この実施形態においては、たとえば、注入
密度を２×１０13個／cm2〜７×１０13個／cm2程度と
し、注入エネルギー（加速エネルギー）を３０ＫeＶ〜
５０ＫeＶ程度としている。
のボディ領域を形成する際の条件と、ほぼ同様とするこ
とができる。この実施形態においては、たとえば、注入
密度を２×１０13個／cm2〜７×１０13個／cm2程度と
し、注入エネルギー（加速エネルギー）を３０ＫeＶ〜
５０ＫeＶ程度としている。
【００４７】つぎに、図２Ｂに示すように、レジスト８
０を除去し、その後、加熱することにより、注入された
不純物をエピタキシャル成長層２６内で熱拡散させ、ボ
ディ領域３６を形成する。
０を除去し、その後、加熱することにより、注入された
不純物をエピタキシャル成長層２６内で熱拡散させ、ボ
ディ領域３６を形成する。
【００４８】この熱拡散の条件は、たとえば、従来のボ
ディ領域を形成する際の条件と、ほぼ同様とすることが
できる。この実施形態においては、たとえば、窒素ガス
（Ｎ 2）雰囲気中において１０００℃〜１１００℃程度
の温度で、２時間〜４時間程度加熱するようにしてい
る。
ディ領域を形成する際の条件と、ほぼ同様とすることが
できる。この実施形態においては、たとえば、窒素ガス
（Ｎ 2）雰囲気中において１０００℃〜１１００℃程度
の温度で、２時間〜４時間程度加熱するようにしてい
る。
【００４９】この実施形態においては、この熱拡散によ
り、たとえば、拡散深さが０．７μｍ〜１．１μｍ程度
のボディ領域３６を形成するようにしている。
り、たとえば、拡散深さが０．７μｍ〜１．１μｍ程度
のボディ領域３６を形成するようにしている。
【００５０】つぎに、図２Ｃに示すように、レジスト８
２を形成し、レジスト８２をマスクとして、エピタキシ
ャル成長層２６に、Ｐ型の不純物であるボロン（Ｂ）を
イオン注入する。注入されたＰ型の不純物を、図中
「ｘ」で示す。
２を形成し、レジスト８２をマスクとして、エピタキシ
ャル成長層２６に、Ｐ型の不純物であるボロン（Ｂ）を
イオン注入する。注入されたＰ型の不純物を、図中
「ｘ」で示す。
【００５１】このイオン注入においては、上述（図２Ａ
参照）のイオン注入の際よりも、注入密度および注入エ
ネルギーが高くなるようにしている。この実施形態にお
いては、たとえば、注入密度を５×１０14個／cm2〜１
×１０15個／cm2程度とし、注入エネルギー（加速エネ
ルギー）を１８０ＫeＶ〜２２０ＫeＶ程度としている。
参照）のイオン注入の際よりも、注入密度および注入エ
ネルギーが高くなるようにしている。この実施形態にお
いては、たとえば、注入密度を５×１０14個／cm2〜１
×１０15個／cm2程度とし、注入エネルギー（加速エネ
ルギー）を１８０ＫeＶ〜２２０ＫeＶ程度としている。
【００５２】注入エネルギーをこの程度とすることで、
ボディ領域３６の内部で、かつ、ソース領域Ｓおよびチ
ャネル形成領域ＣＨの下部に、下部高濃度領域３４を形
成することが可能となる。すなわち、この実施形態にお
いては、このイオン注入により、ボロン（Ｂ）を、たと
えば、０．４μｍ〜０．６μｍ程度深さまで打ち込むよ
うにしている。なお、このときの注入エネルギーは、１
８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はな
い。
ボディ領域３６の内部で、かつ、ソース領域Ｓおよびチ
ャネル形成領域ＣＨの下部に、下部高濃度領域３４を形
成することが可能となる。すなわち、この実施形態にお
いては、このイオン注入により、ボロン（Ｂ）を、たと
えば、０．４μｍ〜０．６μｍ程度深さまで打ち込むよ
うにしている。なお、このときの注入エネルギーは、１
８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はな
い。
【００５３】なお、この実施形態においては、レジスト
８２によってゲートＧを全部覆うようにしている。した
がって、図２Ａに示すイオン注入の際より、やや狭い範
囲のエピタキシャル成長層２６に、ボロン（Ｂ）がイオ
ン注入されることになる。
８２によってゲートＧを全部覆うようにしている。した
がって、図２Ａに示すイオン注入の際より、やや狭い範
囲のエピタキシャル成長層２６に、ボロン（Ｂ）がイオ
ン注入されることになる。
【００５４】つぎに、レジスト８２を除去し、その後、
図３Ａに示すように、ソース領域Ｓおよびドレイン領域
Ｄとなるべき領域を除いて、レジスト８４を形成し、レ
ジスト８４とゲートＧとをマスクとして、Ｎ型の不純物
であるヒ素（Ａs）をイオン注入する（図中「o」で示
す）。
図３Ａに示すように、ソース領域Ｓおよびドレイン領域
Ｄとなるべき領域を除いて、レジスト８４を形成し、レ
ジスト８４とゲートＧとをマスクとして、Ｎ型の不純物
であるヒ素（Ａs）をイオン注入する（図中「o」で示
す）。
【００５５】つまり、ボディ領域３６のうちソース領域
Ｓとなるべき領域、およびエピタキシャル成長層２６の
うちドレイン領域Ｄとなるべき領域に、ゲートＧに対し
てセルフアラインでヒ素（Ａs）をイオン注入すること
になる。
Ｓとなるべき領域、およびエピタキシャル成長層２６の
うちドレイン領域Ｄとなるべき領域に、ゲートＧに対し
てセルフアラインでヒ素（Ａs）をイオン注入すること
になる。
【００５６】つぎに、レジスト８４を除去した後、図３
Ｂに示すように、ボディ領域３６の略中央部（図３Ａに
おいてレジスト８４で覆われていた部分）のみを空ける
ようにレジスト８６を形成し、レジスト８６をマスクと
して、ボロン（Ｂ）をイオン注入する。
Ｂに示すように、ボディ領域３６の略中央部（図３Ａに
おいてレジスト８４で覆われていた部分）のみを空ける
ようにレジスト８６を形成し、レジスト８６をマスクと
して、ボロン（Ｂ）をイオン注入する。
【００５７】つぎに、図３Ｃに示すように、レジスト８
６を除去した後、加熱することにより、図２Ｃ〜図３Ｂ
に示す工程で注入された不純物をエピタキシャル成長層
２６内およびボディ領域３６内で熱拡散させ、ドレイン
領域Ｄ、ソース領域Ｓ、バックゲート３８および下部高
濃度領域３４を形成する。
６を除去した後、加熱することにより、図２Ｃ〜図３Ｂ
に示す工程で注入された不純物をエピタキシャル成長層
２６内およびボディ領域３６内で熱拡散させ、ドレイン
領域Ｄ、ソース領域Ｓ、バックゲート３８および下部高
濃度領域３４を形成する。
【００５８】この熱拡散の条件は、たとえば、従来のソ
ース領域やドレイン領域を形成する際の条件と、ほぼ同
様とすることができる。この実施形態においては、たと
えば、窒素ガス（Ｎ2）雰囲気中において８５０℃〜１
０００℃程度の温度で、３０分以下程度、加熱するよう
にしている。
ース領域やドレイン領域を形成する際の条件と、ほぼ同
様とすることができる。この実施形態においては、たと
えば、窒素ガス（Ｎ2）雰囲気中において８５０℃〜１
０００℃程度の温度で、３０分以下程度、加熱するよう
にしている。
【００５９】このようにして、ボディ領域３６内に、チ
ャネル形成領域ＣＨを含む低濃度ボディ領域３２と、低
濃度ボディ領域３２よりもＰ型不純物濃度の高い下部高
濃度領域３４を形成することができる。
ャネル形成領域ＣＨを含む低濃度ボディ領域３２と、低
濃度ボディ領域３２よりもＰ型不純物濃度の高い下部高
濃度領域３４を形成することができる。
【００６０】つぎに、図１に示すように、ＣＶＤ法（化
学的気相成長法）等により絶縁性の層間膜４０を形成
し、層間膜４０にコンタクトホールを設ける。コンタク
トホールを介してそれぞれソース領域Ｓおよびドレイン
領域Ｄと接するよう、アルミニウムにより構成されたソ
ース電極ＳＥおよびドレイン電極ＤＥを形成する。この
ようにして、Ｄ−ＭＯＳＦＥＴ２０が製造される。
学的気相成長法）等により絶縁性の層間膜４０を形成
し、層間膜４０にコンタクトホールを設ける。コンタク
トホールを介してそれぞれソース領域Ｓおよびドレイン
領域Ｄと接するよう、アルミニウムにより構成されたソ
ース電極ＳＥおよびドレイン電極ＤＥを形成する。この
ようにして、Ｄ−ＭＯＳＦＥＴ２０が製造される。
【００６１】このように、この実施形態においては、チ
ャネル形成領域ＣＨの不純物濃度を従来のＤ−ＭＯＳＦ
ＥＴと同程度に抑えつつ、ソース領域Ｓ、バックゲート
３８およびチャネル形成領域ＣＨの下方に、不純物濃度
がチャネル形成領域ＣＨのそれより高い下部高濃度領域
３４を設けるようにしている。
ャネル形成領域ＣＨの不純物濃度を従来のＤ−ＭＯＳＦ
ＥＴと同程度に抑えつつ、ソース領域Ｓ、バックゲート
３８およびチャネル形成領域ＣＨの下方に、不純物濃度
がチャネル形成領域ＣＨのそれより高い下部高濃度領域
３４を設けるようにしている。
【００６２】チャネル形成領域ＣＨの不純物濃度を抑え
ることで、Ｄ−ＭＯＳＦＥＴ２０のしきい値電圧が従来
より高くなることを防ぐことができる。また、下部高濃
度領域３４を設けることで、寄生トランジスタの寄生ベ
ース抵抗値を小さくすることが可能となる。寄生ベース
抵抗値を小さくすることで、寄生トランジスタによる２
次降伏現象を抑制することができる。
ることで、Ｄ−ＭＯＳＦＥＴ２０のしきい値電圧が従来
より高くなることを防ぐことができる。また、下部高濃
度領域３４を設けることで、寄生トランジスタの寄生ベ
ース抵抗値を小さくすることが可能となる。寄生ベース
抵抗値を小さくすることで、寄生トランジスタによる２
次降伏現象を抑制することができる。
【００６３】このため、高注入密度および高注入エネル
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
【００６４】また、追加された工程において注入された
不純物の熱拡散の程度はソース領域Ｓを形成する際の熱
拡散の程度とほぼ同程度となるから、下部高濃度領域３
４の不純物濃度をかなり高く保つことができる。したが
って、寄生トランジスタの寄生ベース抵抗値を、いっそ
う小さくすることが可能となる。
不純物の熱拡散の程度はソース領域Ｓを形成する際の熱
拡散の程度とほぼ同程度となるから、下部高濃度領域３
４の不純物濃度をかなり高く保つことができる。したが
って、寄生トランジスタの寄生ベース抵抗値を、いっそ
う小さくすることが可能となる。
【００６５】なお、この実施形態においては、下部高濃
度領域３４を、バックゲート３８の下部に接するように
形成したが、下部高濃度領域３４を、バックゲート３８
の下部に接しないように形成してもよい。ただし、下部
高濃度領域３４を、バックゲート３８の下部に接するよ
うに形成すると、寄生トランジスタの寄生ベース抵抗値
を、より小さくすることができるため、好都合である。
度領域３４を、バックゲート３８の下部に接するように
形成したが、下部高濃度領域３４を、バックゲート３８
の下部に接しないように形成してもよい。ただし、下部
高濃度領域３４を、バックゲート３８の下部に接するよ
うに形成すると、寄生トランジスタの寄生ベース抵抗値
を、より小さくすることができるため、好都合である。
【００６６】また、この実施形態においては、下部高濃
度領域３４を形成するためのイオン注入に引き続いてソ
ース領域Ｓ、ドレイン領域Ｄ、バックゲート３８を形成
するためのイオン注入を行い、その後、加熱工程を設け
るようにしたが、この発明はこれに限定されるのもでは
ない。
度領域３４を形成するためのイオン注入に引き続いてソ
ース領域Ｓ、ドレイン領域Ｄ、バックゲート３８を形成
するためのイオン注入を行い、その後、加熱工程を設け
るようにしたが、この発明はこれに限定されるのもでは
ない。
【００６７】たとえば、下部高濃度領域３４を形成する
ためのイオン注入後、ソース領域Ｓ、ドレイン領域Ｄ、
バックゲート３８を形成するためのイオン注入を行う前
に、下部高濃度領域３４を形成するためのイオン注入に
よるダメージを回復するためのアニール（熱処理）を行
うようにしてもよい。
ためのイオン注入後、ソース領域Ｓ、ドレイン領域Ｄ、
バックゲート３８を形成するためのイオン注入を行う前
に、下部高濃度領域３４を形成するためのイオン注入に
よるダメージを回復するためのアニール（熱処理）を行
うようにしてもよい。
【００６８】つぎに、図４に、この発明の他の実施形態
による半導体装置を構成する２重拡散構造を有する絶縁
ゲート型電界効果トランジスタである横型のＤ−ＭＯＳ
ＦＥＴ５０（Ｎチャンネル型）の要部断面構成を示す。
による半導体装置を構成する２重拡散構造を有する絶縁
ゲート型電界効果トランジスタである横型のＤ−ＭＯＳ
ＦＥＴ５０（Ｎチャンネル型）の要部断面構成を示す。
【００６９】図４に示すＤ−ＭＯＳＦＥＴ５０は、図１
に示すＤ−ＭＯＳＦＥＴ２０に類似している。しかし、
図４に示すＤ−ＭＯＳＦＥＴ５０は、下部高濃度領域３
４が、エピタキシャル成長層２６の表面に対する垂線に
対し所定傾斜角を持つ全方位から不純物をイオン注入し
た後、低濃度ボディ領域３２を形成する際の熱拡散工程
と同工程で熱拡散して得られる点で、下部高濃度領域３
４が、エピタキシャル成長層２６の表面に対する垂線と
同一方向から不純物をイオン注入した後、ソース領域Ｓ
を形成する際の熱拡散工程と同工程で熱拡散して得られ
る、図１に示すＤ−ＭＯＳＦＥＴ２０と異なる。
に示すＤ−ＭＯＳＦＥＴ２０に類似している。しかし、
図４に示すＤ−ＭＯＳＦＥＴ５０は、下部高濃度領域３
４が、エピタキシャル成長層２６の表面に対する垂線に
対し所定傾斜角を持つ全方位から不純物をイオン注入し
た後、低濃度ボディ領域３２を形成する際の熱拡散工程
と同工程で熱拡散して得られる点で、下部高濃度領域３
４が、エピタキシャル成長層２６の表面に対する垂線と
同一方向から不純物をイオン注入した後、ソース領域Ｓ
を形成する際の熱拡散工程と同工程で熱拡散して得られ
る、図１に示すＤ−ＭＯＳＦＥＴ２０と異なる。
【００７０】つまり、Ｄ−ＭＯＳＦＥＴ５０の下部高濃
度領域３４は、不純物濃度はＤ−ＭＯＳＦＥＴ２０にお
けるそれより低いが、横方向および縦方向の拡がりは、
Ｄ−ＭＯＳＦＥＴ２０のそれより大きい。
度領域３４は、不純物濃度はＤ−ＭＯＳＦＥＴ２０にお
けるそれより低いが、横方向および縦方向の拡がりは、
Ｄ−ＭＯＳＦＥＴ２０のそれより大きい。
【００７１】このため、Ｄ−ＭＯＳＦＥＴ５０において
は、下部高濃度領域３４そのものがボディ領域３６の下
部を構成していることになる。つまり、この実施形態に
おいては、ボディ領域３６は、低濃度ボディ領域３２
と、低濃度ボディ領域３２の下方に隣接して配位された
下部高濃度領域３４とによって構成されている。なお、
このような下部高濃度領域３４をポケットボディと呼
ぶ。
は、下部高濃度領域３４そのものがボディ領域３６の下
部を構成していることになる。つまり、この実施形態に
おいては、ボディ領域３６は、低濃度ボディ領域３２
と、低濃度ボディ領域３２の下方に隣接して配位された
下部高濃度領域３４とによって構成されている。なお、
このような下部高濃度領域３４をポケットボディと呼
ぶ。
【００７２】したがって、ボディ領域３６の側部より下
方の輪郭は、下部高濃度領域３４のそれに一致する。こ
のため、ソース領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧
に影響するボディ領域３６の最小曲率半径（すなわち、
下部高濃度領域３４の最小曲率半径）は、従来のＤ−Ｍ
ＯＳＦＥＴにおけるボディ領域の最小曲率半径と同程度
かそれよりも大きくなっている。
方の輪郭は、下部高濃度領域３４のそれに一致する。こ
のため、ソース領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧
に影響するボディ領域３６の最小曲率半径（すなわち、
下部高濃度領域３４の最小曲率半径）は、従来のＤ−Ｍ
ＯＳＦＥＴにおけるボディ領域の最小曲率半径と同程度
かそれよりも大きくなっている。
【００７３】これは、下部高濃度領域３４を形成する
際、不純物を深くイオン注入することから、個々のイオ
ンの注入深さのばらつきが大きくなるためと考えられ
る。
際、不純物を深くイオン注入することから、個々のイオ
ンの注入深さのばらつきが大きくなるためと考えられ
る。
【００７４】図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃは、
Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部
断面図である。図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃ、
ならびに図４を用いて、Ｄ−ＭＯＳＦＥＴ５０の製造方
法を説明する。
Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部
断面図である。図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃ、
ならびに図４を用いて、Ｄ−ＭＯＳＦＥＴ５０の製造方
法を説明する。
【００７５】図５Ａに示す工程は、図２Ａに示す工程と
ほぼ同様であるので説明を省略する。ただし、図２Ａに
示す工程においては、ボロン（Ｂ）の注入エネルギー
（加速エネルギー）を３０ＫeＶ〜５０ＫeＶ程度とした
が、図５Ａに示す工程においては、ボロン（Ｂ）の注入
エネルギーを３０ＫeＶ前後としている。
ほぼ同様であるので説明を省略する。ただし、図２Ａに
示す工程においては、ボロン（Ｂ）の注入エネルギー
（加速エネルギー）を３０ＫeＶ〜５０ＫeＶ程度とした
が、図５Ａに示す工程においては、ボロン（Ｂ）の注入
エネルギーを３０ＫeＶ前後としている。
【００７６】つぎに、図５Ｂに示すように、ゲートＧお
よびレジスト８０をマスクとして、エピタキシャル成長
層２６に、ボロン（Ｂ）をイオン注入する。つまり、図
５Ａに示す工程と同じように、ボロン（Ｂ）を、ゲート
Ｇに対してセルフアラインでエピタキシャル成長層２６
にイオン注入することになる。
よびレジスト８０をマスクとして、エピタキシャル成長
層２６に、ボロン（Ｂ）をイオン注入する。つまり、図
５Ａに示す工程と同じように、ボロン（Ｂ）を、ゲート
Ｇに対してセルフアラインでエピタキシャル成長層２６
にイオン注入することになる。
【００７７】ただし、図５Ｂに示す工程においては、注
入密度および注入エネルギーがいずれも図５Ａに示す工
程におけるそれよりも高い状態で、ボロンがイオン注入
される。さらに、図５Ｂに示す工程においては、このボ
ロンは、図５Ａに示す工程におけるそれと異なり、エピ
タキシャル成長層２６の表面に対する垂線に対し所定傾
斜角（この実施形態においては４５度程度）を持つ全方
位からイオン注入される。
入密度および注入エネルギーがいずれも図５Ａに示す工
程におけるそれよりも高い状態で、ボロンがイオン注入
される。さらに、図５Ｂに示す工程においては、このボ
ロンは、図５Ａに示す工程におけるそれと異なり、エピ
タキシャル成長層２６の表面に対する垂線に対し所定傾
斜角（この実施形態においては４５度程度）を持つ全方
位からイオン注入される。
【００７８】たとえば、加工すべきウエハーを４５度程
度傾けて回転台に取り付け、この回転台を回転させなが
らイオン注入を行うことで、エピタキシャル成長層２６
の表面に対する垂線に対し４５度程度傾斜した全方位か
らイオン注入することができる。
度傾けて回転台に取り付け、この回転台を回転させなが
らイオン注入を行うことで、エピタキシャル成長層２６
の表面に対する垂線に対し４５度程度傾斜した全方位か
らイオン注入することができる。
【００７９】上述のように、このイオン注入において
は、図５Ａに示す工程でのイオン注入の際よりも、注入
密度および注入エネルギーが高くなるようにしている。
この実施形態においては、たとえば、注入密度を２×１
０14個／cm2〜７×１０14個／cm2程度とし、注入エネル
ギー（加速エネルギー）を１８０ＫeＶ〜２２０ＫeＶ程
度としている。
は、図５Ａに示す工程でのイオン注入の際よりも、注入
密度および注入エネルギーが高くなるようにしている。
この実施形態においては、たとえば、注入密度を２×１
０14個／cm2〜７×１０14個／cm2程度とし、注入エネル
ギー（加速エネルギー）を１８０ＫeＶ〜２２０ＫeＶ程
度としている。
【００８０】注入エネルギーをこの程度とすることで、
ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下
部高濃度領域３４を形成することが可能となる。なお、
このときの注入エネルギーは、１８０ＫeＶ〜２５０Ｋe
Ｖ程度であっても特に支障はない。
ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下
部高濃度領域３４を形成することが可能となる。なお、
このときの注入エネルギーは、１８０ＫeＶ〜２５０Ｋe
Ｖ程度であっても特に支障はない。
【００８１】つぎに、図５Ｃに示すように、レジスト８
０を除去し、その後、加熱することにより、注入された
不純物をエピタキシャル成長層２６内で熱拡散させ、ボ
ディ領域３６を形成する。ボディ領域３６は、不純物濃
度の低い低濃度ボディ領域３２と、不純物濃度が低濃度
ボディ領域３２よりも高い下部高濃度領域３４とにより
構成されている。
０を除去し、その後、加熱することにより、注入された
不純物をエピタキシャル成長層２６内で熱拡散させ、ボ
ディ領域３６を形成する。ボディ領域３６は、不純物濃
度の低い低濃度ボディ領域３２と、不純物濃度が低濃度
ボディ領域３２よりも高い下部高濃度領域３４とにより
構成されている。
【００８２】この熱拡散工程では、たとえば、窒素ガス
（Ｎ2）雰囲気中において９５０℃〜１０５０℃程度の
温度で、１時間〜２時間程度加熱するようにしている。
つまり、従来のボディ領域を形成する際の温度よりやや
低温（５０℃程度低い）で、加熱時間も短く（従来の半
分程度）なるよう、熱拡散の条件を設定している。
（Ｎ2）雰囲気中において９５０℃〜１０５０℃程度の
温度で、１時間〜２時間程度加熱するようにしている。
つまり、従来のボディ領域を形成する際の温度よりやや
低温（５０℃程度低い）で、加熱時間も短く（従来の半
分程度）なるよう、熱拡散の条件を設定している。
【００８３】この実施形態においては、この熱拡散によ
り、たとえば、図５Ａにおいて注入された低濃度のボロ
ンの拡散深さが０．４μｍとなり、図５Ｂにおいて注入
された高濃度のボロンの拡散深さが０．８μｍ程度とな
る。
り、たとえば、図５Ａにおいて注入された低濃度のボロ
ンの拡散深さが０．４μｍとなり、図５Ｂにおいて注入
された高濃度のボロンの拡散深さが０．８μｍ程度とな
る。
【００８４】図６Ａ〜図６Ｃおよび図４に示す工程を経
て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３
８、層間膜４０、ソース電極ＳＥおよびドレイン電極Ｄ
Ｅ等が形成されるが、これらの工程は図３Ａ〜図３Ｃお
よび図１に示す工程とほぼ同様であるので説明を省略す
る。
て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３
８、層間膜４０、ソース電極ＳＥおよびドレイン電極Ｄ
Ｅ等が形成されるが、これらの工程は図３Ａ〜図３Ｃお
よび図１に示す工程とほぼ同様であるので説明を省略す
る。
【００８５】このように、この実施形態においては、従
来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合とほ
ぼ同様の条件またはやや低い注入エネルギーで、ボロン
をイオン注入するとともに、注入密度および注入エネル
ギーがいずれも上記最初のイオン注入の際のそれよりも
高い状態で、かつ、エピタキシャル成長層２６の表面に
対する垂線に対し４５度程度傾斜した全方位からイオン
注入を行う工程を追加し、追加された工程において注入
されたボロンを、最初に注入したボロンと同時に熱拡散
するようにしている。
来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合とほ
ぼ同様の条件またはやや低い注入エネルギーで、ボロン
をイオン注入するとともに、注入密度および注入エネル
ギーがいずれも上記最初のイオン注入の際のそれよりも
高い状態で、かつ、エピタキシャル成長層２６の表面に
対する垂線に対し４５度程度傾斜した全方位からイオン
注入を行う工程を追加し、追加された工程において注入
されたボロンを、最初に注入したボロンと同時に熱拡散
するようにしている。
【００８６】このため、高注入密度および高注入エネル
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
ギーのイオン注入を行う工程をひとつ追加するだけで、
寄生トランジスタによる２次降伏現象を抑制しつつ所望
の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ
を、容易に実現することができる。
【００８７】また、追加された工程においてはボロンが
斜め方向にかつ高エネルギーで注入されるため、熱拡散
工程による熱拡散の程度が小さくても、所望の形状の下
部高濃度領域３４を形成することが可能となる。したが
って、熱拡散の程度が小さくても、寄生トランジスタに
よる２次降伏現象を有効に抑制することができる。すな
わち、微細化を進めつつ、ソース・ドレイン間のいわゆ
るＯＮ耐圧を確保することが可能となる。
斜め方向にかつ高エネルギーで注入されるため、熱拡散
工程による熱拡散の程度が小さくても、所望の形状の下
部高濃度領域３４を形成することが可能となる。したが
って、熱拡散の程度が小さくても、寄生トランジスタに
よる２次降伏現象を有効に抑制することができる。すな
わち、微細化を進めつつ、ソース・ドレイン間のいわゆ
るＯＮ耐圧を確保することが可能となる。
【００８８】さらに、熱拡散の程度が小さくても、上述
のように、ボディ領域３６の最小曲率半径の大きさを確
保することができる。このため、この実施形態のように
熱拡散の程度を小さくしても、ボディ領域３６とエピタ
キシャル成長層２６との境界における電界集中を緩和す
ることができる。すなわち、微細化を進めつつ、ソース
・ドレイン間のいわゆるＯＦＦ耐圧を確保することも可
能となる。
のように、ボディ領域３６の最小曲率半径の大きさを確
保することができる。このため、この実施形態のように
熱拡散の程度を小さくしても、ボディ領域３６とエピタ
キシャル成長層２６との境界における電界集中を緩和す
ることができる。すなわち、微細化を進めつつ、ソース
・ドレイン間のいわゆるＯＦＦ耐圧を確保することも可
能となる。
【００８９】つまり、微細化を進めつつ、ソース・ドレ
イン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確
保することが可能となる。
イン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確
保することが可能となる。
【００９０】一方、熱拡散工程による熱拡散の程度を従
来と同程度にする場合は、従来と同程度の集積度を確保
しつつ、ソース・ドレイン間のＯＦＦ耐圧をいっそう高
めることが可能となる。
来と同程度にする場合は、従来と同程度の集積度を確保
しつつ、ソース・ドレイン間のＯＦＦ耐圧をいっそう高
めることが可能となる。
【００９１】つぎに、図７に、この発明のさらに他の実
施形態による半導体装置を構成する２重拡散構造を有す
る絶縁ゲート型電界効果トランジスタである横型のＤ−
ＭＯＳＦＥＴ６０（Ｎチャンネル型）の要部断面構成を
示す。
施形態による半導体装置を構成する２重拡散構造を有す
る絶縁ゲート型電界効果トランジスタである横型のＤ−
ＭＯＳＦＥＴ６０（Ｎチャンネル型）の要部断面構成を
示す。
【００９２】図７に示すＤ−ＭＯＳＦＥＴ６０は、図４
に示すＤ−ＭＯＳＦＥＴ５０に類似している。しかし、
図７に示すＤ−ＭＯＳＦＥＴ６０は、低濃度ボディ領域
３２および下部高濃度領域３４が同工程のイオン注入に
より得られたものである点で、低濃度ボディ領域３２お
よび下部高濃度領域３４がそれぞれ別工程のイオン注入
により得られたものである図４に示すＤ−ＭＯＳＦＥＴ
５０と異なる。
に示すＤ−ＭＯＳＦＥＴ５０に類似している。しかし、
図７に示すＤ−ＭＯＳＦＥＴ６０は、低濃度ボディ領域
３２および下部高濃度領域３４が同工程のイオン注入に
より得られたものである点で、低濃度ボディ領域３２お
よび下部高濃度領域３４がそれぞれ別工程のイオン注入
により得られたものである図４に示すＤ−ＭＯＳＦＥＴ
５０と異なる。
【００９３】すなわち、図７に示すＤ−ＭＯＳＦＥＴ６
０においては、従来のＤ−ＭＯＳＦＥＴのボディ領域形
成のためのイオン注入の際よりも、注入密度および注入
エネルギーを高くしてイオン注入を行うようにしてい
る。高濃度のボロンを深く打ち込んだ後、熱拡散を行う
ことにより、ボロン濃度がエピタキシャル成長層２６表
面から深部にかけて徐々に高くなる部分を有する、いわ
ゆる逆傾斜プロファイルボディを実現している。
０においては、従来のＤ−ＭＯＳＦＥＴのボディ領域形
成のためのイオン注入の際よりも、注入密度および注入
エネルギーを高くしてイオン注入を行うようにしてい
る。高濃度のボロンを深く打ち込んだ後、熱拡散を行う
ことにより、ボロン濃度がエピタキシャル成長層２６表
面から深部にかけて徐々に高くなる部分を有する、いわ
ゆる逆傾斜プロファイルボディを実現している。
【００９４】図１０は、Ｄ−ＭＯＳＦＥＴ６０の不純物
の拡散濃度（縦軸）と、半導体表面からの深さ（横軸）
との関係（不純物濃度プロファイル）を示すグラフであ
る。９０はこの実施形態によるＤ−ＭＯＳＦＥＴ６０の
ボディ領域３６におけるボロンの濃度プロファイルを示
す曲線であり、９２は従来のＤ−ＭＯＳＦＥＴのボディ
領域におけるボロンの濃度プロファイルを示す曲線であ
る。
の拡散濃度（縦軸）と、半導体表面からの深さ（横軸）
との関係（不純物濃度プロファイル）を示すグラフであ
る。９０はこの実施形態によるＤ−ＭＯＳＦＥＴ６０の
ボディ領域３６におけるボロンの濃度プロファイルを示
す曲線であり、９２は従来のＤ−ＭＯＳＦＥＴのボディ
領域におけるボロンの濃度プロファイルを示す曲線であ
る。
【００９５】このようにして形成されたボディ領域３６
のうち、ボロン濃度の低いエピタキシャル成長層２６表
面近傍が低濃度ボディ領域３２であり、低濃度ボディ領
域３２の下部に位置するボロン濃度の高い部分が下部高
濃度領域３４である。
のうち、ボロン濃度の低いエピタキシャル成長層２６表
面近傍が低濃度ボディ領域３２であり、低濃度ボディ領
域３２の下部に位置するボロン濃度の高い部分が下部高
濃度領域３４である。
【００９６】深く打ち込んだ不純物を従来と同程度の条
件下で熱拡散してボディ領域３６を形成するため、ソー
ス領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧に影響するボ
ディ領域３６の最小曲率半径は、従来のＤ−ＭＯＳＦＥ
Ｔにおけるボディ領域の最小曲率半径よりもかなり大き
くなっている。
件下で熱拡散してボディ領域３６を形成するため、ソー
ス領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧に影響するボ
ディ領域３６の最小曲率半径は、従来のＤ−ＭＯＳＦＥ
Ｔにおけるボディ領域の最小曲率半径よりもかなり大き
くなっている。
【００９７】図８Ａ〜図８Ｂおよび図９Ａ〜図９Ｃは、
Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部
断面図である。図８Ａ〜図８Ｂおよび図９Ａ〜図９Ｃ、
ならびに図７を用いて、Ｄ−ＭＯＳＦＥＴ６０の製造方
法を説明する。
Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部
断面図である。図８Ａ〜図８Ｂおよび図９Ａ〜図９Ｃ、
ならびに図７を用いて、Ｄ−ＭＯＳＦＥＴ６０の製造方
法を説明する。
【００９８】図８Ａに示す工程は、図５Ａに示す工程と
類似しているが、ボロン（Ｂ）の注入密度および注入エ
ネルギー（加速エネルギー）が、図５Ａに示す工程にお
けるそれと異なる。すなわち、図５Ａに示す工程におい
ては、ボロン（Ｂ）の注入密度および注入エネルギー
を、それぞれ、２×１０13個／cm2〜７×１０13個／cm2
程度および３０ＫeＶ前後としたが、図８Ａに示す工程
においては、ボロン（Ｂ）の注入密度および注入エネル
ギーを、それぞれ、２×１０14個／cm2〜７×１０14個
／cm2程度および１８０ＫeＶ〜２２０ＫeＶ程度として
いる。
類似しているが、ボロン（Ｂ）の注入密度および注入エ
ネルギー（加速エネルギー）が、図５Ａに示す工程にお
けるそれと異なる。すなわち、図５Ａに示す工程におい
ては、ボロン（Ｂ）の注入密度および注入エネルギー
を、それぞれ、２×１０13個／cm2〜７×１０13個／cm2
程度および３０ＫeＶ前後としたが、図８Ａに示す工程
においては、ボロン（Ｂ）の注入密度および注入エネル
ギーを、それぞれ、２×１０14個／cm2〜７×１０14個
／cm2程度および１８０ＫeＶ〜２２０ＫeＶ程度として
いる。
【００９９】注入エネルギーをこの程度とすることで、
ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下
部高濃度領域３４を形成することが可能となる。すなわ
ち、この実施形態においては、このイオン注入により、
ボロン（Ｂ）を、たとえば、０．４μｍ〜０．６μｍ程
度深さまで打ち込むようにしている。なお、このときの
注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であ
っても特に支障はない。
ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下
部高濃度領域３４を形成することが可能となる。すなわ
ち、この実施形態においては、このイオン注入により、
ボロン（Ｂ）を、たとえば、０．４μｍ〜０．６μｍ程
度深さまで打ち込むようにしている。なお、このときの
注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であ
っても特に支障はない。
【０１００】つぎに、図8Ｂに示すように、レジスト８
０を除去し、その後、加熱することにより、注入された
不純物をエピタキシャル成長層２６内で熱拡散させ、ボ
ディ領域３６を形成する。ボディ領域３６は、不純物濃
度の低い低濃度ボディ領域３２と、不純物濃度が低濃度
ボディ領域３２よりも高い下部高濃度領域３４とにより
構成されている。
０を除去し、その後、加熱することにより、注入された
不純物をエピタキシャル成長層２６内で熱拡散させ、ボ
ディ領域３６を形成する。ボディ領域３６は、不純物濃
度の低い低濃度ボディ領域３２と、不純物濃度が低濃度
ボディ領域３２よりも高い下部高濃度領域３４とにより
構成されている。
【０１０１】この熱拡散工程では、たとえば、窒素ガス
（Ｎ2）雰囲気中において１０００℃〜１１００℃程度
の温度で、２時間〜４時間程度加熱するようにしてい
る。つまり、従来のボディ領域を形成する際の温度およ
び加熱時間と、ほぼ同様の条件で熱拡散を行う。
（Ｎ2）雰囲気中において１０００℃〜１１００℃程度
の温度で、２時間〜４時間程度加熱するようにしてい
る。つまり、従来のボディ領域を形成する際の温度およ
び加熱時間と、ほぼ同様の条件で熱拡散を行う。
【０１０２】このように、イオン注入時における注入条
件（注入密度および注入エネルギー）、ならびに、熱拡
散における条件（温度および加熱時間）を調整すること
で、従来のＤ−ＭＯＳＦＥＴと同様の不純物濃度を有す
るチャネル形成領域ＣＨとチャネル形成領域ＣＨより不
純物濃度の高い下部高濃度領域３４とを備えたボディ領
域３６が、一度のイオン注入工程で実現できるのであ
る。
件（注入密度および注入エネルギー）、ならびに、熱拡
散における条件（温度および加熱時間）を調整すること
で、従来のＤ−ＭＯＳＦＥＴと同様の不純物濃度を有す
るチャネル形成領域ＣＨとチャネル形成領域ＣＨより不
純物濃度の高い下部高濃度領域３４とを備えたボディ領
域３６が、一度のイオン注入工程で実現できるのであ
る。
【０１０３】図９Ａ〜図９Ｃおよび図７に示す工程を経
て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３
８、層間膜４０、ソース電極ＳＥおよびドレイン電極Ｄ
Ｅ等が形成されるが、これらの工程は図３Ａ〜図３Ｃお
よび図１に示す工程とほぼ同様であるので説明を省略す
る。
て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３
８、層間膜４０、ソース電極ＳＥおよびドレイン電極Ｄ
Ｅ等が形成されるが、これらの工程は図３Ａ〜図３Ｃお
よび図１に示す工程とほぼ同様であるので説明を省略す
る。
【０１０４】このように、この実施形態においては、チ
ャネル形成領域ＣＨを含む低濃度ボディ領域３２および
下部高濃度領域３４を同工程のイオン注入により得てい
る。
ャネル形成領域ＣＨを含む低濃度ボディ領域３２および
下部高濃度領域３４を同工程のイオン注入により得てい
る。
【０１０５】したがって、従来のＤ−ＭＯＳＦＥＴのボ
ディ領域を形成する際に行うイオン注入工程に代え、注
入密度および注入エネルギーがいずれも従来のＤ−ＭＯ
ＳＦＥＴのボディ領域を形成する場合のそれよりも高い
状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳ
ＦＥＴのボディ領域を形成する場合のそれと同様に熱拡
散を行うことができる。
ディ領域を形成する際に行うイオン注入工程に代え、注
入密度および注入エネルギーがいずれも従来のＤ−ＭＯ
ＳＦＥＴのボディ領域を形成する場合のそれよりも高い
状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳ
ＦＥＴのボディ領域を形成する場合のそれと同様に熱拡
散を行うことができる。
【０１０６】このため、工程を追加することなく、寄生
トランジスタによる２次降伏現象を抑制しつつ所望の動
作特性を維持することのできるＤ−ＭＯＳＦＥＴ６０
を、容易に実現することができる。
トランジスタによる２次降伏現象を抑制しつつ所望の動
作特性を維持することのできるＤ−ＭＯＳＦＥＴ６０
を、容易に実現することができる。
【０１０７】また、上記イオン注入工程においては従来
よりも深く不純物が注入されるため、熱拡散工程による
熱拡散の程度が従来より小さくても従来と同程度のボデ
ィ領域の最小曲率半径を確保することができる。このた
め、熱拡散の程度を小さくしても、ボディ領域３６とエ
ピタキシャル成長層２６との境界における電界集中を緩
和することができる。すなわち、微細化を進めつつ、ソ
ース・ドレイン間のいわゆるＯＦＦ耐圧を確保すること
が可能となる。
よりも深く不純物が注入されるため、熱拡散工程による
熱拡散の程度が従来より小さくても従来と同程度のボデ
ィ領域の最小曲率半径を確保することができる。このた
め、熱拡散の程度を小さくしても、ボディ領域３６とエ
ピタキシャル成長層２６との境界における電界集中を緩
和することができる。すなわち、微細化を進めつつ、ソ
ース・ドレイン間のいわゆるＯＦＦ耐圧を確保すること
が可能となる。
【０１０８】一方、この実施形態のように熱拡散工程に
よる熱拡散の程度を従来と同程度にする場合は、従来と
同程度の集積度を確保しつつ、ソース・ドレイン間のＯ
ＦＦ耐圧をいっそう高めることが可能となる。
よる熱拡散の程度を従来と同程度にする場合は、従来と
同程度の集積度を確保しつつ、ソース・ドレイン間のＯ
ＦＦ耐圧をいっそう高めることが可能となる。
【０１０９】つまり、図４に示すＤ−ＭＯＳＦＥＴ５０
の場合と同様に、微細化を進めつつ、ソース・ドレイン
間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保す
ることが可能となるのである。
の場合と同様に、微細化を進めつつ、ソース・ドレイン
間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保す
ることが可能となるのである。
【０１１０】なお、上述の各実施形態においては、第１
導電型の不純物をヒ素（Ａs）とし、第２導電型の不純
物をボロン（Ｂ）としたが、第１導電型の不純物、第２
導電型の不純物は、これらに限定されるものではない。
導電型の不純物をヒ素（Ａs）とし、第２導電型の不純
物をボロン（Ｂ）としたが、第１導電型の不純物、第２
導電型の不純物は、これらに限定されるものではない。
【０１１１】また、上述の各実施形態においては、Ｎチ
ャンネル型の横型Ｄ−ＭＯＳＦＥＴを例に説明したが、
この発明はこれに限定されるものではない。この発明
は、Ｐチャンネル型の横型Ｄ−ＭＯＳＦＥＴや、縦型の
Ｄ−ＭＯＳＦＥＴなど、Ｄ−ＭＯＳＦＥＴを備えた半導
体装置一般に適用されるものである。
ャンネル型の横型Ｄ−ＭＯＳＦＥＴを例に説明したが、
この発明はこれに限定されるものではない。この発明
は、Ｐチャンネル型の横型Ｄ−ＭＯＳＦＥＴや、縦型の
Ｄ−ＭＯＳＦＥＴなど、Ｄ−ＭＯＳＦＥＴを備えた半導
体装置一般に適用されるものである。
【図１】この発明の一実施形態による半導体装置を構成
する２重拡散構造を有する絶縁ゲート型電界効果トラン
ジスタである横型のＤ−ＭＯＳＦＥＴ２０（Ｎチャンネ
ル型）の要部断面構成を示す図面である。
する２重拡散構造を有する絶縁ゲート型電界効果トラン
ジスタである横型のＤ−ＭＯＳＦＥＴ２０（Ｎチャンネ
ル型）の要部断面構成を示す図面である。
【図２】図２Ａ〜図２Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製
造方法を説明するための要部断面図である。
造方法を説明するための要部断面図である。
【図３】図３Ａ〜図３Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製
造方法を説明するための要部断面図である。
造方法を説明するための要部断面図である。
【図４】この発明の他の実施形態による半導体装置を構
成する横型のＤ−ＭＯＳＦＥＴ５０（Ｎチャンネル型）
の要部断面構成を示す図面である。
成する横型のＤ−ＭＯＳＦＥＴ５０（Ｎチャンネル型）
の要部断面構成を示す図面である。
【図５】図５Ａ〜図５Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製
造方法を説明するための要部断面図である。
造方法を説明するための要部断面図である。
【図６】図６Ａ〜図６Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製
造方法を説明するための要部断面図である。
造方法を説明するための要部断面図である。
【図７】この発明の他の実施形態による半導体装置を構
成する横型のＤ−ＭＯＳＦＥＴ６０（Ｎチャンネル型）
の要部断面構成を示す図面である。
成する横型のＤ−ＭＯＳＦＥＴ６０（Ｎチャンネル型）
の要部断面構成を示す図面である。
【図８】図８Ａ〜図８Ｂは、Ｄ−ＭＯＳＦＥＴ６０の製
造方法を説明するための要部断面図である。
造方法を説明するための要部断面図である。
【図９】図９Ａ〜図９Ｃは、Ｄ−ＭＯＳＦＥＴ６０の製
造方法を説明するための要部断面図である。
造方法を説明するための要部断面図である。
【図１０】Ｄ−ＭＯＳＦＥＴ６０の不純物の拡散濃度
（縦軸）と、半導体表面からの深さ（横軸）との関係
（不純物濃度プロファイル）を示すグラフである。
（縦軸）と、半導体表面からの深さ（横軸）との関係
（不純物濃度プロファイル）を示すグラフである。
【図１１】図１１Ａは、従来の横型のＤ−ＭＯＳＦＥＴ
２（Ｎチャンネル型）の構造を説明するための適部断面
図である。図１１Ｂは、寄生トランジスタ１２を考慮し
たＤ−ＭＯＳＦＥＴ２の等価回路図である。
２（Ｎチャンネル型）の構造を説明するための適部断面
図である。図１１Ｂは、寄生トランジスタ１２を考慮し
たＤ−ＭＯＳＦＥＴ２の等価回路図である。
２０・・・Ｄ−ＭＯＳＦＥＴ ３４・・・下部高濃度領域 ３６・・・ボディ領域 ＣＨ・・・チャネル形成領域
Claims (8)
- 【請求項１】第１導電型の基部半導体領域と、 基部半導体領域の上部の一部に配位された第２導電型の
ボディ領域であって、当該ボディ領域の上部における基
部半導体領域との境界近傍がチャネル形成領域として機
能するボディ領域と、 ボディ領域の上部の一部にチャネル形成領域に隣接して
配位された第１導電型のソース領域と、 ボディ領域との間に基部半導体領域が介在するよう配位
され第１導電型の不純物濃度が基部半導体領域のそれよ
り高い第１導電型のドレイン領域と、 チャネル形成領域の上部にゲート絶縁物を介して配位さ
れた導電性を有するゲートとを備え、 ゲートに印可される電圧にしたがって、チャネル形成領
域を介してソース領域とドレイン領域との間を流れる電
流を制御する２重拡散構造を有する絶縁ゲート型電界効
果トランジスタを備えた半導体装置において、 ソース領域およびチャネル形成領域のうち少なくとも一
方の下方にあるボディ領域に、第２導電型の不純物濃度
がチャネル形成領域のそれより高い下部高濃度領域を配
位したこと、 を特徴とする半導体装置。 - 【請求項２】請求項１の半導体装置において、 前記ボディ領域は、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物をイオン注入した後、熱拡散して得
られる前記チャネル形成領域を含む低濃度ボディ領域
と、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物を、注入密度および注入エネルギー
がいずれも前記低濃度ボディ領域を形成する際のイオン
注入時よりも高い状態で、イオン注入した後、前記ソー
ス領域を形成する際の熱拡散工程と同工程で熱拡散して
得られる前記下部高濃度領域とを備えたこと、 を特徴とするもの。 - 【請求項３】請求項１の半導体装置において、 前記ボディ領域は、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物をイオン注入した後、熱拡散して得
られる前記チャネル形成領域を含む低濃度ボディ領域
と、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物を、注入密度および注入エネルギー
がいずれも前記低濃度ボディ領域を形成する際のイオン
注入時よりも高くなるように、かつ、基部半導体領域の
表面に対する垂線に対し所定傾斜角を持つ全方位からイ
オン注入した後、前記低濃度ボディ領域を形成する際の
熱拡散工程と同工程で熱拡散して得られる前記下部高濃
度領域とを備えたこと、 を特徴とするもの。 - 【請求項４】請求項１の半導体装置において、 前記ボディ領域は、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物を、イオン注入後の熱拡散によりソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度が
チャネル形成領域におけるそれより高くなるよう注入密
度および注入エネルギーを設定して、イオン注入した
後、熱拡散して得られる前記チャネル形成領域を含む低
濃度ボディ領域および前記下部高濃度領域を備えたこ
と、 を特徴とするもの。 - 【請求項５】第１導電型の基部半導体領域と、 基部半導体領域の上部の一部に配位された第２導電型の
ボディ領域であって、当該ボディ領域の上部における基
部半導体領域との境界近傍がチャネル形成領域として機
能するボディ領域と、 ボディ領域の上部の一部にチャネル形成領域に隣接して
配位された第１導電型のソース領域と、 ボディ領域との間に基部半導体領域が介在するよう配位
され第１導電型の不純物濃度が基部半導体領域のそれよ
り高い第１導電型のドレイン領域と、 チャネル形成領域の上部にゲート絶縁物を介して配位さ
れた導電性を有するゲートと、 を備え、ゲートに印可される電圧にしたがって、チャネ
ル形成領域を介してソース領域とドレイン領域との間を
流れる電流を制御する２重拡散構造を有する絶縁ゲート
型電界効果トランジスタを備えた半導体装置を製造する
方法であって、 ソース領域およびチャネル形成領域のうち少なくとも一
方の下方におけるボディ領域の第２導電型の不純物濃度
が、チャネル形成領域におけるそれより高くなるようボ
ディ領域を形成すること、 を特徴とする半導体装置の製造方法。 - 【請求項６】請求項５の半導体装置の製造方法におい
て、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物をイオン注入し、イオン注入された
不純物を熱拡散させることでチャネル形成領域を含む低
濃度ボディ領域を形成し、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物を、注入密度および注入エネルギー
がいずれも前記低濃度ボディ領域を形成する際のイオン
注入時よりも高い状態で、イオン注入し、イオン注入さ
れた不純物を前記ソース領域を形成する際の熱拡散工程
と同工程で熱拡散させることにより、ソース領域および
チャネル形成領域のうち少なくとも一方の下方における
ボディ領域の第２導電型の不純物濃度が、チャネル形成
領域におけるそれより高くなるようにすること、 を特徴とするもの。 - 【請求項７】請求項５の半導体装置の製造方法におい
て、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物を、基部半導体領域の表面に対して
略直交方向にイオン注入し、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物を、注入密度および注入エネルギー
がいずれも前記略直交方向に行った基部半導体領域への
イオン注入時よりも高くなるように、かつ、基部半導体
領域の表面に対する垂線に対し所定傾斜角を持つ全方位
からイオン注入し、 イオン注入されたこれらの不純物を同工程で熱拡散させ
ることにより、ソース領域およびチャネル形成領域のう
ち少なくとも一方の下方におけるボディ領域の第２導電
型の不純物濃度が、チャネル形成領域におけるそれより
高くなるようにすること、 を特徴とするもの。 - 【請求項８】請求項５の半導体装置の製造方法におい
て、 前記ゲートをマスクとして前記基部半導体領域の一部に
第２導電型の不純物を、イオン注入後の熱拡散によりソ
ース領域およびチャネル形成領域のうち少なくとも一方
の下方におけるボディ領域の第２導電型の不純物濃度が
チャネル形成領域におけるそれより高くなるよう注入密
度および注入エネルギーを設定して、イオン注入し、 イオン注入されたこれらの不純物を熱拡散させることに
より、ソース領域およびチャネル形成領域のうち少なく
とも一方の下方におけるボディ領域の第２導電型の不純
物濃度が、チャネル形成領域におけるそれより高くなる
ようにすること、 を特徴とするもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336314A JP5183835B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336314A JP5183835B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141502A true JP2002141502A (ja) | 2002-05-17 |
| JP5183835B2 JP5183835B2 (ja) | 2013-04-17 |
Family
ID=18811910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000336314A Expired - Lifetime JP5183835B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5183835B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067127A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008010627A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008010628A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008181934A (ja) * | 2007-01-23 | 2008-08-07 | Denso Corp | 半導体装置の製造方法 |
| JP2008244236A (ja) * | 2007-03-28 | 2008-10-09 | Oki Electric Ind Co Ltd | 半導体装置 |
| CN100438072C (zh) * | 2003-10-06 | 2008-11-26 | 恩益禧电子股份有限公司 | 半导体器件及其制作方法 |
| JP2009170552A (ja) * | 2008-01-11 | 2009-07-30 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2012186503A (ja) * | 2012-06-01 | 2012-09-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015204307A (ja) * | 2014-04-10 | 2015-11-16 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN109003900A (zh) * | 2018-07-12 | 2018-12-14 | 中国电子科技集团公司第五十八研究所 | 一种制作稳定vdmos功率器件的工艺方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217664A (ja) * | 1986-03-19 | 1987-09-25 | Nissan Motor Co Ltd | 半導体装置 |
| JPH0637266A (ja) * | 1992-07-20 | 1994-02-10 | Ricoh Co Ltd | Ｍｏｓ型集積回路およびｍｏｓ型集積回路の製造方法 |
| JPH07307401A (ja) * | 1994-05-13 | 1995-11-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH09134965A (ja) * | 1995-09-08 | 1997-05-20 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH11186550A (ja) * | 1997-12-19 | 1999-07-09 | Samsung Electron Co Ltd | 二重拡散形ｍｏｓトランジスタ及びその製造方法 |
| JPH11312805A (ja) * | 1998-04-30 | 1999-11-09 | Denso Corp | 半導体装置 |
| JP2000164878A (ja) * | 1998-11-27 | 2000-06-16 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
-
2000
- 2000-11-02 JP JP2000336314A patent/JP5183835B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217664A (ja) * | 1986-03-19 | 1987-09-25 | Nissan Motor Co Ltd | 半導体装置 |
| JPH0637266A (ja) * | 1992-07-20 | 1994-02-10 | Ricoh Co Ltd | Ｍｏｓ型集積回路およびｍｏｓ型集積回路の製造方法 |
| JPH07307401A (ja) * | 1994-05-13 | 1995-11-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH09134965A (ja) * | 1995-09-08 | 1997-05-20 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH11186550A (ja) * | 1997-12-19 | 1999-07-09 | Samsung Electron Co Ltd | 二重拡散形ｍｏｓトランジスタ及びその製造方法 |
| JPH11312805A (ja) * | 1998-04-30 | 1999-11-09 | Denso Corp | 半導体装置 |
| JP2000164878A (ja) * | 1998-11-27 | 2000-06-16 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100438072C (zh) * | 2003-10-06 | 2008-11-26 | 恩益禧电子股份有限公司 | 半导体器件及其制作方法 |
| JP2007067127A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008010627A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008010628A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008181934A (ja) * | 2007-01-23 | 2008-08-07 | Denso Corp | 半導体装置の製造方法 |
| JP2008244236A (ja) * | 2007-03-28 | 2008-10-09 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2009170552A (ja) * | 2008-01-11 | 2009-07-30 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2012186503A (ja) * | 2012-06-01 | 2012-09-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015204307A (ja) * | 2014-04-10 | 2015-11-16 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN109003900A (zh) * | 2018-07-12 | 2018-12-14 | 中国电子科技集团公司第五十八研究所 | 一种制作稳定vdmos功率器件的工艺方法 |
| CN109003900B (zh) * | 2018-07-12 | 2021-05-04 | 中国电子科技集团公司第五十八研究所 | 一种制作稳定vdmos功率器件的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5183835B2 (ja) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5409848A (en) | Angled lateral pocket implants on p-type semiconductor devices | |
| US7649225B2 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
| US6022778A (en) | Process for the manufacturing of integrated circuits comprising low-voltage and high-voltage DMOS-technology power devices and non-volatile memory cells | |
| JPH0888284A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH03119732A (ja) | 半導体デバイスの動作寿命を増すための中性不純物 | |
| JP2000188391A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08153873A (ja) | 半導体装置及びその製造方法 | |
| US5817546A (en) | Process of making a MOS-technology power device | |
| JP4308096B2 (ja) | 半導体装置及びその製造方法 | |
| JP5307966B2 (ja) | 半導体装置の製造方法 | |
| JP3831615B2 (ja) | 半導体装置とその製造方法 | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| JP5183835B2 (ja) | 半導体装置およびその製造方法 | |
| US8102011B2 (en) | Semiconductor device including a field effect transistor and method for manufacturing the same | |
| JP4800566B2 (ja) | 半導体装置及びその製造方法 | |
| JP5399650B2 (ja) | 半導体装置 | |
| JP2933796B2 (ja) | 半導体装置の製造方法 | |
| JP3356629B2 (ja) | 横型ｍｏｓトランジスタの製造方法 | |
| KR100281397B1 (ko) | 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법 | |
| US5970347A (en) | High performance mosfet transistor fabrication technique | |
| JPS6113668A (ja) | 半導体装置 | |
| JPH11186402A (ja) | 半導体装置及び半導体製造方法 | |
| JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3272596B2 (ja) | 半導体装置及びその製造方法 | |
| JP3300238B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5183835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |