JP5183835B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5183835B2 JP5183835B2 JP2000336314A JP2000336314A JP5183835B2 JP 5183835 B2 JP5183835 B2 JP 5183835B2 JP 2000336314 A JP2000336314 A JP 2000336314A JP 2000336314 A JP2000336314 A JP 2000336314A JP 5183835 B2 JP5183835 B2 JP 5183835B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- channel formation
- concentration
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 210000000746 body region Anatomy 0.000 claims description 147
- 239000012535 impurity Substances 0.000 claims description 111
- 238000009792 diffusion process Methods 0.000 claims description 85
- 230000015572 biosynthetic process Effects 0.000 claims description 81
- 238000002513 implantation Methods 0.000 claims description 78
- 238000005468 ion implantation Methods 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 38
- 230000015556 catabolic process Effects 0.000 description 36
- 230000003071 parasitic effect Effects 0.000 description 34
- 229910052796 boron Inorganic materials 0.000 description 29
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 28
- 238000010438 heat treatment Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置に関し、とくに、２重拡散構造を有する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）を備えた半導体装置に関する。
【０００２】
【従来の技術】
駆動回路などに用いる半導体装置として、パワーＭＯＳＦＥＴの一種である二重拡散構造を有する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）を備えた半導体装置が知られている。図１１Ａは、従来の横型のＤ−ＭＯＳＦＥＴ２（Ｎチャンネル型）の構造を説明するための適部断面図である。
【０００３】
Ｎ-型のエピタキシャル成長層４の上部（表面近傍）には、一部にＰ-型のボディ６が形成され、ボディ６から所定距離隔てて、これを囲むようにＮ+型のドレイン領域Ｄが形成されている。
【０００４】
ボディ６の上部（表面近傍）には、略中央にＰ+型のバックゲート８が形成され、バックゲート８を囲むようにＮ+型のソース領域Ｓが形成されている。ボディ６の表面近傍のうち外周近傍部には、なにも形成されていない。このなにも形成されていない部分が、チャネル形成領域ＣＨである。
【０００５】
チャネル形成領域ＣＨの表面およびボディ６とドレイン領域Ｄとの間のエピタキシャル成長層４の表面を覆うように、ゲート酸化膜１０が形成されている。ゲート酸化膜１０の上には、ゲートＧが形成されている。
【０００６】
Ｄ−ＭＯＳＦＥＴ２においては、ゲートＧの一端をマスクの一部としてセルフアラインでＰ型の不純物の打ち込みを行った後、熱拡散を行うことにより、ボディ６が形成される。その後、同じゲートＧの一端をマスクの一部としてセルフアラインでＮ型の不純物の打ち込みを行った後、熱拡散を行うことにより、ソース領域Ｓが形成される。
【０００７】
すなわち、Ｄ−ＭＯＳＦＥＴ２においては、チャネル形成領域ＣＨのチャネル長は、これら熱拡散の条件のみによって決まるのであり、ゲートＧのパタニングのばらつき等の影響を受けることはない。したがって、チャネル長のばらつきを少なくすることができる。このため、微細化の要求に応えることが可能と考えられる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のこのようなＤ−ＭＯＳＦＥＴ２には、次のような問題点があった。Ｄ−ＭＯＳＦＥＴ２には、図１１Ａに示すように、寄生トランジスタ１２（バイポーラトランジスタ）が存在する。図１１Ｂは、寄生トランジスタ１２を考慮したＤ−ＭＯＳＦＥＴ２の等価回路図である。
【０００９】
静電気などにより、ソース電極ＳＥとドレイン電極ＤＥとの間にソース・ドレイン耐圧ＢＶdssを越える電圧が印加されると、１次降伏電流（アバランシェ降伏電流）が流れる。１次降伏電流は、図１１Ｂに示す経路（ａ）に沿って流れるほか、その一部が経路（ｂ）にも流れ込む。
【００１０】
経路（ｂ）に沿って電流が流れると、寄生抵抗１４により寄生トランジスタ１２のベース電位が持ち上がり、遂には寄生トランジスタ１２がＯＮしてしまう。寄生トランジスタ１２がＯＮすると、経路（ｃ）に沿って大電流が流れてしまう。これが２次降伏電流である。この２次降伏現象により、Ｄ−ＭＯＳＦＥＴ２が破壊しやすくなる。
【００１１】
２次降伏現象を抑えるためには、寄生抵抗１４の抵抗値を小さくして、寄生トランジスタ１２をＯＮし難くすればよい。しかし、寄生抵抗１４の抵抗値を小さくするためにボディ６のＰ型不純物濃度を高くすると、Ｄ−ＭＯＳＦＥＴ２のしきい値電圧Ｖthも高くなってしまう。これでは、所望の動作特性を維持することができない。
【００１２】
この発明は、このような従来のＤ−ＭＯＳＦＥＴを備えた半導体装置の問題点を解決し、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを備えた半導体装置を提供することを目的とする。
【００１３】
【発明の作用および効果】
請求項１の半導体装置は、第２導電型の半導体で構成された基板と、基板の上に形成された第１導電型の基部半導体領域と、基部半導体領域の上部の一部に配位された第２導電型のボディ領域であって、当該ボディ領域の上部における基部半導体領域との境界近傍がチャネル形成領域として機能するボディ領域と、ボディ領域の上部の一部にチャネル形成領域に隣接して配位された第１導電型のソース領域と、ボディ領域との間に基部半導体領域が介在するよう配位され第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型のドレイン領域と、チャネル形成領域の上部にゲート絶縁物を介して配位された導電性を有するゲートと、前記ボディ領域の上部の一部に前記ソース領域に隣接して配位され、第２導電型の不純物濃度がチャネル形成領域のそれより高い第２導電型のバックゲートと、当該バックゲートおよびソース領域に接するように形成されたソース電極と、前記基板と基部半導体領域との間であって上方から見て前記ボディ領域と重なる位置に配位され、第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型の埋め込み層とを備え、ゲートに印加される電圧にしたがって、チャネル形成領域を介してソース領域とドレイン領域との間を流れる電流を制御する２重拡散構造を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置において、ソース領域およびチャネル形成領域の下方にあるボディ領域に、第２導電型の不純物濃度がチャネル形成領域のそれより高い領域であって、前記バックゲートと接し、かつ、前記埋め込み層と接しないよう構成された下部高濃度領域を配位し、前記下部高濃度領域は、上方から見て前記バックゲートよりも広く形成され、前記チャネル形成領域は、第２導電型の不純物濃度が前記下部高濃度領域及び前記バックゲートのそれより低い前記ボディ領域の上部のみで構成されていること、を特徴とする。
【００１４】
また、請求項５の半導体装置の製造方法は、第２導電型の半導体で構成された基板と、基板の上に形成された第１導電型の基部半導体領域と、基部半導体領域の上部の一部に配位された第２導電型のボディ領域であって、当該ボディ領域の上部における基部半導体領域との境界近傍がチャネル形成領域として機能するボディ領域と、ボディ領域の上部の一部にチャネル形成領域に隣接して配位された第１導電型のソース領域と、ボディ領域との間に基部半導体領域が介在するよう配位され第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型のドレイン領域と、チャネル形成領域の上部にゲート絶縁物を介して配位された導電性を有するゲートと、前記ボディ領域の上部の一部に前記ソース領域に隣接して配位され、第２導電型の不純物濃度がチャネル形成領域のそれより高い第２導電型のバックゲートと、当該バックゲートおよびソース領域に接するように形成されたソース電極と、前記基板と基部半導体領域との間であって上方から見て前記ボディ領域と重なる位置に配位され、第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型の埋め込み層と、を備え、ゲートに印加される電圧にしたがって、チャネル形成領域を介してソース領域とドレイン領域との間を流れる電流を制御する２重拡散構造を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置を製造する方法であって、ソース領域およびチャネル形成領域の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域のそれより高くなるようボディ領域を形成するとともに、ボディ領域のうち当該第２導電型の不純物濃度の高い領域は、前記バックゲートと接し、かつ、前記埋め込み層と接しないよう構成され、前記ボディ領域のうち当該第２導電型の不純物濃度の高い領域は、上方から見て前記バックゲートよりも広く形成され、前記チャネル形成領域は、第２導電型の不純物濃度が前記ボディ領域のうち当該第２導電型の不純物濃度の高い領域及び前記バックゲートのそれより低い前記ボディ領域の上部のみで構成されていること、を特徴とする。
【００１５】
つまり、２重拡散構造を有する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）において、チャネル形成領域の不純物濃度を低く抑えつつ、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の不純物濃度をチャネル形成領域のそれより高くすることができる。
【００１６】
チャネル形成領域の不純物濃度を低く抑えることで、Ｄ−ＭＯＳＦＥＴのしきい値電圧が高くなることを防ぐことができる。つまり、Ｄ−ＭＯＳＦＥＴの所望の動作特性を維持することが可能となる。また、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の不純物濃度を高くすることで、寄生トランジスタの寄生ベース抵抗値を小さくすることが可能となる。寄生ベース抵抗値を小さくすることで、静電気などによりソース領域とドレイン領域との間に一次降伏電流が流れた場合であっても寄生トランジスタがＯＮし難くなる。すなわち、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを実現することができる。
【００１７】
請求項２の半導体装置においては、ボディ領域は、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物をイオン注入した後、熱拡散して得られるチャネル形成領域を含む低濃度ボディ領域と、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高い状態で、イオン注入した後、ソース領域を形成する際の熱拡散工程と同工程で熱拡散して得られる下部高濃度領域とを備えたことを特徴とする。
【００１８】
また、請求項６の半導体装置の製造方法においては、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物をイオン注入し、イオン注入された不純物を熱拡散させることでチャネル形成領域を含む低濃度ボディ領域を形成し、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高い状態で、イオン注入し、イオン注入された不純物をソース領域を形成する際の熱拡散工程と同工程で熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすることを特徴とする。
【００１９】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合と同様の処理により低濃度ボディ領域を形成するとともに、注入密度および注入エネルギーがいずれも上記低濃度ボディ領域を形成する際のそれよりも高い状態でイオン注入を行う工程を追加し、追加された工程において注入された不純物を、ソース領域を形成する際の熱拡散工程で同時に熱拡散することができる。
【００２０】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００２１】
また、追加された工程において注入された不純物の熱拡散の程度はソース領域を形成する際の熱拡散の程度とほぼ同程度となるから、下部高濃度領域の不純物濃度をかなり高く保つことができる。したがって、寄生トランジスタの寄生ベース抵抗値を、いっそう小さくすることが可能となる。
【００２２】
請求項３の半導体装置においては、ボディ領域は、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物をイオン注入した後、熱拡散して得られるチャネル形成領域を含む低濃度ボディ領域と、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高くなるように、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入した後、前記低濃度ボディ領域を形成する際の熱拡散工程と同工程で熱拡散して得られる下部高濃度領域とを備えたことを特徴とする。
【００２３】
また、請求項７の半導体装置の製造方法においては、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、基部半導体領域の表面に対して直交方向にイオン注入し、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも直交方向に行った基部半導体領域へのイオン注入時よりも高くなるように、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入し、イオン注入されたこれらの不純物を同工程で熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすることを特徴とする。
【００２４】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合と同様の条件で、低濃度ボディ領域となる領域にイオン注入を行うとともに、注入密度および注入エネルギーがいずれも上記低濃度ボディ領域を形成する際のそれよりも高い状態で、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入を行う工程を追加し、追加された工程において注入された不純物を、低濃度ボディ領域を形成する際の熱拡散工程で同時に熱拡散することができる。
【００２５】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００２６】
また、追加された工程においては不純物が斜め方向にかつ高エネルギーで注入されるため、熱拡散工程による熱拡散の程度が小さくても所定の形状の下部高濃度領域を形成することが可能となる。したがって、熱拡散の程度が小さくても、寄生トランジスタによる２次降伏現象を抑制することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＮ耐圧を確保することが可能となる。
【００２７】
さらに、熱拡散の程度が小さくてもボディ領域の最小曲率半径の大きさを確保することができる。このため、熱拡散の程度を小さくしても、ボディ領域と基部半導体領域との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することも可能となる。
【００２８】
つまり、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保することが可能となる。したがって、たとえば、微細な構造のＢi−ＣＭＯＳ素子（バイポーラトランジスタとＭＯＳＦＥＴが混載された集積回路）に搭載するＤ−ＭＯＳＦＥＴとしても好都合である。
【００２９】
請求項４の半導体装置においては、ボディ領域は、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、イオン注入後の熱拡散によりソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度がチャネル形成領域におけるそれより高くなるよう注入密度および注入エネルギーを設定して、イオン注入した後、熱拡散して得られるチャネル形成領域を含む低濃度ボディ領域および下部高濃度領域を備えたことを特徴とする。
【００３０】
また、請求項８の半導体装置の製造方法においては、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、イオン注入後の熱拡散によりソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度がチャネル形成領域におけるそれより高くなるよう注入密度および注入エネルギーを設定して、イオン注入し、イオン注入されたこれらの不純物を熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすることを特徴とする。
【００３１】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する際に行うイオン注入工程に代え、注入密度および注入エネルギーがいずれも従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれよりも高い状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれと同様に熱拡散を行うことができる。
【００３２】
このため、工程を追加することなく、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００３３】
また、上記イオン注入工程においては従来よりも深く不純物が注入されるため、熱拡散工程による熱拡散の程度が従来より小さくても従来と同程度のボディ領域の最小曲率半径を確保することができる。このため、熱拡散の程度を小さくしても、ボディ領域と基部半導体領域との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することが可能となる。
【００３４】
一方、熱拡散工程による熱拡散の程度を従来と同程度にする場合は、従来と同程度の集積度を確保しつつ、ソース・ドレイン間のＯＦＦ耐圧を高めることが可能となる。
【００３５】
【発明の実施の形態】
図１に、この発明の一実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ２０（Ｎチャンネル型）の要部断面構成を示す。
【００３６】
Ｄ−ＭＯＳＦＥＴ２０においては、Ｐ型（第２導電型）半導体で構成された基板２２の上に、Ｎ型（第１導電型）の埋め込み層２４およびＮ-型の基部半導体領域であるエピタキシャル成長層２６が形成されている。エピタキシャル成長層２６内には、Ｐ+型の分離層２８が形成されている。
【００３７】
エピタキシャル成長層２６の上部（表面近傍）には、一部にＰ-型のボディ領域３６が略円盤状に形成され、ボディ領域３６から所定距離隔てて、これを囲むようにＮ+型のドレイン領域Ｄが略環状に形成されている。
【００３８】
ボディ領域３６の上部（表面近傍）には、略中央にＰ+型のバックゲート３８が形成され、バックゲート３８を囲むようにＮ+型のソース領域Ｓが略環状に形成されている。ボディ３６の表面近傍のうち外周近傍部には、なにも形成されていない。このなにも形成されていない略環状部分が、チャネル形成領域ＣＨである。
【００３９】
ボディ領域３６のうち、バックゲート３８，ソース領域Ｓおよびチャネル形成領域ＣＨの下方に、Ｐ+型の下部高濃度領域３４が略円盤状に形成されている。この実施形態においては、下部高濃度領域３４は、バックゲート３８の下部に接するように形成されており、埋め込みバックゲートと呼ばれる。
【００４０】
ボディ領域３６のうち、チャネル形成領域ＣＨおよびチャネル形成領域ＣＨと同程度のＰ型不純物濃度を有する部分を低濃度ボディ領域３２という。
【００４１】
チャネル形成領域ＣＨの表面およびボディ３６とドレイン領域Ｄとの間のエピタキシャル成長層２６の表面を覆うように、ゲート絶縁物であるゲート酸化膜３０が略環状に形成されている。ゲート酸化膜３０の上には、ゲートＧが略環状に形成されている。
【００４２】
エピタキシャル成長層２６およびゲートＧの上部を覆うように層間膜４０が形成されている。層間膜４０に設けられた開口（コンタクトホール）には、ドレイン領域Ｄに接するようにドレイン電極ＤＥが形成されている。また、ソース領域Ｓおよびバックゲート３８に接するようにソース電極ＳＥが形成されている。バックゲート３８を接地することで、ボディ領域３６の電位を安定させることができる。
【００４３】
図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部断面図である。図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃ、ならびに図１を用いて、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明する。
【００４４】
まず、図２Ａに示すように、Ｐ導電型のシリコンで構成された基板２２上に、Ｎ導電型の埋め込み層２４、および、Ｐ導電型の分離層２８により分離されたＮ導電型のエピタキシャル成長層２６を形成し、エピタキシャル成長層２６上の所定位置に所定形状のゲート酸化膜（ＳiＯ2）３０およびゲート（ポリシリコン）Ｇを重ねるようにして形成する。
【００４５】
その後、レジスト８０を形成し、ゲートＧおよびレジスト８０をマスクとして、エピタキシャル成長層２６に、Ｐ型の不純物であるボロン（Ｂ）をイオン注入する。つまり、ボロン（Ｂ）を、ゲートＧに対してセルフアラインでエピタキシャル成長層２６にイオン注入することになる。注入されたＰ型の不純物を、図中「ｘ」で示す。
【００４６】
このイオン注入の条件は、たとえば、従来のボディ領域を形成する際の条件と、ほぼ同様とすることができる。この実施形態においては、たとえば、注入密度を２×１０13個／cm2〜７×１０13個／cm2程度とし、注入エネルギー（加速エネルギー）を３０ＫeＶ〜５０ＫeＶ程度としている。
【００４７】
つぎに、図２Ｂに示すように、レジスト８０を除去し、その後、加熱することにより、注入された不純物をエピタキシャル成長層２６内で熱拡散させ、ボディ領域３６を形成する。
【００４８】
この熱拡散の条件は、たとえば、従来のボディ領域を形成する際の条件と、ほぼ同様とすることができる。この実施形態においては、たとえば、窒素ガス（Ｎ2）雰囲気中において１０００℃〜１１００℃程度の温度で、２時間〜４時間程度加熱するようにしている。
【００４９】
この実施形態においては、この熱拡散により、たとえば、拡散深さが０．７μｍ〜１．１μｍ程度のボディ領域３６を形成するようにしている。
【００５０】
つぎに、図２Ｃに示すように、レジスト８２を形成し、レジスト８２をマスクとして、エピタキシャル成長層２６に、Ｐ型の不純物であるボロン（Ｂ）をイオン注入する。注入されたＰ型の不純物を、図中「ｘ」で示す。
【００５１】
このイオン注入においては、上述（図２Ａ参照）のイオン注入の際よりも、注入密度および注入エネルギーが高くなるようにしている。この実施形態においては、たとえば、注入密度を５×１０14個／cm2〜１×１０15個／cm2程度とし、注入エネルギー（加速エネルギー）を１８０ＫeＶ〜２２０ＫeＶ程度としている。
【００５２】
注入エネルギーをこの程度とすることで、ボディ領域３６の内部で、かつ、ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下部高濃度領域３４を形成することが可能となる。すなわち、この実施形態においては、このイオン注入により、ボロン（Ｂ）を、たとえば、０．４μｍ〜０．６μｍ程度深さまで打ち込むようにしている。なお、このときの注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はない。
【００５３】
なお、この実施形態においては、レジスト８２によってゲートＧを全部覆うようにしている。したがって、図２Ａに示すイオン注入の際より、やや狭い範囲のエピタキシャル成長層２６に、ボロン（Ｂ）がイオン注入されることになる。
【００５４】
つぎに、レジスト８２を除去し、その後、図３Ａに示すように、ソース領域Ｓおよびドレイン領域Ｄとなるべき領域を除いて、レジスト８４を形成し、レジスト８４とゲートＧとをマスクとして、Ｎ型の不純物であるヒ素（Ａs）をイオン注入する（図中「o」で示す）。
【００５５】
つまり、ボディ領域３６のうちソース領域Ｓとなるべき領域、およびエピタキシャル成長層２６のうちドレイン領域Ｄとなるべき領域に、ゲートＧに対してセルフアラインでヒ素（Ａs）をイオン注入することになる。
【００５６】
つぎに、レジスト８４を除去した後、図３Ｂに示すように、ボディ領域３６の略中央部（図３Ａにおいてレジスト８４で覆われていた部分）のみを空けるようにレジスト８６を形成し、レジスト８６をマスクとして、ボロン（Ｂ）をイオン注入する。
【００５７】
つぎに、図３Ｃに示すように、レジスト８６を除去した後、加熱することにより、図２Ｃ〜図３Ｂに示す工程で注入された不純物をエピタキシャル成長層２６内およびボディ領域３６内で熱拡散させ、ドレイン領域Ｄ、ソース領域Ｓ、バックゲート３８および下部高濃度領域３４を形成する。
【００５８】
この熱拡散の条件は、たとえば、従来のソース領域やドレイン領域を形成する際の条件と、ほぼ同様とすることができる。この実施形態においては、たとえば、窒素ガス（Ｎ2）雰囲気中において８５０℃〜１０００℃程度の温度で、３０分以下程度、加熱するようにしている。
【００５９】
このようにして、ボディ領域３６内に、チャネル形成領域ＣＨを含む低濃度ボディ領域３２と、低濃度ボディ領域３２よりもＰ型不純物濃度の高い下部高濃度領域３４を形成することができる。
【００６０】
つぎに、図１に示すように、ＣＶＤ法（化学的気相成長法）等により絶縁性の層間膜４０を形成し、層間膜４０にコンタクトホールを設ける。コンタクトホールを介してそれぞれソース領域Ｓおよびドレイン領域Ｄと接するよう、アルミニウムにより構成されたソース電極ＳＥおよびドレイン電極ＤＥを形成する。このようにして、Ｄ−ＭＯＳＦＥＴ２０が製造される。
【００６１】
このように、この実施形態においては、チャネル形成領域ＣＨの不純物濃度を従来のＤ−ＭＯＳＦＥＴと同程度に抑えつつ、ソース領域Ｓ、バックゲート３８およびチャネル形成領域ＣＨの下方に、不純物濃度がチャネル形成領域ＣＨのそれより高い下部高濃度領域３４を設けるようにしている。
【００６２】
チャネル形成領域ＣＨの不純物濃度を抑えることで、Ｄ−ＭＯＳＦＥＴ２０のしきい値電圧が従来より高くなることを防ぐことができる。また、下部高濃度領域３４を設けることで、寄生トランジスタの寄生ベース抵抗値を小さくすることが可能となる。寄生ベース抵抗値を小さくすることで、寄生トランジスタによる２次降伏現象を抑制することができる。
【００６３】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００６４】
また、追加された工程において注入された不純物の熱拡散の程度はソース領域Ｓを形成する際の熱拡散の程度とほぼ同程度となるから、下部高濃度領域３４の不純物濃度をかなり高く保つことができる。したがって、寄生トランジスタの寄生ベース抵抗値を、いっそう小さくすることが可能となる。
【００６５】
なお、この実施形態においては、下部高濃度領域３４を、バックゲート３８の下部に接するように形成したが、下部高濃度領域３４を、バックゲート３８の下部に接しないように形成してもよい。ただし、下部高濃度領域３４を、バックゲート３８の下部に接するように形成すると、寄生トランジスタの寄生ベース抵抗値を、より小さくすることができるため、好都合である。
【００６６】
また、この実施形態においては、下部高濃度領域３４を形成するためのイオン注入に引き続いてソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８を形成するためのイオン注入を行い、その後、加熱工程を設けるようにしたが、この発明はこれに限定されるのもではない。
【００６７】
たとえば、下部高濃度領域３４を形成するためのイオン注入後、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８を形成するためのイオン注入を行う前に、下部高濃度領域３４を形成するためのイオン注入によるダメージを回復するためのアニール（熱処理）を行うようにしてもよい。
【００６８】
つぎに、図４に、この発明の他の実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ５０（Ｎチャンネル型）の要部断面構成を示す。
【００６９】
図４に示すＤ−ＭＯＳＦＥＴ５０は、図１に示すＤ−ＭＯＳＦＥＴ２０に類似している。しかし、図４に示すＤ−ＭＯＳＦＥＴ５０は、下部高濃度領域３４が、エピタキシャル成長層２６の表面に対する垂線に対し所定傾斜角を持つ全方位から不純物をイオン注入した後、低濃度ボディ領域３２を形成する際の熱拡散工程と同工程で熱拡散して得られる点で、下部高濃度領域３４が、エピタキシャル成長層２６の表面に対する垂線と同一方向から不純物をイオン注入した後、ソース領域Ｓを形成する際の熱拡散工程と同工程で熱拡散して得られる、図１に示すＤ−ＭＯＳＦＥＴ２０と異なる。
【００７０】
つまり、Ｄ−ＭＯＳＦＥＴ５０の下部高濃度領域３４は、不純物濃度はＤ−ＭＯＳＦＥＴ２０におけるそれより低いが、横方向および縦方向の拡がりは、Ｄ−ＭＯＳＦＥＴ２０のそれより大きい。
【００７１】
このため、Ｄ−ＭＯＳＦＥＴ５０においては、下部高濃度領域３４そのものがボディ領域３６の下部を構成していることになる。つまり、この実施形態においては、ボディ領域３６は、低濃度ボディ領域３２と、低濃度ボディ領域３２の下方に隣接して配位された下部高濃度領域３４とによって構成されている。なお、このような下部高濃度領域３４をポケットボディと呼ぶ。
【００７２】
したがって、ボディ領域３６の側部より下方の輪郭は、下部高濃度領域３４のそれに一致する。このため、ソース領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧に影響するボディ領域３６の最小曲率半径（すなわち、下部高濃度領域３４の最小曲率半径）は、従来のＤ−ＭＯＳＦＥＴにおけるボディ領域の最小曲率半径と同程度かそれよりも大きくなっている。
【００７３】
これは、下部高濃度領域３４を形成する際、不純物を深くイオン注入することから、個々のイオンの注入深さのばらつきが大きくなるためと考えられる。
【００７４】
図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部断面図である。図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃ、ならびに図４を用いて、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明する。
【００７５】
図５Ａに示す工程は、図２Ａに示す工程とほぼ同様であるので説明を省略する。ただし、図２Ａに示す工程においては、ボロン（Ｂ）の注入エネルギー（加速エネルギー）を３０ＫeＶ〜５０ＫeＶ程度としたが、図５Ａに示す工程においては、ボロン（Ｂ）の注入エネルギーを３０ＫeＶ前後としている。
【００７６】
つぎに、図５Ｂに示すように、ゲートＧおよびレジスト８０をマスクとして、エピタキシャル成長層２６に、ボロン（Ｂ）をイオン注入する。つまり、図５Ａに示す工程と同じように、ボロン（Ｂ）を、ゲートＧに対してセルフアラインでエピタキシャル成長層２６にイオン注入することになる。
【００７７】
ただし、図５Ｂに示す工程においては、注入密度および注入エネルギーがいずれも図５Ａに示す工程におけるそれよりも高い状態で、ボロンがイオン注入される。さらに、図５Ｂに示す工程においては、このボロンは、図５Ａに示す工程におけるそれと異なり、エピタキシャル成長層２６の表面に対する垂線に対し所定傾斜角（この実施形態においては４５度程度）を持つ全方位からイオン注入される。
【００７８】
たとえば、加工すべきウエハーを４５度程度傾けて回転台に取り付け、この回転台を回転させながらイオン注入を行うことで、エピタキシャル成長層２６の表面に対する垂線に対し４５度程度傾斜した全方位からイオン注入することができる。
【００７９】
上述のように、このイオン注入においては、図５Ａに示す工程でのイオン注入の際よりも、注入密度および注入エネルギーが高くなるようにしている。この実施形態においては、たとえば、注入密度を２×１０14個／cm2〜７×１０14個／cm2程度とし、注入エネルギー（加速エネルギー）を１８０ＫeＶ〜２２０ＫeＶ程度としている。
【００８０】
注入エネルギーをこの程度とすることで、ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下部高濃度領域３４を形成することが可能となる。なお、このときの注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はない。
【００８１】
つぎに、図５Ｃに示すように、レジスト８０を除去し、その後、加熱することにより、注入された不純物をエピタキシャル成長層２６内で熱拡散させ、ボディ領域３６を形成する。ボディ領域３６は、不純物濃度の低い低濃度ボディ領域３２と、不純物濃度が低濃度ボディ領域３２よりも高い下部高濃度領域３４とにより構成されている。
【００８２】
この熱拡散工程では、たとえば、窒素ガス（Ｎ2）雰囲気中において９５０℃〜１０５０℃程度の温度で、１時間〜２時間程度加熱するようにしている。つまり、従来のボディ領域を形成する際の温度よりやや低温（５０℃程度低い）で、加熱時間も短く（従来の半分程度）なるよう、熱拡散の条件を設定している。
【００８３】
この実施形態においては、この熱拡散により、たとえば、図５Ａにおいて注入された低濃度のボロンの拡散深さが０．４μｍとなり、図５Ｂにおいて注入された高濃度のボロンの拡散深さが０．８μｍ程度となる。
【００８４】
図６Ａ〜図６Ｃおよび図４に示す工程を経て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８、層間膜４０、ソース電極ＳＥおよびドレイン電極ＤＥ等が形成されるが、これらの工程は図３Ａ〜図３Ｃおよび図１に示す工程とほぼ同様であるので説明を省略する。
【００８５】
このように、この実施形態においては、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合とほぼ同様の条件またはやや低い注入エネルギーで、ボロンをイオン注入するとともに、注入密度および注入エネルギーがいずれも上記最初のイオン注入の際のそれよりも高い状態で、かつ、エピタキシャル成長層２６の表面に対する垂線に対し４５度程度傾斜した全方位からイオン注入を行う工程を追加し、追加された工程において注入されたボロンを、最初に注入したボロンと同時に熱拡散するようにしている。
【００８６】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００８７】
また、追加された工程においてはボロンが斜め方向にかつ高エネルギーで注入されるため、熱拡散工程による熱拡散の程度が小さくても、所望の形状の下部高濃度領域３４を形成することが可能となる。したがって、熱拡散の程度が小さくても、寄生トランジスタによる２次降伏現象を有効に抑制することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＮ耐圧を確保することが可能となる。
【００８８】
さらに、熱拡散の程度が小さくても、上述のように、ボディ領域３６の最小曲率半径の大きさを確保することができる。このため、この実施形態のように熱拡散の程度を小さくしても、ボディ領域３６とエピタキシャル成長層２６との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することも可能となる。
【００８９】
つまり、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保することが可能となる。
【００９０】
一方、熱拡散工程による熱拡散の程度を従来と同程度にする場合は、従来と同程度の集積度を確保しつつ、ソース・ドレイン間のＯＦＦ耐圧をいっそう高めることが可能となる。
【００９１】
つぎに、図７に、この発明のさらに他の実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ６０（Ｎチャンネル型）の要部断面構成を示す。
【００９２】
図７に示すＤ−ＭＯＳＦＥＴ６０は、図４に示すＤ−ＭＯＳＦＥＴ５０に類似している。しかし、図７に示すＤ−ＭＯＳＦＥＴ６０は、低濃度ボディ領域３２および下部高濃度領域３４が同工程のイオン注入により得られたものである点で、低濃度ボディ領域３２および下部高濃度領域３４がそれぞれ別工程のイオン注入により得られたものである図４に示すＤ−ＭＯＳＦＥＴ５０と異なる。
【００９３】
すなわち、図７に示すＤ−ＭＯＳＦＥＴ６０においては、従来のＤ−ＭＯＳＦＥＴのボディ領域形成のためのイオン注入の際よりも、注入密度および注入エネルギーを高くしてイオン注入を行うようにしている。高濃度のボロンを深く打ち込んだ後、熱拡散を行うことにより、ボロン濃度がエピタキシャル成長層２６表面から深部にかけて徐々に高くなる部分を有する、いわゆる逆傾斜プロファイルボディを実現している。
【００９４】
図１０は、Ｄ−ＭＯＳＦＥＴ６０の不純物の拡散濃度（縦軸）と、半導体表面からの深さ（横軸）との関係（不純物濃度プロファイル）を示すグラフである。９０はこの実施形態によるＤ−ＭＯＳＦＥＴ６０のボディ領域３６におけるボロンの濃度プロファイルを示す曲線であり、９２は従来のＤ−ＭＯＳＦＥＴのボディ領域におけるボロンの濃度プロファイルを示す曲線である。
【００９５】
このようにして形成されたボディ領域３６のうち、ボロン濃度の低いエピタキシャル成長層２６表面近傍が低濃度ボディ領域３２であり、低濃度ボディ領域３２の下部に位置するボロン濃度の高い部分が下部高濃度領域３４である。
【００９６】
深く打ち込んだ不純物を従来と同程度の条件下で熱拡散してボディ領域３６を形成するため、ソース領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧に影響するボディ領域３６の最小曲率半径は、従来のＤ−ＭＯＳＦＥＴにおけるボディ領域の最小曲率半径よりもかなり大きくなっている。
【００９７】
図８Ａ〜図８Ｂおよび図９Ａ〜図９Ｃは、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部断面図である。図８Ａ〜図８Ｂおよび図９Ａ〜図９Ｃ、ならびに図７を用いて、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明する。
【００９８】
図８Ａに示す工程は、図５Ａに示す工程と類似しているが、ボロン（Ｂ）の注入密度および注入エネルギー（加速エネルギー）が、図５Ａに示す工程におけるそれと異なる。すなわち、図５Ａに示す工程においては、ボロン（Ｂ）の注入密度および注入エネルギーを、それぞれ、２×１０13個／cm2〜７×１０13個／cm2程度および３０ＫeＶ前後としたが、図８Ａに示す工程においては、ボロン（Ｂ）の注入密度および注入エネルギーを、それぞれ、２×１０14個／cm2〜７×１０14個／cm2程度および１８０ＫeＶ〜２２０ＫeＶ程度としている。
【００９９】
注入エネルギーをこの程度とすることで、ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下部高濃度領域３４を形成することが可能となる。すなわち、この実施形態においては、このイオン注入により、ボロン（Ｂ）を、たとえば、０．４μｍ〜０．６μｍ程度深さまで打ち込むようにしている。なお、このときの注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はない。
【０１００】
つぎに、図8Ｂに示すように、レジスト８０を除去し、その後、加熱することにより、注入された不純物をエピタキシャル成長層２６内で熱拡散させ、ボディ領域３６を形成する。ボディ領域３６は、不純物濃度の低い低濃度ボディ領域３２と、不純物濃度が低濃度ボディ領域３２よりも高い下部高濃度領域３４とにより構成されている。
【０１０１】
この熱拡散工程では、たとえば、窒素ガス（Ｎ2）雰囲気中において１０００℃〜１１００℃程度の温度で、２時間〜４時間程度加熱するようにしている。つまり、従来のボディ領域を形成する際の温度および加熱時間と、ほぼ同様の条件で熱拡散を行う。
【０１０２】
このように、イオン注入時における注入条件（注入密度および注入エネルギー）、ならびに、熱拡散における条件（温度および加熱時間）を調整することで、従来のＤ−ＭＯＳＦＥＴと同様の不純物濃度を有するチャネル形成領域ＣＨとチャネル形成領域ＣＨより不純物濃度の高い下部高濃度領域３４とを備えたボディ領域３６が、一度のイオン注入工程で実現できるのである。
【０１０３】
図９Ａ〜図９Ｃおよび図７に示す工程を経て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８、層間膜４０、ソース電極ＳＥおよびドレイン電極ＤＥ等が形成されるが、これらの工程は図３Ａ〜図３Ｃおよび図１に示す工程とほぼ同様であるので説明を省略する。
【０１０４】
このように、この実施形態においては、チャネル形成領域ＣＨを含む低濃度ボディ領域３２および下部高濃度領域３４を同工程のイオン注入により得ている。
【０１０５】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する際に行うイオン注入工程に代え、注入密度および注入エネルギーがいずれも従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれよりも高い状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれと同様に熱拡散を行うことができる。
【０１０６】
このため、工程を追加することなく、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ６０を、容易に実現することができる。
【０１０７】
また、上記イオン注入工程においては従来よりも深く不純物が注入されるため、熱拡散工程による熱拡散の程度が従来より小さくても従来と同程度のボディ領域の最小曲率半径を確保することができる。このため、熱拡散の程度を小さくしても、ボディ領域３６とエピタキシャル成長層２６との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することが可能となる。
【０１０８】
一方、この実施形態のように熱拡散工程による熱拡散の程度を従来と同程度にする場合は、従来と同程度の集積度を確保しつつ、ソース・ドレイン間のＯＦＦ耐圧をいっそう高めることが可能となる。
【０１０９】
つまり、図４に示すＤ−ＭＯＳＦＥＴ５０の場合と同様に、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保することが可能となるのである。
【０１１０】
なお、上述の各実施形態においては、第１導電型の不純物をヒ素（Ａs）とし、第２導電型の不純物をボロン（Ｂ）としたが、第１導電型の不純物、第２導電型の不純物は、これらに限定されるものではない。
【０１１１】
また、上述の各実施形態においては、Ｎチャンネル型の横型Ｄ−ＭＯＳＦＥＴを例に説明したが、この発明はこれに限定されるものではない。この発明は、Ｐチャンネル型の横型Ｄ−ＭＯＳＦＥＴや、縦型のＤ−ＭＯＳＦＥＴなど、Ｄ−ＭＯＳＦＥＴを備えた半導体装置一般に適用されるものである。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ２０（Ｎチャンネル型）の要部断面構成を示す図面である。
【図２】図２Ａ〜図２Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部断面図である。
【図３】図３Ａ〜図３Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部断面図である。
【図４】この発明の他の実施形態による半導体装置を構成する横型のＤ−ＭＯＳＦＥＴ５０（Ｎチャンネル型）の要部断面構成を示す図面である。
【図５】図５Ａ〜図５Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部断面図である。
【図６】図６Ａ〜図６Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部断面図である。
【図７】この発明の他の実施形態による半導体装置を構成する横型のＤ−ＭＯＳＦＥＴ６０（Ｎチャンネル型）の要部断面構成を示す図面である。
【図８】図８Ａ〜図８Ｂは、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部断面図である。
【図９】図９Ａ〜図９Ｃは、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部断面図である。
【図１０】Ｄ−ＭＯＳＦＥＴ６０の不純物の拡散濃度（縦軸）と、半導体表面からの深さ（横軸）との関係（不純物濃度プロファイル）を示すグラフである。
【図１１】図１１Ａは、従来の横型のＤ−ＭＯＳＦＥＴ２（Ｎチャンネル型）の構造を説明するための適部断面図である。図１１Ｂは、寄生トランジスタ１２を考慮したＤ−ＭＯＳＦＥＴ２の等価回路図である。
【符号の説明】
２０・・・Ｄ−ＭＯＳＦＥＴ
３４・・・下部高濃度領域
３６・・・ボディ領域
ＣＨ・・・チャネル形成領域
【発明の属する技術分野】
この発明は半導体装置に関し、とくに、２重拡散構造を有する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）を備えた半導体装置に関する。
【０００２】
【従来の技術】
駆動回路などに用いる半導体装置として、パワーＭＯＳＦＥＴの一種である二重拡散構造を有する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）を備えた半導体装置が知られている。図１１Ａは、従来の横型のＤ−ＭＯＳＦＥＴ２（Ｎチャンネル型）の構造を説明するための適部断面図である。
【０００３】
Ｎ-型のエピタキシャル成長層４の上部（表面近傍）には、一部にＰ-型のボディ６が形成され、ボディ６から所定距離隔てて、これを囲むようにＮ+型のドレイン領域Ｄが形成されている。
【０００４】
ボディ６の上部（表面近傍）には、略中央にＰ+型のバックゲート８が形成され、バックゲート８を囲むようにＮ+型のソース領域Ｓが形成されている。ボディ６の表面近傍のうち外周近傍部には、なにも形成されていない。このなにも形成されていない部分が、チャネル形成領域ＣＨである。
【０００５】
チャネル形成領域ＣＨの表面およびボディ６とドレイン領域Ｄとの間のエピタキシャル成長層４の表面を覆うように、ゲート酸化膜１０が形成されている。ゲート酸化膜１０の上には、ゲートＧが形成されている。
【０００６】
Ｄ−ＭＯＳＦＥＴ２においては、ゲートＧの一端をマスクの一部としてセルフアラインでＰ型の不純物の打ち込みを行った後、熱拡散を行うことにより、ボディ６が形成される。その後、同じゲートＧの一端をマスクの一部としてセルフアラインでＮ型の不純物の打ち込みを行った後、熱拡散を行うことにより、ソース領域Ｓが形成される。
【０００７】
すなわち、Ｄ−ＭＯＳＦＥＴ２においては、チャネル形成領域ＣＨのチャネル長は、これら熱拡散の条件のみによって決まるのであり、ゲートＧのパタニングのばらつき等の影響を受けることはない。したがって、チャネル長のばらつきを少なくすることができる。このため、微細化の要求に応えることが可能と考えられる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のこのようなＤ−ＭＯＳＦＥＴ２には、次のような問題点があった。Ｄ−ＭＯＳＦＥＴ２には、図１１Ａに示すように、寄生トランジスタ１２（バイポーラトランジスタ）が存在する。図１１Ｂは、寄生トランジスタ１２を考慮したＤ−ＭＯＳＦＥＴ２の等価回路図である。
【０００９】
静電気などにより、ソース電極ＳＥとドレイン電極ＤＥとの間にソース・ドレイン耐圧ＢＶdssを越える電圧が印加されると、１次降伏電流（アバランシェ降伏電流）が流れる。１次降伏電流は、図１１Ｂに示す経路（ａ）に沿って流れるほか、その一部が経路（ｂ）にも流れ込む。
【００１０】
経路（ｂ）に沿って電流が流れると、寄生抵抗１４により寄生トランジスタ１２のベース電位が持ち上がり、遂には寄生トランジスタ１２がＯＮしてしまう。寄生トランジスタ１２がＯＮすると、経路（ｃ）に沿って大電流が流れてしまう。これが２次降伏電流である。この２次降伏現象により、Ｄ−ＭＯＳＦＥＴ２が破壊しやすくなる。
【００１１】
２次降伏現象を抑えるためには、寄生抵抗１４の抵抗値を小さくして、寄生トランジスタ１２をＯＮし難くすればよい。しかし、寄生抵抗１４の抵抗値を小さくするためにボディ６のＰ型不純物濃度を高くすると、Ｄ−ＭＯＳＦＥＴ２のしきい値電圧Ｖthも高くなってしまう。これでは、所望の動作特性を維持することができない。
【００１２】
この発明は、このような従来のＤ−ＭＯＳＦＥＴを備えた半導体装置の問題点を解決し、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを備えた半導体装置を提供することを目的とする。
【００１３】
【発明の作用および効果】
請求項１の半導体装置は、第２導電型の半導体で構成された基板と、基板の上に形成された第１導電型の基部半導体領域と、基部半導体領域の上部の一部に配位された第２導電型のボディ領域であって、当該ボディ領域の上部における基部半導体領域との境界近傍がチャネル形成領域として機能するボディ領域と、ボディ領域の上部の一部にチャネル形成領域に隣接して配位された第１導電型のソース領域と、ボディ領域との間に基部半導体領域が介在するよう配位され第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型のドレイン領域と、チャネル形成領域の上部にゲート絶縁物を介して配位された導電性を有するゲートと、前記ボディ領域の上部の一部に前記ソース領域に隣接して配位され、第２導電型の不純物濃度がチャネル形成領域のそれより高い第２導電型のバックゲートと、当該バックゲートおよびソース領域に接するように形成されたソース電極と、前記基板と基部半導体領域との間であって上方から見て前記ボディ領域と重なる位置に配位され、第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型の埋め込み層とを備え、ゲートに印加される電圧にしたがって、チャネル形成領域を介してソース領域とドレイン領域との間を流れる電流を制御する２重拡散構造を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置において、ソース領域およびチャネル形成領域の下方にあるボディ領域に、第２導電型の不純物濃度がチャネル形成領域のそれより高い領域であって、前記バックゲートと接し、かつ、前記埋め込み層と接しないよう構成された下部高濃度領域を配位し、前記下部高濃度領域は、上方から見て前記バックゲートよりも広く形成され、前記チャネル形成領域は、第２導電型の不純物濃度が前記下部高濃度領域及び前記バックゲートのそれより低い前記ボディ領域の上部のみで構成されていること、を特徴とする。
【００１４】
また、請求項５の半導体装置の製造方法は、第２導電型の半導体で構成された基板と、基板の上に形成された第１導電型の基部半導体領域と、基部半導体領域の上部の一部に配位された第２導電型のボディ領域であって、当該ボディ領域の上部における基部半導体領域との境界近傍がチャネル形成領域として機能するボディ領域と、ボディ領域の上部の一部にチャネル形成領域に隣接して配位された第１導電型のソース領域と、ボディ領域との間に基部半導体領域が介在するよう配位され第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型のドレイン領域と、チャネル形成領域の上部にゲート絶縁物を介して配位された導電性を有するゲートと、前記ボディ領域の上部の一部に前記ソース領域に隣接して配位され、第２導電型の不純物濃度がチャネル形成領域のそれより高い第２導電型のバックゲートと、当該バックゲートおよびソース領域に接するように形成されたソース電極と、前記基板と基部半導体領域との間であって上方から見て前記ボディ領域と重なる位置に配位され、第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型の埋め込み層と、を備え、ゲートに印加される電圧にしたがって、チャネル形成領域を介してソース領域とドレイン領域との間を流れる電流を制御する２重拡散構造を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置を製造する方法であって、ソース領域およびチャネル形成領域の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域のそれより高くなるようボディ領域を形成するとともに、ボディ領域のうち当該第２導電型の不純物濃度の高い領域は、前記バックゲートと接し、かつ、前記埋め込み層と接しないよう構成され、前記ボディ領域のうち当該第２導電型の不純物濃度の高い領域は、上方から見て前記バックゲートよりも広く形成され、前記チャネル形成領域は、第２導電型の不純物濃度が前記ボディ領域のうち当該第２導電型の不純物濃度の高い領域及び前記バックゲートのそれより低い前記ボディ領域の上部のみで構成されていること、を特徴とする。
【００１５】
つまり、２重拡散構造を有する絶縁ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）において、チャネル形成領域の不純物濃度を低く抑えつつ、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の不純物濃度をチャネル形成領域のそれより高くすることができる。
【００１６】
チャネル形成領域の不純物濃度を低く抑えることで、Ｄ−ＭＯＳＦＥＴのしきい値電圧が高くなることを防ぐことができる。つまり、Ｄ−ＭＯＳＦＥＴの所望の動作特性を維持することが可能となる。また、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の不純物濃度を高くすることで、寄生トランジスタの寄生ベース抵抗値を小さくすることが可能となる。寄生ベース抵抗値を小さくすることで、静電気などによりソース領域とドレイン領域との間に一次降伏電流が流れた場合であっても寄生トランジスタがＯＮし難くなる。すなわち、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを実現することができる。
【００１７】
請求項２の半導体装置においては、ボディ領域は、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物をイオン注入した後、熱拡散して得られるチャネル形成領域を含む低濃度ボディ領域と、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高い状態で、イオン注入した後、ソース領域を形成する際の熱拡散工程と同工程で熱拡散して得られる下部高濃度領域とを備えたことを特徴とする。
【００１８】
また、請求項６の半導体装置の製造方法においては、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物をイオン注入し、イオン注入された不純物を熱拡散させることでチャネル形成領域を含む低濃度ボディ領域を形成し、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高い状態で、イオン注入し、イオン注入された不純物をソース領域を形成する際の熱拡散工程と同工程で熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすることを特徴とする。
【００１９】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合と同様の処理により低濃度ボディ領域を形成するとともに、注入密度および注入エネルギーがいずれも上記低濃度ボディ領域を形成する際のそれよりも高い状態でイオン注入を行う工程を追加し、追加された工程において注入された不純物を、ソース領域を形成する際の熱拡散工程で同時に熱拡散することができる。
【００２０】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００２１】
また、追加された工程において注入された不純物の熱拡散の程度はソース領域を形成する際の熱拡散の程度とほぼ同程度となるから、下部高濃度領域の不純物濃度をかなり高く保つことができる。したがって、寄生トランジスタの寄生ベース抵抗値を、いっそう小さくすることが可能となる。
【００２２】
請求項３の半導体装置においては、ボディ領域は、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物をイオン注入した後、熱拡散して得られるチャネル形成領域を含む低濃度ボディ領域と、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高くなるように、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入した後、前記低濃度ボディ領域を形成する際の熱拡散工程と同工程で熱拡散して得られる下部高濃度領域とを備えたことを特徴とする。
【００２３】
また、請求項７の半導体装置の製造方法においては、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、基部半導体領域の表面に対して直交方向にイオン注入し、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも直交方向に行った基部半導体領域へのイオン注入時よりも高くなるように、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入し、イオン注入されたこれらの不純物を同工程で熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすることを特徴とする。
【００２４】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合と同様の条件で、低濃度ボディ領域となる領域にイオン注入を行うとともに、注入密度および注入エネルギーがいずれも上記低濃度ボディ領域を形成する際のそれよりも高い状態で、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入を行う工程を追加し、追加された工程において注入された不純物を、低濃度ボディ領域を形成する際の熱拡散工程で同時に熱拡散することができる。
【００２５】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００２６】
また、追加された工程においては不純物が斜め方向にかつ高エネルギーで注入されるため、熱拡散工程による熱拡散の程度が小さくても所定の形状の下部高濃度領域を形成することが可能となる。したがって、熱拡散の程度が小さくても、寄生トランジスタによる２次降伏現象を抑制することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＮ耐圧を確保することが可能となる。
【００２７】
さらに、熱拡散の程度が小さくてもボディ領域の最小曲率半径の大きさを確保することができる。このため、熱拡散の程度を小さくしても、ボディ領域と基部半導体領域との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することも可能となる。
【００２８】
つまり、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保することが可能となる。したがって、たとえば、微細な構造のＢi−ＣＭＯＳ素子（バイポーラトランジスタとＭＯＳＦＥＴが混載された集積回路）に搭載するＤ−ＭＯＳＦＥＴとしても好都合である。
【００２９】
請求項４の半導体装置においては、ボディ領域は、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、イオン注入後の熱拡散によりソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度がチャネル形成領域におけるそれより高くなるよう注入密度および注入エネルギーを設定して、イオン注入した後、熱拡散して得られるチャネル形成領域を含む低濃度ボディ領域および下部高濃度領域を備えたことを特徴とする。
【００３０】
また、請求項８の半導体装置の製造方法においては、ゲートをマスクとして基部半導体領域の一部に第２導電型の不純物を、イオン注入後の熱拡散によりソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度がチャネル形成領域におけるそれより高くなるよう注入密度および注入エネルギーを設定して、イオン注入し、イオン注入されたこれらの不純物を熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすることを特徴とする。
【００３１】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する際に行うイオン注入工程に代え、注入密度および注入エネルギーがいずれも従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれよりも高い状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれと同様に熱拡散を行うことができる。
【００３２】
このため、工程を追加することなく、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００３３】
また、上記イオン注入工程においては従来よりも深く不純物が注入されるため、熱拡散工程による熱拡散の程度が従来より小さくても従来と同程度のボディ領域の最小曲率半径を確保することができる。このため、熱拡散の程度を小さくしても、ボディ領域と基部半導体領域との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することが可能となる。
【００３４】
一方、熱拡散工程による熱拡散の程度を従来と同程度にする場合は、従来と同程度の集積度を確保しつつ、ソース・ドレイン間のＯＦＦ耐圧を高めることが可能となる。
【００３５】
【発明の実施の形態】
図１に、この発明の一実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ２０（Ｎチャンネル型）の要部断面構成を示す。
【００３６】
Ｄ−ＭＯＳＦＥＴ２０においては、Ｐ型（第２導電型）半導体で構成された基板２２の上に、Ｎ型（第１導電型）の埋め込み層２４およびＮ-型の基部半導体領域であるエピタキシャル成長層２６が形成されている。エピタキシャル成長層２６内には、Ｐ+型の分離層２８が形成されている。
【００３７】
エピタキシャル成長層２６の上部（表面近傍）には、一部にＰ-型のボディ領域３６が略円盤状に形成され、ボディ領域３６から所定距離隔てて、これを囲むようにＮ+型のドレイン領域Ｄが略環状に形成されている。
【００３８】
ボディ領域３６の上部（表面近傍）には、略中央にＰ+型のバックゲート３８が形成され、バックゲート３８を囲むようにＮ+型のソース領域Ｓが略環状に形成されている。ボディ３６の表面近傍のうち外周近傍部には、なにも形成されていない。このなにも形成されていない略環状部分が、チャネル形成領域ＣＨである。
【００３９】
ボディ領域３６のうち、バックゲート３８，ソース領域Ｓおよびチャネル形成領域ＣＨの下方に、Ｐ+型の下部高濃度領域３４が略円盤状に形成されている。この実施形態においては、下部高濃度領域３４は、バックゲート３８の下部に接するように形成されており、埋め込みバックゲートと呼ばれる。
【００４０】
ボディ領域３６のうち、チャネル形成領域ＣＨおよびチャネル形成領域ＣＨと同程度のＰ型不純物濃度を有する部分を低濃度ボディ領域３２という。
【００４１】
チャネル形成領域ＣＨの表面およびボディ３６とドレイン領域Ｄとの間のエピタキシャル成長層２６の表面を覆うように、ゲート絶縁物であるゲート酸化膜３０が略環状に形成されている。ゲート酸化膜３０の上には、ゲートＧが略環状に形成されている。
【００４２】
エピタキシャル成長層２６およびゲートＧの上部を覆うように層間膜４０が形成されている。層間膜４０に設けられた開口（コンタクトホール）には、ドレイン領域Ｄに接するようにドレイン電極ＤＥが形成されている。また、ソース領域Ｓおよびバックゲート３８に接するようにソース電極ＳＥが形成されている。バックゲート３８を接地することで、ボディ領域３６の電位を安定させることができる。
【００４３】
図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部断面図である。図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃ、ならびに図１を用いて、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明する。
【００４４】
まず、図２Ａに示すように、Ｐ導電型のシリコンで構成された基板２２上に、Ｎ導電型の埋め込み層２４、および、Ｐ導電型の分離層２８により分離されたＮ導電型のエピタキシャル成長層２６を形成し、エピタキシャル成長層２６上の所定位置に所定形状のゲート酸化膜（ＳiＯ2）３０およびゲート（ポリシリコン）Ｇを重ねるようにして形成する。
【００４５】
その後、レジスト８０を形成し、ゲートＧおよびレジスト８０をマスクとして、エピタキシャル成長層２６に、Ｐ型の不純物であるボロン（Ｂ）をイオン注入する。つまり、ボロン（Ｂ）を、ゲートＧに対してセルフアラインでエピタキシャル成長層２６にイオン注入することになる。注入されたＰ型の不純物を、図中「ｘ」で示す。
【００４６】
このイオン注入の条件は、たとえば、従来のボディ領域を形成する際の条件と、ほぼ同様とすることができる。この実施形態においては、たとえば、注入密度を２×１０13個／cm2〜７×１０13個／cm2程度とし、注入エネルギー（加速エネルギー）を３０ＫeＶ〜５０ＫeＶ程度としている。
【００４７】
つぎに、図２Ｂに示すように、レジスト８０を除去し、その後、加熱することにより、注入された不純物をエピタキシャル成長層２６内で熱拡散させ、ボディ領域３６を形成する。
【００４８】
この熱拡散の条件は、たとえば、従来のボディ領域を形成する際の条件と、ほぼ同様とすることができる。この実施形態においては、たとえば、窒素ガス（Ｎ2）雰囲気中において１０００℃〜１１００℃程度の温度で、２時間〜４時間程度加熱するようにしている。
【００４９】
この実施形態においては、この熱拡散により、たとえば、拡散深さが０．７μｍ〜１．１μｍ程度のボディ領域３６を形成するようにしている。
【００５０】
つぎに、図２Ｃに示すように、レジスト８２を形成し、レジスト８２をマスクとして、エピタキシャル成長層２６に、Ｐ型の不純物であるボロン（Ｂ）をイオン注入する。注入されたＰ型の不純物を、図中「ｘ」で示す。
【００５１】
このイオン注入においては、上述（図２Ａ参照）のイオン注入の際よりも、注入密度および注入エネルギーが高くなるようにしている。この実施形態においては、たとえば、注入密度を５×１０14個／cm2〜１×１０15個／cm2程度とし、注入エネルギー（加速エネルギー）を１８０ＫeＶ〜２２０ＫeＶ程度としている。
【００５２】
注入エネルギーをこの程度とすることで、ボディ領域３６の内部で、かつ、ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下部高濃度領域３４を形成することが可能となる。すなわち、この実施形態においては、このイオン注入により、ボロン（Ｂ）を、たとえば、０．４μｍ〜０．６μｍ程度深さまで打ち込むようにしている。なお、このときの注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はない。
【００５３】
なお、この実施形態においては、レジスト８２によってゲートＧを全部覆うようにしている。したがって、図２Ａに示すイオン注入の際より、やや狭い範囲のエピタキシャル成長層２６に、ボロン（Ｂ）がイオン注入されることになる。
【００５４】
つぎに、レジスト８２を除去し、その後、図３Ａに示すように、ソース領域Ｓおよびドレイン領域Ｄとなるべき領域を除いて、レジスト８４を形成し、レジスト８４とゲートＧとをマスクとして、Ｎ型の不純物であるヒ素（Ａs）をイオン注入する（図中「o」で示す）。
【００５５】
つまり、ボディ領域３６のうちソース領域Ｓとなるべき領域、およびエピタキシャル成長層２６のうちドレイン領域Ｄとなるべき領域に、ゲートＧに対してセルフアラインでヒ素（Ａs）をイオン注入することになる。
【００５６】
つぎに、レジスト８４を除去した後、図３Ｂに示すように、ボディ領域３６の略中央部（図３Ａにおいてレジスト８４で覆われていた部分）のみを空けるようにレジスト８６を形成し、レジスト８６をマスクとして、ボロン（Ｂ）をイオン注入する。
【００５７】
つぎに、図３Ｃに示すように、レジスト８６を除去した後、加熱することにより、図２Ｃ〜図３Ｂに示す工程で注入された不純物をエピタキシャル成長層２６内およびボディ領域３６内で熱拡散させ、ドレイン領域Ｄ、ソース領域Ｓ、バックゲート３８および下部高濃度領域３４を形成する。
【００５８】
この熱拡散の条件は、たとえば、従来のソース領域やドレイン領域を形成する際の条件と、ほぼ同様とすることができる。この実施形態においては、たとえば、窒素ガス（Ｎ2）雰囲気中において８５０℃〜１０００℃程度の温度で、３０分以下程度、加熱するようにしている。
【００５９】
このようにして、ボディ領域３６内に、チャネル形成領域ＣＨを含む低濃度ボディ領域３２と、低濃度ボディ領域３２よりもＰ型不純物濃度の高い下部高濃度領域３４を形成することができる。
【００６０】
つぎに、図１に示すように、ＣＶＤ法（化学的気相成長法）等により絶縁性の層間膜４０を形成し、層間膜４０にコンタクトホールを設ける。コンタクトホールを介してそれぞれソース領域Ｓおよびドレイン領域Ｄと接するよう、アルミニウムにより構成されたソース電極ＳＥおよびドレイン電極ＤＥを形成する。このようにして、Ｄ−ＭＯＳＦＥＴ２０が製造される。
【００６１】
このように、この実施形態においては、チャネル形成領域ＣＨの不純物濃度を従来のＤ−ＭＯＳＦＥＴと同程度に抑えつつ、ソース領域Ｓ、バックゲート３８およびチャネル形成領域ＣＨの下方に、不純物濃度がチャネル形成領域ＣＨのそれより高い下部高濃度領域３４を設けるようにしている。
【００６２】
チャネル形成領域ＣＨの不純物濃度を抑えることで、Ｄ−ＭＯＳＦＥＴ２０のしきい値電圧が従来より高くなることを防ぐことができる。また、下部高濃度領域３４を設けることで、寄生トランジスタの寄生ベース抵抗値を小さくすることが可能となる。寄生ベース抵抗値を小さくすることで、寄生トランジスタによる２次降伏現象を抑制することができる。
【００６３】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００６４】
また、追加された工程において注入された不純物の熱拡散の程度はソース領域Ｓを形成する際の熱拡散の程度とほぼ同程度となるから、下部高濃度領域３４の不純物濃度をかなり高く保つことができる。したがって、寄生トランジスタの寄生ベース抵抗値を、いっそう小さくすることが可能となる。
【００６５】
なお、この実施形態においては、下部高濃度領域３４を、バックゲート３８の下部に接するように形成したが、下部高濃度領域３４を、バックゲート３８の下部に接しないように形成してもよい。ただし、下部高濃度領域３４を、バックゲート３８の下部に接するように形成すると、寄生トランジスタの寄生ベース抵抗値を、より小さくすることができるため、好都合である。
【００６６】
また、この実施形態においては、下部高濃度領域３４を形成するためのイオン注入に引き続いてソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８を形成するためのイオン注入を行い、その後、加熱工程を設けるようにしたが、この発明はこれに限定されるのもではない。
【００６７】
たとえば、下部高濃度領域３４を形成するためのイオン注入後、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８を形成するためのイオン注入を行う前に、下部高濃度領域３４を形成するためのイオン注入によるダメージを回復するためのアニール（熱処理）を行うようにしてもよい。
【００６８】
つぎに、図４に、この発明の他の実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ５０（Ｎチャンネル型）の要部断面構成を示す。
【００６９】
図４に示すＤ−ＭＯＳＦＥＴ５０は、図１に示すＤ−ＭＯＳＦＥＴ２０に類似している。しかし、図４に示すＤ−ＭＯＳＦＥＴ５０は、下部高濃度領域３４が、エピタキシャル成長層２６の表面に対する垂線に対し所定傾斜角を持つ全方位から不純物をイオン注入した後、低濃度ボディ領域３２を形成する際の熱拡散工程と同工程で熱拡散して得られる点で、下部高濃度領域３４が、エピタキシャル成長層２６の表面に対する垂線と同一方向から不純物をイオン注入した後、ソース領域Ｓを形成する際の熱拡散工程と同工程で熱拡散して得られる、図１に示すＤ−ＭＯＳＦＥＴ２０と異なる。
【００７０】
つまり、Ｄ−ＭＯＳＦＥＴ５０の下部高濃度領域３４は、不純物濃度はＤ−ＭＯＳＦＥＴ２０におけるそれより低いが、横方向および縦方向の拡がりは、Ｄ−ＭＯＳＦＥＴ２０のそれより大きい。
【００７１】
このため、Ｄ−ＭＯＳＦＥＴ５０においては、下部高濃度領域３４そのものがボディ領域３６の下部を構成していることになる。つまり、この実施形態においては、ボディ領域３６は、低濃度ボディ領域３２と、低濃度ボディ領域３２の下方に隣接して配位された下部高濃度領域３４とによって構成されている。なお、このような下部高濃度領域３４をポケットボディと呼ぶ。
【００７２】
したがって、ボディ領域３６の側部より下方の輪郭は、下部高濃度領域３４のそれに一致する。このため、ソース領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧に影響するボディ領域３６の最小曲率半径（すなわち、下部高濃度領域３４の最小曲率半径）は、従来のＤ−ＭＯＳＦＥＴにおけるボディ領域の最小曲率半径と同程度かそれよりも大きくなっている。
【００７３】
これは、下部高濃度領域３４を形成する際、不純物を深くイオン注入することから、個々のイオンの注入深さのばらつきが大きくなるためと考えられる。
【００７４】
図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部断面図である。図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃ、ならびに図４を用いて、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明する。
【００７５】
図５Ａに示す工程は、図２Ａに示す工程とほぼ同様であるので説明を省略する。ただし、図２Ａに示す工程においては、ボロン（Ｂ）の注入エネルギー（加速エネルギー）を３０ＫeＶ〜５０ＫeＶ程度としたが、図５Ａに示す工程においては、ボロン（Ｂ）の注入エネルギーを３０ＫeＶ前後としている。
【００７６】
つぎに、図５Ｂに示すように、ゲートＧおよびレジスト８０をマスクとして、エピタキシャル成長層２６に、ボロン（Ｂ）をイオン注入する。つまり、図５Ａに示す工程と同じように、ボロン（Ｂ）を、ゲートＧに対してセルフアラインでエピタキシャル成長層２６にイオン注入することになる。
【００７７】
ただし、図５Ｂに示す工程においては、注入密度および注入エネルギーがいずれも図５Ａに示す工程におけるそれよりも高い状態で、ボロンがイオン注入される。さらに、図５Ｂに示す工程においては、このボロンは、図５Ａに示す工程におけるそれと異なり、エピタキシャル成長層２６の表面に対する垂線に対し所定傾斜角（この実施形態においては４５度程度）を持つ全方位からイオン注入される。
【００７８】
たとえば、加工すべきウエハーを４５度程度傾けて回転台に取り付け、この回転台を回転させながらイオン注入を行うことで、エピタキシャル成長層２６の表面に対する垂線に対し４５度程度傾斜した全方位からイオン注入することができる。
【００７９】
上述のように、このイオン注入においては、図５Ａに示す工程でのイオン注入の際よりも、注入密度および注入エネルギーが高くなるようにしている。この実施形態においては、たとえば、注入密度を２×１０14個／cm2〜７×１０14個／cm2程度とし、注入エネルギー（加速エネルギー）を１８０ＫeＶ〜２２０ＫeＶ程度としている。
【００８０】
注入エネルギーをこの程度とすることで、ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下部高濃度領域３４を形成することが可能となる。なお、このときの注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はない。
【００８１】
つぎに、図５Ｃに示すように、レジスト８０を除去し、その後、加熱することにより、注入された不純物をエピタキシャル成長層２６内で熱拡散させ、ボディ領域３６を形成する。ボディ領域３６は、不純物濃度の低い低濃度ボディ領域３２と、不純物濃度が低濃度ボディ領域３２よりも高い下部高濃度領域３４とにより構成されている。
【００８２】
この熱拡散工程では、たとえば、窒素ガス（Ｎ2）雰囲気中において９５０℃〜１０５０℃程度の温度で、１時間〜２時間程度加熱するようにしている。つまり、従来のボディ領域を形成する際の温度よりやや低温（５０℃程度低い）で、加熱時間も短く（従来の半分程度）なるよう、熱拡散の条件を設定している。
【００８３】
この実施形態においては、この熱拡散により、たとえば、図５Ａにおいて注入された低濃度のボロンの拡散深さが０．４μｍとなり、図５Ｂにおいて注入された高濃度のボロンの拡散深さが０．８μｍ程度となる。
【００８４】
図６Ａ〜図６Ｃおよび図４に示す工程を経て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８、層間膜４０、ソース電極ＳＥおよびドレイン電極ＤＥ等が形成されるが、これらの工程は図３Ａ〜図３Ｃおよび図１に示す工程とほぼ同様であるので説明を省略する。
【００８５】
このように、この実施形態においては、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合とほぼ同様の条件またはやや低い注入エネルギーで、ボロンをイオン注入するとともに、注入密度および注入エネルギーがいずれも上記最初のイオン注入の際のそれよりも高い状態で、かつ、エピタキシャル成長層２６の表面に対する垂線に対し４５度程度傾斜した全方位からイオン注入を行う工程を追加し、追加された工程において注入されたボロンを、最初に注入したボロンと同時に熱拡散するようにしている。
【００８６】
このため、高注入密度および高注入エネルギーのイオン注入を行う工程をひとつ追加するだけで、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴを、容易に実現することができる。
【００８７】
また、追加された工程においてはボロンが斜め方向にかつ高エネルギーで注入されるため、熱拡散工程による熱拡散の程度が小さくても、所望の形状の下部高濃度領域３４を形成することが可能となる。したがって、熱拡散の程度が小さくても、寄生トランジスタによる２次降伏現象を有効に抑制することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＮ耐圧を確保することが可能となる。
【００８８】
さらに、熱拡散の程度が小さくても、上述のように、ボディ領域３６の最小曲率半径の大きさを確保することができる。このため、この実施形態のように熱拡散の程度を小さくしても、ボディ領域３６とエピタキシャル成長層２６との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することも可能となる。
【００８９】
つまり、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保することが可能となる。
【００９０】
一方、熱拡散工程による熱拡散の程度を従来と同程度にする場合は、従来と同程度の集積度を確保しつつ、ソース・ドレイン間のＯＦＦ耐圧をいっそう高めることが可能となる。
【００９１】
つぎに、図７に、この発明のさらに他の実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ６０（Ｎチャンネル型）の要部断面構成を示す。
【００９２】
図７に示すＤ−ＭＯＳＦＥＴ６０は、図４に示すＤ−ＭＯＳＦＥＴ５０に類似している。しかし、図７に示すＤ−ＭＯＳＦＥＴ６０は、低濃度ボディ領域３２および下部高濃度領域３４が同工程のイオン注入により得られたものである点で、低濃度ボディ領域３２および下部高濃度領域３４がそれぞれ別工程のイオン注入により得られたものである図４に示すＤ−ＭＯＳＦＥＴ５０と異なる。
【００９３】
すなわち、図７に示すＤ−ＭＯＳＦＥＴ６０においては、従来のＤ−ＭＯＳＦＥＴのボディ領域形成のためのイオン注入の際よりも、注入密度および注入エネルギーを高くしてイオン注入を行うようにしている。高濃度のボロンを深く打ち込んだ後、熱拡散を行うことにより、ボロン濃度がエピタキシャル成長層２６表面から深部にかけて徐々に高くなる部分を有する、いわゆる逆傾斜プロファイルボディを実現している。
【００９４】
図１０は、Ｄ−ＭＯＳＦＥＴ６０の不純物の拡散濃度（縦軸）と、半導体表面からの深さ（横軸）との関係（不純物濃度プロファイル）を示すグラフである。９０はこの実施形態によるＤ−ＭＯＳＦＥＴ６０のボディ領域３６におけるボロンの濃度プロファイルを示す曲線であり、９２は従来のＤ−ＭＯＳＦＥＴのボディ領域におけるボロンの濃度プロファイルを示す曲線である。
【００９５】
このようにして形成されたボディ領域３６のうち、ボロン濃度の低いエピタキシャル成長層２６表面近傍が低濃度ボディ領域３２であり、低濃度ボディ領域３２の下部に位置するボロン濃度の高い部分が下部高濃度領域３４である。
【００９６】
深く打ち込んだ不純物を従来と同程度の条件下で熱拡散してボディ領域３６を形成するため、ソース領域Ｓ・ドレイン領域Ｄ間のＯＦＦ耐圧に影響するボディ領域３６の最小曲率半径は、従来のＤ−ＭＯＳＦＥＴにおけるボディ領域の最小曲率半径よりもかなり大きくなっている。
【００９７】
図８Ａ〜図８Ｂおよび図９Ａ〜図９Ｃは、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部断面図である。図８Ａ〜図８Ｂおよび図９Ａ〜図９Ｃ、ならびに図７を用いて、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明する。
【００９８】
図８Ａに示す工程は、図５Ａに示す工程と類似しているが、ボロン（Ｂ）の注入密度および注入エネルギー（加速エネルギー）が、図５Ａに示す工程におけるそれと異なる。すなわち、図５Ａに示す工程においては、ボロン（Ｂ）の注入密度および注入エネルギーを、それぞれ、２×１０13個／cm2〜７×１０13個／cm2程度および３０ＫeＶ前後としたが、図８Ａに示す工程においては、ボロン（Ｂ）の注入密度および注入エネルギーを、それぞれ、２×１０14個／cm2〜７×１０14個／cm2程度および１８０ＫeＶ〜２２０ＫeＶ程度としている。
【００９９】
注入エネルギーをこの程度とすることで、ソース領域Ｓおよびチャネル形成領域ＣＨの下部に、下部高濃度領域３４を形成することが可能となる。すなわち、この実施形態においては、このイオン注入により、ボロン（Ｂ）を、たとえば、０．４μｍ〜０．６μｍ程度深さまで打ち込むようにしている。なお、このときの注入エネルギーは、１８０ＫeＶ〜２５０ＫeＶ程度であっても特に支障はない。
【０１００】
つぎに、図8Ｂに示すように、レジスト８０を除去し、その後、加熱することにより、注入された不純物をエピタキシャル成長層２６内で熱拡散させ、ボディ領域３６を形成する。ボディ領域３６は、不純物濃度の低い低濃度ボディ領域３２と、不純物濃度が低濃度ボディ領域３２よりも高い下部高濃度領域３４とにより構成されている。
【０１０１】
この熱拡散工程では、たとえば、窒素ガス（Ｎ2）雰囲気中において１０００℃〜１１００℃程度の温度で、２時間〜４時間程度加熱するようにしている。つまり、従来のボディ領域を形成する際の温度および加熱時間と、ほぼ同様の条件で熱拡散を行う。
【０１０２】
このように、イオン注入時における注入条件（注入密度および注入エネルギー）、ならびに、熱拡散における条件（温度および加熱時間）を調整することで、従来のＤ−ＭＯＳＦＥＴと同様の不純物濃度を有するチャネル形成領域ＣＨとチャネル形成領域ＣＨより不純物濃度の高い下部高濃度領域３４とを備えたボディ領域３６が、一度のイオン注入工程で実現できるのである。
【０１０３】
図９Ａ〜図９Ｃおよび図７に示す工程を経て、ソース領域Ｓ、ドレイン領域Ｄ、バックゲート３８、層間膜４０、ソース電極ＳＥおよびドレイン電極ＤＥ等が形成されるが、これらの工程は図３Ａ〜図３Ｃおよび図１に示す工程とほぼ同様であるので説明を省略する。
【０１０４】
このように、この実施形態においては、チャネル形成領域ＣＨを含む低濃度ボディ領域３２および下部高濃度領域３４を同工程のイオン注入により得ている。
【０１０５】
したがって、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する際に行うイオン注入工程に代え、注入密度および注入エネルギーがいずれも従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれよりも高い状態で、イオン注入を行い、その後、従来のＤ−ＭＯＳＦＥＴのボディ領域を形成する場合のそれと同様に熱拡散を行うことができる。
【０１０６】
このため、工程を追加することなく、寄生トランジスタによる２次降伏現象を抑制しつつ所望の動作特性を維持することのできるＤ−ＭＯＳＦＥＴ６０を、容易に実現することができる。
【０１０７】
また、上記イオン注入工程においては従来よりも深く不純物が注入されるため、熱拡散工程による熱拡散の程度が従来より小さくても従来と同程度のボディ領域の最小曲率半径を確保することができる。このため、熱拡散の程度を小さくしても、ボディ領域３６とエピタキシャル成長層２６との境界における電界集中を緩和することができる。すなわち、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧を確保することが可能となる。
【０１０８】
一方、この実施形態のように熱拡散工程による熱拡散の程度を従来と同程度にする場合は、従来と同程度の集積度を確保しつつ、ソース・ドレイン間のＯＦＦ耐圧をいっそう高めることが可能となる。
【０１０９】
つまり、図４に示すＤ−ＭＯＳＦＥＴ５０の場合と同様に、微細化を進めつつ、ソース・ドレイン間のいわゆるＯＦＦ耐圧およびＯＮ耐圧をともに確保することが可能となるのである。
【０１１０】
なお、上述の各実施形態においては、第１導電型の不純物をヒ素（Ａs）とし、第２導電型の不純物をボロン（Ｂ）としたが、第１導電型の不純物、第２導電型の不純物は、これらに限定されるものではない。
【０１１１】
また、上述の各実施形態においては、Ｎチャンネル型の横型Ｄ−ＭＯＳＦＥＴを例に説明したが、この発明はこれに限定されるものではない。この発明は、Ｐチャンネル型の横型Ｄ−ＭＯＳＦＥＴや、縦型のＤ−ＭＯＳＦＥＴなど、Ｄ−ＭＯＳＦＥＴを備えた半導体装置一般に適用されるものである。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置を構成する２重拡散構造を有する絶縁ゲート型電界効果トランジスタである横型のＤ−ＭＯＳＦＥＴ２０（Ｎチャンネル型）の要部断面構成を示す図面である。
【図２】図２Ａ〜図２Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部断面図である。
【図３】図３Ａ〜図３Ｃは、Ｄ−ＭＯＳＦＥＴ２０の製造方法を説明するための要部断面図である。
【図４】この発明の他の実施形態による半導体装置を構成する横型のＤ−ＭＯＳＦＥＴ５０（Ｎチャンネル型）の要部断面構成を示す図面である。
【図５】図５Ａ〜図５Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部断面図である。
【図６】図６Ａ〜図６Ｃは、Ｄ−ＭＯＳＦＥＴ５０の製造方法を説明するための要部断面図である。
【図７】この発明の他の実施形態による半導体装置を構成する横型のＤ−ＭＯＳＦＥＴ６０（Ｎチャンネル型）の要部断面構成を示す図面である。
【図８】図８Ａ〜図８Ｂは、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部断面図である。
【図９】図９Ａ〜図９Ｃは、Ｄ−ＭＯＳＦＥＴ６０の製造方法を説明するための要部断面図である。
【図１０】Ｄ−ＭＯＳＦＥＴ６０の不純物の拡散濃度（縦軸）と、半導体表面からの深さ（横軸）との関係（不純物濃度プロファイル）を示すグラフである。
【図１１】図１１Ａは、従来の横型のＤ−ＭＯＳＦＥＴ２（Ｎチャンネル型）の構造を説明するための適部断面図である。図１１Ｂは、寄生トランジスタ１２を考慮したＤ−ＭＯＳＦＥＴ２の等価回路図である。
【符号の説明】
２０・・・Ｄ−ＭＯＳＦＥＴ
３４・・・下部高濃度領域
３６・・・ボディ領域
ＣＨ・・・チャネル形成領域
Claims (8)
- 第２導電型の半導体で構成された基板と、
基板の上に形成された第１導電型の基部半導体領域と、
基部半導体領域の上部の一部に配位された第２導電型のボディ領域であって、当該ボディ領域の上部における基部半導体領域との境界近傍がチャネル形成領域として機能するボディ領域と、
ボディ領域の上部の一部にチャネル形成領域に隣接して配位された第１導電型のソース領域と、
ボディ領域との間に基部半導体領域が介在するよう配位され第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型のドレイン領域と、
チャネル形成領域の上部にゲート絶縁物を介して配位された導電性を有するゲートと、
前記ボディ領域の上部の一部に前記ソース領域に隣接して配位され、第２導電型の不純物濃度がチャネル形成領域のそれより高い第２導電型のバックゲートと、
当該バックゲートおよびソース領域に接するように形成されたソース電極と、
前記基板と基部半導体領域との間であって上方から見て前記ボディ領域と重なる位置に配位され、第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型の埋め込み層とを備え、
ゲートに印加される電圧にしたがって、チャネル形成領域を介してソース領域とドレイン領域との間を流れる電流を制御する２重拡散構造を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置において、
ソース領域およびチャネル形成領域の下方にあるボディ領域に、第２導電型の不純物濃度がチャネル形成領域のそれより高い領域であって、前記バックゲートと接し、かつ、前記埋め込み層と接しないよう構成された下部高濃度領域を配位し、
前記下部高濃度領域は、上方から見て前記バックゲートよりも広く形成され、
前記チャネル形成領域は、第２導電型の不純物濃度が前記下部高濃度領域及び前記バックゲートのそれより低い前記ボディ領域の上部のみで構成されていること、
を特徴とする半導体装置。 - 請求項１の半導体装置において、
前記ボディ領域は、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物をイオン注入した後、熱拡散して得られる前記チャネル形成領域を含む低濃度ボディ領域と、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高い状態で、イオン注入した後、前記ソース領域を形成する際の熱拡散工程と同工程で熱拡散して得られる前記下部高濃度領域とを備えたこと、
を特徴とするもの。 - 請求項１の半導体装置において、
前記ボディ領域は、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物をイオン注入した後、熱拡散して得られる前記チャネル形成領域を含む低濃度ボディ領域と、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高くなるように、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入した後、前記低濃度ボディ領域を形成する際の熱拡散工程と同工程で熱拡散して得られる前記下部高濃度領域とを備えたこと、
を特徴とするもの。 - 請求項１の半導体装置において、
前記ボディ領域は、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物を、イオン注入後の熱拡散によりソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度がチャネル形成領域におけるそれより高くなるよう注入密度および注入エネルギーを設定して、イオン注入した後、熱拡散して得られる前記チャネル形成領域を含む低濃度ボディ領域および前記下部高濃度領域を備えたこと、
を特徴とするもの。 - 第２導電型の半導体で構成された基板と、
基板の上に形成された第１導電型の基部半導体領域と、
基部半導体領域の上部の一部に配位された第２導電型のボディ領域であって、当該ボディ領域の上部における基部半導体領域との境界近傍がチャネル形成領域として機能するボディ領域と、
ボディ領域の上部の一部にチャネル形成領域に隣接して配位された第１導電型のソース領域と、
ボディ領域との間に基部半導体領域が介在するよう配位され第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型のドレイン領域と、
チャネル形成領域の上部にゲート絶縁物を介して配位された導電性を有するゲートと、
前記ボディ領域の上部の一部に前記ソース領域に隣接して配位され、第２導電型の不純物濃度がチャネル形成領域のそれより高い第２導電型のバックゲートと、
当該バックゲートおよびソース領域に接するように形成されたソース電極と、
前記基板と基部半導体領域との間であって上方から見て前記ボディ領域と重なる位置に配位され、第１導電型の不純物濃度が基部半導体領域のそれより高い第１導電型の埋め込み層と、
を備え、ゲートに印加される電圧にしたがって、チャネル形成領域を介してソース領域とドレイン領域との間を流れる電流を制御する２重拡散構造を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置を製造する方法であって、
ソース領域およびチャネル形成領域の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域のそれより高くなるようボディ領域を形成するとともに、ボディ領域のうち当該第２導電型の不純物濃度の高い領域は、前記バックゲートと接し、かつ、前記埋め込み層と接しないよう構成され、
前記ボディ領域のうち当該第２導電型の不純物濃度の高い領域は、上方から見て前記バックゲートよりも広く形成され、
前記チャネル形成領域は、第２導電型の不純物濃度が前記ボディ領域のうち当該第２導電型の不純物濃度の高い領域及び前記バックゲートのそれより低い前記ボディ領域の上部のみで構成されていること、
を特徴とする半導体装置の製造方法。 - 請求項５の半導体装置の製造方法において、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物をイオン注入し、イオン注入された不純物を熱拡散させることでチャネル形成領域を含む低濃度ボディ領域を形成し、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記低濃度ボディ領域を形成する際のイオン注入時よりも高い状態で、イオン注入し、イオン注入された不純物を前記ソース領域を形成する際の熱拡散工程と同工程で熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすること、
を特徴とするもの。 - 請求項５の半導体装置の製造方法において、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物を、基部半導体領域の表面に対して直交方向にイオン注入し、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物を、注入密度および注入エネルギーがいずれも前記直交方向に行った基部半導体領域へのイオン注入時よりも高くなるように、かつ、基部半導体領域の表面に対する垂線に対し所定傾斜角を持つ全方位からイオン注入し、
イオン注入されたこれらの不純物を同工程で熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすること、
を特徴とするもの。 - 請求項５の半導体装置の製造方法において、
前記ゲートをマスクとして前記基部半導体領域の一部に第２導電型の不純物を、イオン注入後の熱拡散によりソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度がチャネル形成領域におけるそれより高くなるよう注入密度および注入エネルギーを設定して、イオン注入し、
イオン注入されたこれらの不純物を熱拡散させることにより、ソース領域およびチャネル形成領域のうち少なくとも一方の下方におけるボディ領域の第２導電型の不純物濃度が、チャネル形成領域におけるそれより高くなるようにすること、
を特徴とするもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336314A JP5183835B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336314A JP5183835B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141502A JP2002141502A (ja) | 2002-05-17 |
| JP5183835B2 true JP5183835B2 (ja) | 2013-04-17 |
Family
ID=18811910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000336314A Expired - Lifetime JP5183835B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5183835B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4800566B2 (ja) * | 2003-10-06 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4979212B2 (ja) * | 2005-08-31 | 2012-07-18 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP2008010628A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008010627A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5168914B2 (ja) * | 2007-01-23 | 2013-03-27 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2008244236A (ja) * | 2007-03-28 | 2008-10-09 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP5272410B2 (ja) * | 2008-01-11 | 2013-08-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5389223B2 (ja) * | 2012-06-01 | 2014-01-15 | 三菱電機株式会社 | 半導体装置 |
| JP6346777B2 (ja) * | 2014-04-10 | 2018-06-20 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN109003900B (zh) * | 2018-07-12 | 2021-05-04 | 中国电子科技集团公司第五十八研究所 | 一种制作稳定vdmos功率器件的工艺方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217664A (ja) * | 1986-03-19 | 1987-09-25 | Nissan Motor Co Ltd | 半導体装置 |
| JP3244534B2 (ja) * | 1992-07-20 | 2002-01-07 | 株式会社リコー | Ｍｏｓ型集積回路の製造方法 |
| JP3186421B2 (ja) * | 1994-05-13 | 2001-07-11 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP3372773B2 (ja) * | 1995-09-08 | 2003-02-04 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| KR100267395B1 (ko) * | 1997-12-19 | 2000-10-16 | 김덕중 | 이중-확산 모스 트랜지스터 및 그 제조방법 |
| JP3509552B2 (ja) * | 1998-04-30 | 2004-03-22 | 株式会社デンソー | 半導体装置 |
| JP2000164878A (ja) * | 1998-11-27 | 2000-06-16 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
-
2000
- 2000-11-02 JP JP2000336314A patent/JP5183835B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141502A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297104B1 (en) | Methods to produce asymmetric MOSFET devices | |
| US6391723B1 (en) | Fabrication of VDMOS structure with reduced parasitic effects | |
| US5933733A (en) | Zero thermal budget manufacturing process for MOS-technology power devices | |
| US8173500B2 (en) | Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device | |
| JP4030139B2 (ja) | 電力半導体装置及びその製造方法 | |
| JP4145364B2 (ja) | Ｄｍｏｓ構造及びその製造方法 | |
| JP2625602B2 (ja) | 集積回路デバイスの製造プロセス | |
| JPH0689977A (ja) | 垂直ｄｍｏｓトランジスタ構造体とその製造法 | |
| JP2000260987A (ja) | 半導体装置とその製造方法 | |
| US6261932B1 (en) | Method of fabricating Schottky diode and related structure | |
| JP2009105374A (ja) | 半導体装置 | |
| JP2000188391A (ja) | 半導体集積回路装置の製造方法 | |
| US5817546A (en) | Process of making a MOS-technology power device | |
| JP5307966B2 (ja) | 半導体装置の製造方法 | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| JP2956626B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| JP5183835B2 (ja) | 半導体装置およびその製造方法 | |
| JP3831615B2 (ja) | 半導体装置とその製造方法 | |
| US7391079B2 (en) | Metal oxide semiconductor device | |
| JP4800566B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005536868A (ja) | 寄生抵抗が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法 | |
| JP5399650B2 (ja) | 半導体装置 | |
| JP3356629B2 (ja) | 横型ｍｏｓトランジスタの製造方法 | |
| JPH067556B2 (ja) | Ｍｉｓ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5183835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |