JP4229033B2 - 絶縁ゲート型バイポーラトランジスタの製造方法 - Google Patents

Description

この発明は、絶縁ゲート型バイポーラトランジスタの製造方法に関する。

従来、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）として図９及び図１０に示すものが知られている。図９は、プレーナゲート構造のＩＧＢＴの縦断面図であり、図１０は、トレンチゲート構造のＩＧＢＴの縦断面図である。
図９に示すＩＧＢＴ１００では、例えば単結晶ＳｉのＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）ウエハよりなるｎ型半導体基板１０１をベース層１０２とし、そのベース層１０２の表面側にｐ型のチャネル拡散領域１０３が形成されている。チャネル拡散領域１０３内にはｎ型のエミッタ拡散領域１０４が形成されており、エミッタ拡散領域１０４の一部の上にはゲート絶縁膜１０６を介してゲート電極１０７が形成されている。エミッタ電極１０５はチャネル拡散領域１０３及びエミッタ拡散領域１０４に電気的に接続されるとともに、絶縁膜１０８によりゲート電極１０７から絶縁されている。ベース層１０２の裏面側にはｎ型の不純物拡散層よりなるフィールドストップ層（以下、ＦＳ層という）１２４が薄い層厚で形成されている。ベース層１０２の裏面側にはＦＳ層１２４よりも薄いｐ型のコレクタ層１０９が形成されており、コレクタ層１０９の表面にはコレクタ電極１１０が形成されている。
ｎ型半導体基板１０１は、Ｓｉインゴットから切り出されたＦＺウエハの裏面を研削、洗浄して形成される。また、ＦＳ層１２４は、ｎ型半導体基板１０１の裏面から、ＩＧＢＴがオフ時の電界を止めるのに十分なドーズ量を有するｎ型の不純物をイオン注入して形成される。

また、図１０に示すＩＧＢＴ２００は、ｐ型のウエハ１１１上にｎ型の半導体層１１２及びそれよりも不純物濃度が低いｎ型の半導体層１１３を順次エピタキシャル成長させたウエハ（エピタキシャルウエハ）を用いている。ｐ型のウエハ１１１の部分はコレクタ層１０９となり、その上のｎ型の半導体層１１２はバッファ層１１４となり、さらにその上のｎ型の半導体層１１３はベース層１０２となる。ベース層１０２側の表面にｐ型のチャネル拡散領域１０３、ｎ型のエミッタ拡散領域１０４、エミッタ電極１０５、ゲート絶縁膜１０６、ゲート電極１０７及び絶縁膜１０８が形成されており、コレクタ層１０９の表面（エピタキシャルウエハの裏面）にコレクタ電極１１０が形成されている。

特開２００２−３１４０８３号公報（第２、３、４、１６、１７段落、図１、図２８）

図１１は、ＩＧＢＴを使用したシステムの一部を示す回路図であり、図１２は、ＩＧＢＴの温度が室温ＲＴ（２５゜Ｃ）及び高温ＨＴ（１５０゜Ｃ）のときの動作電流Ｉ及び動作電圧Ｖの関係を示すグラフである。
図１１において符号２０は、ＩＧＢＴを使用したシステムの一例であるインバータ回路の一部を示す回路である。回路２０には、２個のＩＧＢＴ２１が並列接続されている。図中の符号Ｉｏｐは、回路２０に入力される動作電流である。
従来のＩＧＢＴは、低オン電圧を設計の主眼においていたため、導電率変調（伝導度変調ともいう）を良くできるようにｎ＋バッファ層（例えば、図１０に示すバッファ層１１４）の濃度はｐ＋基板（例えば、図１０に示すウエハ１１１）よりも低く設定されていた。このため、例えば、ＩＧＢＴの室温時の動作電流・動作電圧特性と、高温時の動作電流・動作電圧特性とが交差する点（以下、クロスポイントという）の動作電流（以下、クロス電流という）が、ＩＧＢＴ１個当たりに流れる動作電流よりも大きくなることがあった。そのような現象が図１１に示す回路２０において発生したとすると、図１２に示すように、クロス電流Ｉｃが、ＩＧＢＴ１個当たりに流れる動作電流（Ｉｏｐ／２）よりも大きくなる。

ところで、電流増加→温度上昇→電流増加という正帰還が発生するか否かは、ＩＧＢＴの動作電流の温度依存性が正であるか負であるかによって決まる。つまり、動作点（電流）が、高温ほど電流が流れ易い領域にあれば正帰還が起き易いし、逆に低温（室温）ほど流れ易い領域にあれば電流増加を抑制できる。
従って、前述のように、クロス電流Ｉｃが動作電流（Ｉｏｐ／ｍ）（ｍは、並列接続するＩＧＢＴの個数）よりも大きい場合に、ＩＧＢＴの特性のバラツキなどに起因して一部のＩＧＢＴに電流が偏ってしまうと、ＩＧＢＴの温度上昇と動作電流増加との間に正帰還がかかり、ＩＧＢＴの熱暴走が起こり易かった。このような熱暴走は、ＩＧＢＴの永久破壊に繋がるため問題となっていた。特にそのような問題は、ダブルエピタキシャル構造を採るＩＧＢＴ（例えば図１０に示すＩＧＢＴ２００）に顕著に表れた。なお、上記正帰還をＩＧＢＴの特性によって防止するＩＧＢＴの設計手法は明らかにされておらず、ＩＧＢＴシステム設計は試行錯誤を避けられなかった。

また、半導体基板の裏面から不純物をイオン注入してＰＮ接合を作る所謂ＦＳ構造のＩＧＢＴ（例えば図９に示すＩＧＢＴ１００）においては、ｎ＋バッファ層（例えば図９に示すＦＳ層１２４）の濃度はｐ＋層（例えば図９に示すコレクタ層１０９）よりも低く設定されるが、ｐ＋層の厚みは１μｍ程度と非常に薄い。このため、ホールの注入量は元々低いので、クロス電流Ｉｃはシステムの動作電流よりも大きくなり、構造的には熱暴走は起こり難い。
しかし、半導体基板の裏面を研削、洗浄した後に不純物のイオン注入を行うため、通常のイオン注入装置では対応できず、薄膜基板専用のイオン注入装置が必要であった。また、イオン注入は、表面電極形成後に行うため、５００゜Ｃ前後の非常に低い温度の熱処理を短時間に行う必要があり、工程の安定性（再現性）が低いという問題があった。さらに、イオン注入を熱拡散ではなくレーザアニールで行う場合は、それ専用のアニール装置が必要であった。

さらに、ダブルエピタキシャル構造を採るＩＧＢＴにおいて安定した並列動作をさせる場合、各ＩＧＢＴのゲート駆動回路をそれぞれ個別に用意し、各ＩＧＢＴに流れる電流をモニターするとともに比較し、各ＩＧＢＴに流れる電流が常に同じになるようにゲート電圧を制御する必要があった。

そこでこの発明は、ＩＧＢＴの温度上昇と動作電流増加との間における正帰還の発生を抑制することができるＩＧＢＴの製造方法を実現することを目的とする。

この発明は、上記目的を達成するため、請求項１に記載の発明では、第１導電型の第１半導体層（２）を形成する工程と、前記第１半導体層の表面に、不純物濃度が高濃度に設定された第２導電型の第２半導体層（３）を形成する工程と、前記第２半導体層の表面に、前記第２半導体層よりも前記不純物濃度が低濃度に設定された第２導電型の第３半導体層（４）を形成する工程とを有するＩＧＢＴ（１）の製造方法において、このＩＧＢＴの導電率変調濃度と前記第２半導体層の厚みとの関係が、前記第２半導体層（３）の複数の不純物濃度毎に測定された測定結果（図５）を用意し、このＩＧＢＴの温度が室温のときの動作電流・動作電圧特性と、前記室温よりも高い高温のときの動作電流・動作電圧特性とが交差する点（ｃｐ）における動作電流であるクロス電流（Ｉｃ）が、前記ＩＧＢＴに流れる動作電流（Ｉｏｐ／ｍ）よりも小さくなる前記導電率変調濃度を求め、その求めた導電率変調濃度と対応する前記第２半導体層の不純物濃度及び前記第２半導体層の厚みを前記測定結果に基づいて求め、その求めた不純物濃度及び厚みにより前記第２半導体層を形成するという技術的手段を用いる。
なお、後述する実施形態のｐ型が請求項１の第１導電型に対応し、ｎ型が第２導電型に対応する。また、ｐ＋基板２が、請求項１の第１半導体層に、ｎ＋バッファ層３が第２半導体層に、ｎ−層４が第３半導体層にそれぞれ対応する。

請求項２に記載の発明では、請求項１に記載のＩＧＢＴの製造方法において、前記導電率変調濃度をＮ、電子電荷をｑ、前記室温時の電子移動度をμｅＲＴ、前記室温時の正孔移動度をμｈＲＴ、前記第２半導体層（３）及び第３半導体層（４）の横断面積をｓ、前記第２半導体層及び第３半導体層の厚みをｄ、前記室温時において動作電流が流れ始めるために必要な最小の動作電圧をＶｆＲＴ、前記高温時において動作電流が流れ始めるために必要な最小の動作電圧をＶｆＨＴとした場合に、前記クロス電流Ｉｃが、Ｉｃ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）ｓ（ＶｆＲＴ−ＶｆＨＴ）／ｄであるという技術的手段を用いる。

請求項３に記載の発明では、請求項２に記載のＩＧＢＴの製造方法において、このＩＧＢＴのコレクタ耐圧に基づいて前記第２半導体層（３）及び第３半導体層（４）の厚みｄを決定し、このＩＧＢＴの電流定格に基づいて前記第２半導体層及び第３半導体層の横断面積ｓを決定し、それら決定した厚みｄ及び横断面積ｓと、前記電子電荷ｑ、電子移動度μｅＲＴ、正孔移動度μｈＲＴ及び動作電圧ＶｆＲＴ，ＶｆＨＴとを前記請求項２の式に代入するとともに、前記クロス電流Ｉｃが前記ＩＧＢＴに流れる動作電流（Ｉｏｐ／ｍ）よりも小さくなる前記導電率変調濃度Ｎを求め、その求めた導電率変調濃度Ｎと対応する前記第２半導体層（３）の不純物濃度（ｎｂ）及び前記第２半導体層の厚み（ｄｂ）を前記測定結果に基づいて求め、その求めた不純物濃度及び厚みにより前記第２半導体層を形成するという技術的手段を用いる。

請求項４に記載の発明では、請求項１ないし請求項３のいずれか１つに記載のＩＧＢＴの製造方法において、前記第２半導体層（３）の不純物濃度を前記第１半導体層の不純物濃度以上に設定するという技術的手段を用いる。

請求項５に記載の発明では、請求項１ないし請求項４のいずれか１つに記載のＩＧＢＴの製造方法において、前記第２半導体層（３）および前記第３半導体層（４）をそれぞれエピタキシャル法により形成するという技術的手段を用いる。

請求項１に係る発明によれば、クロス電流が、ＩＧＢＴに流れる動作電流よりも小さくなる導電率変調濃度を求め、その求めた導電率変調濃度と対応する第２半導体層の不純物濃度及び第２半導体層の厚みを前記測定結果に基づいて求め、その求めた不純物濃度及び厚みにより第２半導体層を形成することにより、クロス電流を、ＩＧＢＴに流れる動作電流よりも小さくすることができる。
つまり、ＩＧＢＴの動作点（電流）を低温（室温）ほど電流が流れ易い領域に設定することができるため、ＩＧＢＴの温度上昇と動作電流増加との間における正帰還の発生を抑制することができる。
従って、ＩＧＢＴが熱暴走して永久破壊されてしまうおそれがない。
しかも、第２半導体層の不純物濃度を調整するだけで済むため、ＩＧＢＴの駆動回路などの電気的な設計変更が不要となるので、ＩＧＢＴの製造コストを低減することもできる。

特に、請求項２に係る発明では、クロス電流Ｉｃ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）ｓ（ＶｆＲＴ−ＶｆＨＴ）／ｄという式を用いるため、クロス電流Ｉｃが、ＩＧＢＴに流れる動作電流よりも小さくなる導電率変調濃度Ｎを容易に求めることができる。また、式を用いて求めることができるため、ＩＧＢＴの設計段階で試行錯誤することがなくなるので、設計時間を短縮することもできる。

特に、請求項３に係る発明のように、第３半導体層の厚みｄはコレクタ耐圧に基づいて、横断面積ｓは電流定格に基づいてそれぞれ決定し、電子電荷ｑ、電子移動度μｅＲＴ、正孔移動度μｈＲＴ及び動作電圧ＶｆＲＴ，ＶｆＨＴは、既存の測定結果などに基づいてそれぞれ決定することができるため、クロス電流Ｉｃが、ＩＧＢＴに流れる動作電流よりも小さくなる導電率変調濃度Ｎを容易に求めることができる。そして、その求めた導電率変調濃度Ｎと対応する第２半導体層の不純物濃度及び厚みを前述の測定結果に基づいて求め、その求めた不純物濃度及び厚みにより第２半導体層を形成することができる。
つまり、ＩＧＢＴの特性に関する殆ど既知のデータを使用するため、第２半導体層を容易に設計することができる。

また、例えば請求項４に記載の発明のように、第２半導体層の不純物濃度を第１半導体層の不純物濃度以上に設定することにより、クロス電流を、ＩＧＢＴに流れる動作電流よりも小さくすることができる。つまり、第１半導体層の不純物濃度が分かれば、第２半導体層の不純物濃度の範囲を容易に設定することができる。

さらに、請求項１ないし請求項４のいずれか１つに記載のＩＧＢＴの製造方法は、請求項５に記載のように、第２半導体層及び第３半導体層をそれぞれエピタキシャル法により形成する製造方法において効果的である。
つまり、従来、ダブルエピタキシャル構造を採るＩＧＢＴにおいて安定した並列動作をさせる場合、各ＩＧＢＴのゲート駆動回路をそれぞれ個別に用意し、各ＩＧＢＴに流れる電流をモニターするとともに比較し、各ＩＧＢＴに流れる電流が常に同じになるようにゲート電圧を制御する必要があったが、請求項１ないし請求項４のいずれか１つに記載のＩＧＢＴの製造方法によれば、第２半導体層の不純物濃度を設定するだけで安定した並列動作をさせることができるため、従来のようなゲート駆動回路やゲート電圧の制御が不要となるからである。

この発明に係る実施形態について図を参照して説明する。図１は、この実施形態に係るＩＧＢＴの一部を省略して示す縦断面図と、ＩＧＢＴを構成する各層の不純物の濃度を示すグラフとを対応させて示す図である。なお、この実施形態では、トレンチ型のＩＧＢＴを例に挙げて説明する。
ＩＧＢＴ１は、ｐ型の不純物が高濃度で導入されたｐ＋基板２を備える。そのｐ＋基板２の表面には、ｎ型の不純物が高濃度で導入されたｎ＋バッファ層３がエピタキシャル成長法により形成されており、そのｎ＋バッファ層３の表面には低濃度のｎ−層４がエピタキシャル成長法により形成されている。ｎ＋バッファ層３は、ｐ＋基板２からｎ−層４へのキャリアの注入効率を下げてスイッチングの高速化を図るためのものである。また、この実施形態においては、ｎ＋バッファ層３は、その濃度及び厚みを調整することにより、クロス電流を、並列駆動されるＩＧＢＴ１個当たりの動作電流よりも小さくする機能を有する。

ｎ−層４の上部にはトレンチ９が形成されており、そのトレンチ９の底部はｎ−層４の上部まで入り込んでいる。トレンチ９の底面及び周壁にはゲート絶縁膜１０が形成されており、このゲート絶縁膜１０を介してトレンチ９の内部には、例えばポリシリコン製のゲート電極１１が埋め込まれている。
ｎ−層４の表面であってゲート絶縁膜１０の左側には、チャンネルを形成するｐウエル（ｐ型ベース層）５が形成されている。このｐ型ウエル５の表面の一部には、ソース電極（図示省略）とのオーミック接触を可能とするための高濃度ｐ＋領域６が形成されている。この高濃度ｐ＋領域６の右側面とゲート絶縁膜１０の左側面との間には、ｎ＋ソース領域７が形成されている。ｎ−型層４の表面であってゲート絶縁膜１０の右側には、ｐボディ８が形成されている。ｐ＋基板２の裏面にはコレクタ電極（図示省略）が形成されている。

次に、本願発明者が行ったシミュレーションの内容について説明する。図２は、図１に示したＩＧＢＴ１を構成するｐ＋基板２、ｎ＋バッファ層３及びｎ−層４からなる部分の構造を示す模式図である。図３は、電子移動度と温度との関係を濃度別に示すグラフであり、図４は、正孔移動度と温度との関係を濃度別に示すグラフである。図５は、クロスポイントにおけるコレクタ電圧Ｖｃが１．０Ｖ、ｐ＋基板の濃度が１ｅ１８ｃｍ^−３のときの導電率変調濃度Ｎとｎ＋バッファ層厚ｄｂとの関係をｎ＋バッファ層濃度ｎｂ別に示すグラフである。図７は、ＩＧＢＴの温度が室温ＲＴ（２５゜Ｃ）及び高温ＨＴ（１５０゜Ｃ）のときの動作電流Ｉ及び動作電圧Ｖの関係を示すグラフである。

ＩＧＢＴ１の動作電圧をＶ、室温（例えば２５゜Ｃ）におけるＩＧＢＴ１の動作電流をＩＲＴ、動作電流が流れ始めるために必要な最小の動作電圧をＶｆＲＴ、ｎ＋バッファ層及びｎ−層４の導電率（電気伝導度）をσ、ｎ＋バッファ層及びｎ−層４の横断面積をｓ（図２）、ｎ＋バッファ層及びｎ−層４の厚みをｄとすると、
ＩＲＴ＝σｓ（Ｖ−ＶｆＲＴ）／ｄ・・・（１）
ここで、導電率σ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）・・・（２）
であるから（Ｎ：導電率変調濃度（正孔濃度＝電子濃度）、ｑ：電子電荷、μｅ：電子移動度、μｈ：正孔移動度）、（２）式を（１）式に代入すると、
ＩＲＴ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）ｓ（Ｖ−ＶｆＲＴ）／ｄ・・・（３）
となる。

また、高温（例えば１５０゜Ｃ）におけるＩＧＢＴ１の動作電流をＩＨＴ、動作電流が流れ始めるために必要な最小の動作電圧をＶｆＨＴ、電子移動度及び正孔移動度をμｅＨＴ、μｈＨＴとすると、
ＩＨＴ＝σｓ（Ｖ−ＶｆＨＴ）／ｄ・・・（４）
＝Ｎｑ（μｅＨＴ＋μｈＨＴ）ｓ（Ｖ−ＶｆＨＴ）／ｄ・・・（４）
となる。
ここで、クロス電流Ｉｃ、ＩＨＴ及びＩＲＴは、
ＩＨＴ＝ＩＲＴ＝Ｉｃ・・・（５）
の関係があるから、クロス電流Ｉｃが流れるときの動作電圧をＶｃとすると、（３）式及び（４）式より、

が成立する。ここで、Ｖｃを求めると、

となる。例えば、ＶｆＨＴ≒０．５６Ｖ及びＶｆＲＴ≒０．７６Ｖとすると、Ｖｃ＝０．９６Ｖ≒１Ｖである。
ここで、図３から分かるように、導電率変調濃度Ｎが１ｅ１６〜１ｅ１７である場合において、素子温度が室温（２５゜Ｃ）のときの電子移動度μｅは、高温（１５０゜Ｃ）のときの約２倍となっている（図中Ｌ１で示す範囲）。また、図４から分かるように、導電率変調濃度Ｎが１ｅ１６〜１ｅ１７である場合において、素子温度が室温（２５゜Ｃ）のときの正孔移動度μｈは、高温（１５０゜Ｃ）のときの約２倍となっている（図中Ｌ２で示す範囲）。つまり、
μｅＲＴ＝２＊μｅＨＴ、μｈＲＴ＝２＊μｈＨＴ・・・（８）
の関係がある。
そこで、（８）式を用いて（７）式のμｅＲＴ及びμｈＲＴをμｅＨＴ及びμｈＨＴで表すと、

となる。
また、クロス電流Ｉｃは、（３）式のＶに（９）式を代入して求める。つまり、
Ｉｃ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）ｓ（ＶｆＲＴ−ＶｆＨＴ）／ｄ・・・（１１）
となる。ここで、
δＶｆ＝ＶｆＲＴ−ＶｆＨＴ・・・（１２）
とすると、
Ｉｃ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）ｓδＶｆ／ｄ・・・（１３）
となる。

つまり、（１３）式から分かるように、導電率変調濃度Ｎを調整することにより、クロス電流Ｉｃを増減することができる。また、図５から分かるように、ｎ＋バッファ層濃度ｎｂ及びｎ＋バッファ層厚ｄｂ（図２）を調整することにより、導電率変調濃度Ｎを増減することができる。
そこで、以下の手順でＩＧＢＴを設計する。
（手順１）コレクタ耐圧から所望のｎ−層４の厚みｄを決定し、電流定格から素子面積ｓを決定する。
（手順２）システムにおいてｍ個のＩＧＢＴを並列動作させる場合のシステムの動作電流をＩｏｐとすると、ＩＧＢＴ１個当りの動作電流は、Ｉｏｐ／ｍとなるから、クロス電流Ｉｃが動作電流Ｉｏｐ／ｍよりも小さくなるように（１３）式に基づいて導電率変調濃度Ｎを決定する。
（手順３）そのような導電率変調濃度Ｎとなるように、図５のグラフに基づいてｎ＋バッファ層濃度ｎｂ及びｎ＋バッファ層厚ｄｂを決定する。例えば、クロス電流Ｉｃを動作電流Ｉｏｐ／ｍよりも小さくすることができる導電率変調濃度Ｎが２Ｅ１６である場合は、ｎ＋バッファ層濃度ｎｂを１ｅ１８に、ｎ＋バッファ層厚ｄｂを５μｍにそれぞれ決定する（図５）。クロス電流Ｉｃを動作電流Ｉｏｐ／ｍよりも小さくすることができれば、ｎ＋バッファ層濃度ｎｂは、所望の濃度に決定することができるが、ｐ＋基板２の濃度と同一であっても良い。図１に示す例では、ｎ＋バッファ層３の濃度及びｐ＋基板３の濃度が共に１ｅ１８ｃｍ^−３ になっている。

次に、ＩＧＢＴ１の製造方法について図６を参照して説明する。図６はＩＧＢＴの製造工程の一部を示す説明図である。
（工程１）ｐ＋基板２を製造する。
（工程２）工程１により製造されたｐ＋基板２の表面にイオン注入法によりＡｓ（ヒ素）イオンを、熱拡散法によりＳｂ（アンチモン）イオンをそれぞれ注入する。そして、エピタキシャル法によりｐ＋基板２の表面上にｎ型の不純物を堆積させて高濃度のｎ＋型バッファ層３を形成する。このとき、ｎ＋型バッファ層３は、前述の手順１〜３により決定したｎ＋バッファ層濃度ｎｂ及びｎ＋バッファ層厚ｄｂに形成する。なお、ｎ＋バッファ層３の面積は、前述の手順１に記載したように電流定格から決定する。
（工程３）次に、工程２により形成されたｎ＋バッファ層３の表面に、エピタキシャル法により低濃度のｎ−層４を形成する。ここで、ｎ−層４の厚みは、前述の手順１に記載したようにコレクタ耐圧から決定する。
（工程４）次に、工程３により形成されたｎ−層４の表面に、イオン注入法などによりｐボディ（ｐｂｏｄｙ）８を形成し、熱処理（ドライブ）する。

（工程５）次に、トレンチ９を形成し、トレンチ９０の底面及び周壁にゲート絶縁膜１０を形成する。そして、トレンチ９の中にゲート電極１１を形成する。
（工程６）次に、イオン注入法によりチャンネルとなるｐウエル（ｃｈ−ｐｗｅｌｌ）５を形成し、熱処理（ドライブ）する。
（工程７）次に、工程６により形成されたｐウエル５の表面に、イオン注入法などにより、ｎ＋ソース領域７と、高濃度ｐ＋領域６とを形成する。
（工程８）次に、工程７を終えた素子の表面上に、ＢＰＳＧ（ボロンリンシリケートガラス）膜を形成する。そして、ＢＰＳＧ膜にレジストを塗布し、フォトリソグラフィ処理によってパターニングし、ＢＰＳＧ膜をエッチングしてコンタクト孔を形成する。
（工程９）次に、工程８により形成されたコンタクト孔を介して配線用のＡｌ（アルミニウム）膜をスパッタ法などにより形成し、レジストを塗布してフォトリソグラフィ処理によりパターニングし、Ａｌ膜をエッチングすることにより必要な部分にＡｌ膜を残してエミッタ電極を形成する。
（工程１０）次に、ｐ＋基板の裏面を研磨し、その研磨した面にスパッタリング法などにより、コレクタ電極を形成する。
上記工程１ないし１０を実効することにより、図７に示すように、クロス電流Ｉｃが動作電流（Ｉｏｐ／２）よりも小さいＩＧＢＴを製造することができる。

［実施形態の効果］
（１）以上のように、上記実施形態に係るＩＧＢＴの製造方法を使用すれば、ＩＧＢＴ１のクロス電流Ｉｃを、ｍ個並列動作されるＩＧＢＴ１個当たりの動作電流（Ｉｏｐ／ｍ）よりも低くすることができるため、ＩＧＢＴの動作点（電流）を低温（室温）ほど電流が流れ易い領域に設定することができる。つまり、動作電流が増加し、ＩＧＢＴ１の温度が上昇した場合であっても、動作電流の温度依存性が負であるため、動作電流は自然に減少する。
従って、ＩＧＢＴの温度上昇と動作電流増加との間における正帰還の発生を抑制することができるため、ＩＧＢＴが熱暴走により永久破壊されてしまうおそれがない。
（２）しかも、ｎ＋バッファ層濃度ｎｂ及びｎ＋バッファ層厚ｄｂを調整するだけで済むため、ＩＧＢＴの駆動回路などの電気的な設計変更が不要となるので、ＩＧＢＴの製造コストを低減することもできる。

（３）また、クロス電流Ｉｃ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）ｓ（ＶｆＲＴ−ＶｆＨＴ）／ｄという式を用いるため、クロス電流Ｉｃが、ＩＧＢＴ１個当たりの動作電流よりも小さくなる導電率変調濃度Ｎを容易に求めることができる。また、式を用いて求めることができるため、ＩＧＢＴの設計段階で試行錯誤することがなくなるため、設計時間を短縮することもできる。
（４）さらに、ｎ＋バッファ層３及びｎ−層４の厚みｄはコレクタ耐圧に基づいて、ｎ＋バッファ層３及びｎ−層４の横断面積ｓは電流定格に基づいてそれぞれ決定し、電子電荷ｑ、電子移動度μｅＲＴ、正孔移動度μｈＲＴ及び動作電圧ＶｆＲＴ，ＶｆＨＴは、既存の測定結果などに基づいてそれぞれ決定することができるため、クロス電流Ｉｃが、ＩＧＢＴ１個当たりの動作電流よりも小さくなる導電率変調濃度Ｎを容易に求めることができる。そして、その求めた導電率変調濃度Ｎと対応するｎ＋バッファ層３の不純物濃度ｎｂ及び厚みｄｂを前述の測定結果に基づいて求め、その求めた不純物濃度ｎｂ及び厚みｄｂによりｎ＋バッファ層３を形成することができる。
つまり、ＩＧＢＴ１の特性に関する殆ど既知のデータを使用するため、ｎ＋バッファ層３を容易に設計することができる。

（５）さらに、ｎ＋バッファ層３の不純物濃度ｎｂをｐ＋基板２の不純物濃度と同一にすれば良いため、ｐ＋基板２の不純物濃度が分かれば、ｎ＋バッファ層３の設定すべき濃度が容易に分かる。
（６）さらに、従来のように、各ＩＧＢＴに流れる電流が常に同じになるようにゲート電圧を制御するなどの回路的な補正を加える必要がない。
（７）しかも、ＩＧＢＴ１は、ｐ＋基板２の表面にｎ＋バッファ層３及びｎ−層４をそれぞれエピタキシャル法により形成するため、薄膜基板専用のイオン注入装置やレーザアニール装置が不要である。

（他の実施形態）
（１）図８は、他の実施形態に係るＩＧＢＴの縦断面の一部を示す説明図である。同図に示すように、ｐ＋基板４とｎ−層２との境界領域において、ｎ＋バッファ層３が形成された領域Ａ及び形成されていない領域Ｂを横方向に周期的に形成することもできる。この構造を用いた場合でも最初の実施形態のと同じ効果を奏することができる。また、領域Ａ及び領域Ｂの面積比は特に限定されない。このように限定しないことにより、素子設計の自由度を高くすることができる。なお、各ｎ＋バッファ層３の厚みを同一に形成することもできるし、異なるように形成することもできる。

（２）この発明は、プレーナ型のＩＧＢＴにも適用することができ、この場合も最初の実施形態と同じ効果を奏することができる。
（３）ｎ＋バッファ層３の濃度は、ｐ＋基板２の濃度と同一に設定する他、ｐ＋基板２の濃度よりも高く設定できることは勿論である。この場合も最初の実施形態と同じ効果を奏することができる。
（４）ＩＧＢＴを３個以上並列動作させる場合にも、この発明を適用できることは勿論である。この場合も最初の実施形態と同じ効果を奏することができる。
（５）ｎ＋バッファ層３をイオン注入法により形成することもできる。
（６）ｎ＋バッファ層３を熱拡散法により形成することもできる。
上記他の実施形態（５）または（６）を実施した場合も、最初の実施形態の効果の（１）ないし（６）を奏することができる。

この発明の実施形態に係るＩＧＢＴの一部を省略して示す縦断面図と、ＩＧＢＴを構成する各層の不純物の濃度を示すグラフとを対応させて示す図である。 図１に示したＩＧＢＴ１を構成するｐ＋基板２、ｎ＋バッファ層３及びｎ−層４からなる部分の構造を示す模式図である。 電子移動度と温度との関係を濃度別に示すグラフである。 正孔移動度と温度との関係を濃度別に示すグラフである。 クロスポイントにおけるコレクタ電圧Ｖｃが１．０Ｖ、ｐ＋基板の濃度が１ｅ１８ｃｍ^−３のときの導電率変調濃度Ｎとｎ＋バッファ層厚ｄｂとの関係をｎ＋バッファ層濃度ｎｂ別に示すグラフである。 ＩＧＢＴの製造工程の一部を示す説明図である。 ＩＧＢＴの温度が室温ＲＴ（２５゜Ｃ）及び高温ＨＴ（１５０゜Ｃ）のときの動作電流Ｉ及び動作電圧Ｖの関係を示すグラフである。 他の実施形態に係るＩＧＢＴの縦断面の一部を示す説明図である。 従来のプレーナゲート構造のＩＧＢＴの縦断面図である。 従来のトレンチゲート構造のＩＧＢＴの縦断面図である。 ＩＧＢＴを使用したシステムの一部を示す回路図である。 ＩＧＢＴの温度が室温ＲＴ（２５゜Ｃ）及び高温ＨＴ（１５０゜Ｃ）のときの動作電流Ｉ及び動作電圧Ｖの関係を示すグラフである。

符号の説明

１・・ＩＧＢＴ、２・・ｐ＋基板、３・・ｎ＋バッファ層、４・・ｎ−層、５・・ｐウエル、６・・高濃度ｐ＋領域、７・・ｎ＋ソース領域、８・・ｐボディ、９・・トレンチ、１０・・ゲート絶縁膜、１１・・ゲート電極、ｃｐ・・クロスポイント、Ｉｃ・・クロス電流、Ｉｏｐ／２・・動作電流。

Claims (5)

1. 第１導電型の第１半導体層を形成する工程と、
   前記第１半導体層の表面に、不純物濃度が高濃度に設定された第２導電型の第２半導体層を形成する工程と、
   前記第２半導体層の表面に、前記第２半導体層よりも前記不純物濃度が低濃度に設定された第２導電型の第３半導体層を形成する工程とを有する絶縁ゲート型バイポーラトランジスタの製造方法において、
   この絶縁ゲート型バイポーラトランジスタの導電率変調濃度と前記第２半導体層の厚みとの関係が、前記第２半導体層の複数の不純物濃度毎に測定された測定結果を用意し、
   この絶縁ゲート型バイポーラトランジスタの温度が室温のときの動作電流・動作電圧特性と、前記室温よりも高い高温のときの動作電流・動作電圧特性とが交差する点における動作電流であるクロス電流が、前記絶縁ゲート型バイポーラトランジスタに流れる動作電流よりも小さくなる前記導電率変調濃度を求め、その求めた導電率変調濃度と対応する前記第２半導体層の不純物濃度及び前記第２半導体層の厚みを前記測定結果に基づいて求め、その求めた不純物濃度及び厚みにより前記第２半導体層を形成することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
2. 前記導電率変調濃度をＮ、電子電荷をｑ、前記室温時の電子移動度をμｅＲＴ、前記室温時の正孔移動度をμｈＲＴ、前記第２半導体層及び第３半導体層の横断面積をｓ、前記第２半導体層及び第３半導体層の厚みをｄ、前記室温時において動作電流が流れ始めるために必要な最小の動作電圧をＶｆＲＴ、前記高温時において動作電流が流れ始めるために必要な最小の動作電圧をＶｆＨＴとした場合に、前記クロス電流Ｉｃが、
   Ｉｃ＝Ｎｑ（μｅＲＴ＋μｈＲＴ）ｓ（ＶｆＲＴ−ＶｆＨＴ）／ｄ
   であることを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
3. この絶縁ゲート型バイポーラトランジスタのコレクタ耐圧に基づいて前記第２半導体層及び第３半導体層の厚みｄを決定し、この絶縁ゲート型バイポーラトランジスタの電流定格に基づいて前記第２半導体層及び第３半導体層の横断面積ｓを決定し、それら決定した厚みｄ及び横断面積ｓと、前記電子電荷ｑ、電子移動度μｅＲＴ、正孔移動度μｈＲＴ及び動作電圧ＶｆＲＴ，ＶｆＨＴとを前記請求項２の式に代入するとともに、前記クロス電流Ｉｃが前記絶縁ゲート型バイポーラトランジスタに流れる動作電流よりも小さくなる前記導電率変調濃度Ｎを求め、その求めた導電率変調濃度Ｎと対応する前記第２半導体層の不純物濃度及び前記第２半導体層の厚みを前記測定結果に基づいて求め、その求めた不純物濃度及び厚みにより前記第２半導体層を形成することを特徴とする請求項２に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
4. 前記第２半導体層の不純物濃度を前記第１半導体層の不純物濃度以上に設定することを特徴とする請求項１ないし請求項３のいずれか１つに記載の絶縁ゲート型バイポーラトランジスタの製造方法。
5. 前記第２半導体層および前記第３半導体層をそれぞれエピタキシャル法により形成することを特徴とする請求項１ないし請求項４のいずれか１つに記載の絶縁ゲート型バイポーラトランジスタの製造方法。

Images