JP4229033B2 - 絶縁ゲート型バイポーラトランジスタの製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP4229033B2 JP4229033B2 JP2004271373A JP2004271373A JP4229033B2 JP 4229033 B2 JP4229033 B2 JP 4229033B2 JP 2004271373 A JP2004271373 A JP 2004271373A JP 2004271373 A JP2004271373 A JP 2004271373A JP 4229033 B2 JP4229033 B2 JP 4229033B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- concentration
- igbt
- bipolar transistor
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
図9に示すIGBT100では、例えば単結晶SiのFZ(Floating Zone)ウエハよりなるn型半導体基板101をベース層102とし、そのベース層102の表面側にp型のチャネル拡散領域103が形成されている。チャネル拡散領域103内にはn型のエミッタ拡散領域104が形成されており、エミッタ拡散領域104の一部の上にはゲート絶縁膜106を介してゲート電極107が形成されている。エミッタ電極105はチャネル拡散領域103及びエミッタ拡散領域104に電気的に接続されるとともに、絶縁膜108によりゲート電極107から絶縁されている。ベース層102の裏面側にはn型の不純物拡散層よりなるフィールドストップ層(以下、FS層という)124が薄い層厚で形成されている。ベース層102の裏面側にはFS層124よりも薄いp型のコレクタ層109が形成されており、コレクタ層109の表面にはコレクタ電極110が形成されている。
n型半導体基板101は、Siインゴットから切り出されたFZウエハの裏面を研削、洗浄して形成される。また、FS層124は、n型半導体基板101の裏面から、IGBTがオフ時の電界を止めるのに十分なドーズ量を有するn型の不純物をイオン注入して形成される。
図11において符号20は、IGBTを使用したシステムの一例であるインバータ回路の一部を示す回路である。回路20には、2個のIGBT21が並列接続されている。図中の符号Iopは、回路20に入力される動作電流である。
従来のIGBTは、低オン電圧を設計の主眼においていたため、導電率変調(伝導度変調ともいう)を良くできるようにn+バッファ層(例えば、図10に示すバッファ層114)の濃度はp+基板(例えば、図10に示すウエハ111)よりも低く設定されていた。このため、例えば、IGBTの室温時の動作電流・動作電圧特性と、高温時の動作電流・動作電圧特性とが交差する点(以下、クロスポイントという)の動作電流(以下、クロス電流という)が、IGBT1個当たりに流れる動作電流よりも大きくなることがあった。そのような現象が図11に示す回路20において発生したとすると、図12に示すように、クロス電流Icが、IGBT1個当たりに流れる動作電流(Iop/2)よりも大きくなる。
従って、前述のように、クロス電流Icが動作電流(Iop/m)(mは、並列接続するIGBTの個数)よりも大きい場合に、IGBTの特性のバラツキなどに起因して一部のIGBTに電流が偏ってしまうと、IGBTの温度上昇と動作電流増加との間に正帰還がかかり、IGBTの熱暴走が起こり易かった。このような熱暴走は、IGBTの永久破壊に繋がるため問題となっていた。特にそのような問題は、ダブルエピタキシャル構造を採るIGBT(例えば図10に示すIGBT200)に顕著に表れた。なお、上記正帰還をIGBTの特性によって防止するIGBTの設計手法は明らかにされておらず、IGBTシステム設計は試行錯誤を避けられなかった。
しかし、半導体基板の裏面を研削、洗浄した後に不純物のイオン注入を行うため、通常のイオン注入装置では対応できず、薄膜基板専用のイオン注入装置が必要であった。また、イオン注入は、表面電極形成後に行うため、500゜C前後の非常に低い温度の熱処理を短時間に行う必要があり、工程の安定性(再現性)が低いという問題があった。さらに、イオン注入を熱拡散ではなくレーザアニールで行う場合は、それ専用のアニール装置が必要であった。
なお、後述する実施形態のp型が請求項1の第1導電型に対応し、n型が第2導電型に対応する。また、p+基板2が、請求項1の第1半導体層に、n+バッファ層3が第2半導体層に、n−層4が第3半導体層にそれぞれ対応する。
つまり、IGBTの動作点(電流)を低温(室温)ほど電流が流れ易い領域に設定することができるため、IGBTの温度上昇と動作電流増加との間における正帰還の発生を抑制することができる。
従って、IGBTが熱暴走して永久破壊されてしまうおそれがない。
しかも、第2半導体層の不純物濃度を調整するだけで済むため、IGBTの駆動回路などの電気的な設計変更が不要となるので、IGBTの製造コストを低減することもできる。
つまり、IGBTの特性に関する殆ど既知のデータを使用するため、第2半導体層を容易に設計することができる。
つまり、従来、ダブルエピタキシャル構造を採るIGBTにおいて安定した並列動作をさせる場合、各IGBTのゲート駆動回路をそれぞれ個別に用意し、各IGBTに流れる電流をモニターするとともに比較し、各IGBTに流れる電流が常に同じになるようにゲート電圧を制御する必要があったが、請求項1ないし請求項4のいずれか1つに記載のIGBTの製造方法によれば、第2半導体層の不純物濃度を設定するだけで安定した並列動作をさせることができるため、従来のようなゲート駆動回路やゲート電圧の制御が不要となるからである。
IGBT1は、p型の不純物が高濃度で導入されたp+基板2を備える。そのp+基板2の表面には、n型の不純物が高濃度で導入されたn+バッファ層3がエピタキシャル成長法により形成されており、そのn+バッファ層3の表面には低濃度のn−層4がエピタキシャル成長法により形成されている。n+バッファ層3は、p+基板2からn−層4へのキャリアの注入効率を下げてスイッチングの高速化を図るためのものである。また、この実施形態においては、n+バッファ層3は、その濃度及び厚みを調整することにより、クロス電流を、並列駆動されるIGBT1個当たりの動作電流よりも小さくする機能を有する。
n−層4の表面であってゲート絶縁膜10の左側には、チャンネルを形成するpウエル(p型ベース層)5が形成されている。このp型ウエル5の表面の一部には、ソース電極(図示省略)とのオーミック接触を可能とするための高濃度p+領域6が形成されている。この高濃度p+領域6の右側面とゲート絶縁膜10の左側面との間には、n+ソース領域7が形成されている。n−型層4の表面であってゲート絶縁膜10の右側には、pボディ8が形成されている。p+基板2の裏面にはコレクタ電極(図示省略)が形成されている。
IRT=σs(V−VfRT)/d・・・(1)
ここで、導電率σ=Nq(μeRT+μhRT)・・・(2)
であるから(N:導電率変調濃度(正孔濃度=電子濃度)、q:電子電荷、μe:電子移動度、μh:正孔移動度)、(2)式を(1)式に代入すると、
IRT=Nq(μeRT+μhRT)s(V−VfRT)/d・・・(3)
となる。
IHT=σs(V−VfHT)/d・・・(4)
=Nq(μeHT+μhHT)s(V−VfHT)/d・・・(4)
となる。
ここで、クロス電流Ic、IHT及びIRTは、
IHT=IRT=Ic・・・(5)
の関係があるから、クロス電流Icが流れるときの動作電圧をVcとすると、(3)式及び(4)式より、
ここで、図3から分かるように、導電率変調濃度Nが1e16〜1e17である場合において、素子温度が室温(25゜C)のときの電子移動度μeは、高温(150゜C)のときの約2倍となっている(図中L1で示す範囲)。また、図4から分かるように、導電率変調濃度Nが1e16〜1e17である場合において、素子温度が室温(25゜C)のときの正孔移動度μhは、高温(150゜C)のときの約2倍となっている(図中L2で示す範囲)。つまり、
μeRT=2*μeHT、μhRT=2*μhHT・・・(8)
の関係がある。
そこで、(8)式を用いて(7)式のμeRT及びμhRTをμeHT及びμhHTで表すと、
また、クロス電流Icは、(3)式のVに(9)式を代入して求める。つまり、
Ic=Nq(μeRT+μhRT)s(VfRT−VfHT)/d・・・(11)
となる。ここで、
δVf=VfRT−VfHT・・・(12)
とすると、
Ic=Nq(μeRT+μhRT)sδVf/d・・・(13)
となる。
そこで、以下の手順でIGBTを設計する。
(手順1)コレクタ耐圧から所望のn−層4の厚みdを決定し、電流定格から素子面積sを決定する。
(手順2)システムにおいてm個のIGBTを並列動作させる場合のシステムの動作電流をIopとすると、IGBT1個当りの動作電流は、Iop/mとなるから、クロス電流Icが動作電流Iop/mよりも小さくなるように(13)式に基づいて導電率変調濃度Nを決定する。
(手順3)そのような導電率変調濃度Nとなるように、図5のグラフに基づいてn+バッファ層濃度nb及びn+バッファ層厚dbを決定する。例えば、クロス電流Icを動作電流Iop/mよりも小さくすることができる導電率変調濃度Nが2E16である場合は、n+バッファ層濃度nbを1e18に、n+バッファ層厚dbを5μmにそれぞれ決定する(図5)。クロス電流Icを動作電流Iop/mよりも小さくすることができれば、n+バッファ層濃度nbは、所望の濃度に決定することができるが、p+基板2の濃度と同一であっても良い。図1に示す例では、n+バッファ層3の濃度及びp+基板3の濃度が共に1e18cm−3 になっている。
(工程1)p+基板2を製造する。
(工程2)工程1により製造されたp+基板2の表面にイオン注入法によりAs(ヒ素)イオンを、熱拡散法によりSb(アンチモン)イオンをそれぞれ注入する。そして、エピタキシャル法によりp+基板2の表面上にn型の不純物を堆積させて高濃度のn+型バッファ層3を形成する。このとき、n+型バッファ層3は、前述の手順1〜3により決定したn+バッファ層濃度nb及びn+バッファ層厚dbに形成する。なお、n+バッファ層3の面積は、前述の手順1に記載したように電流定格から決定する。
(工程3)次に、工程2により形成されたn+バッファ層3の表面に、エピタキシャル法により低濃度のn−層4を形成する。ここで、n−層4の厚みは、前述の手順1に記載したようにコレクタ耐圧から決定する。
(工程4)次に、工程3により形成されたn−層4の表面に、イオン注入法などによりpボディ(pbody)8を形成し、熱処理(ドライブ)する。
(工程6)次に、イオン注入法によりチャンネルとなるpウエル(ch−pwell)5を形成し、熱処理(ドライブ)する。
(工程7)次に、工程6により形成されたpウエル5の表面に、イオン注入法などにより、n+ソース領域7と、高濃度p+領域6とを形成する。
(工程8)次に、工程7を終えた素子の表面上に、BPSG(ボロンリンシリケートガラス)膜を形成する。そして、BPSG膜にレジストを塗布し、フォトリソグラフィ処理によってパターニングし、BPSG膜をエッチングしてコンタクト孔を形成する。
(工程9)次に、工程8により形成されたコンタクト孔を介して配線用のAl(アルミニウム)膜をスパッタ法などにより形成し、レジストを塗布してフォトリソグラフィ処理によりパターニングし、Al膜をエッチングすることにより必要な部分にAl膜を残してエミッタ電極を形成する。
(工程10)次に、p+基板の裏面を研磨し、その研磨した面にスパッタリング法などにより、コレクタ電極を形成する。
上記工程1ないし10を実効することにより、図7に示すように、クロス電流Icが動作電流(Iop/2)よりも小さいIGBTを製造することができる。
(1)以上のように、上記実施形態に係るIGBTの製造方法を使用すれば、IGBT1のクロス電流Icを、m個並列動作されるIGBT1個当たりの動作電流(Iop/m)よりも低くすることができるため、IGBTの動作点(電流)を低温(室温)ほど電流が流れ易い領域に設定することができる。つまり、動作電流が増加し、IGBT1の温度が上昇した場合であっても、動作電流の温度依存性が負であるため、動作電流は自然に減少する。
従って、IGBTの温度上昇と動作電流増加との間における正帰還の発生を抑制することができるため、IGBTが熱暴走により永久破壊されてしまうおそれがない。
(2)しかも、n+バッファ層濃度nb及びn+バッファ層厚dbを調整するだけで済むため、IGBTの駆動回路などの電気的な設計変更が不要となるので、IGBTの製造コストを低減することもできる。
(4)さらに、n+バッファ層3及びn−層4の厚みdはコレクタ耐圧に基づいて、n+バッファ層3及びn−層4の横断面積sは電流定格に基づいてそれぞれ決定し、電子電荷q、電子移動度μeRT、正孔移動度μhRT及び動作電圧VfRT,VfHTは、既存の測定結果などに基づいてそれぞれ決定することができるため、クロス電流Icが、IGBT1個当たりの動作電流よりも小さくなる導電率変調濃度Nを容易に求めることができる。そして、その求めた導電率変調濃度Nと対応するn+バッファ層3の不純物濃度nb及び厚みdbを前述の測定結果に基づいて求め、その求めた不純物濃度nb及び厚みdbによりn+バッファ層3を形成することができる。
つまり、IGBT1の特性に関する殆ど既知のデータを使用するため、n+バッファ層3を容易に設計することができる。
(6)さらに、従来のように、各IGBTに流れる電流が常に同じになるようにゲート電圧を制御するなどの回路的な補正を加える必要がない。
(7)しかも、IGBT1は、p+基板2の表面にn+バッファ層3及びn−層4をそれぞれエピタキシャル法により形成するため、薄膜基板専用のイオン注入装置やレーザアニール装置が不要である。
(1)図8は、他の実施形態に係るIGBTの縦断面の一部を示す説明図である。同図に示すように、p+基板4とn−層2との境界領域において、n+バッファ層3が形成された領域A及び形成されていない領域Bを横方向に周期的に形成することもできる。この構造を用いた場合でも最初の実施形態のと同じ効果を奏することができる。また、領域A及び領域Bの面積比は特に限定されない。このように限定しないことにより、素子設計の自由度を高くすることができる。なお、各n+バッファ層3の厚みを同一に形成することもできるし、異なるように形成することもできる。
(3)n+バッファ層3の濃度は、p+基板2の濃度と同一に設定する他、p+基板2の濃度よりも高く設定できることは勿論である。この場合も最初の実施形態と同じ効果を奏することができる。
(4)IGBTを3個以上並列動作させる場合にも、この発明を適用できることは勿論である。この場合も最初の実施形態と同じ効果を奏することができる。
(5)n+バッファ層3をイオン注入法により形成することもできる。
(6)n+バッファ層3を熱拡散法により形成することもできる。
上記他の実施形態(5)または(6)を実施した場合も、最初の実施形態の効果の(1)ないし(6)を奏することができる。
Claims (5)
- 第1導電型の第1半導体層を形成する工程と、
前記第1半導体層の表面に、不純物濃度が高濃度に設定された第2導電型の第2半導体層を形成する工程と、
前記第2半導体層の表面に、前記第2半導体層よりも前記不純物濃度が低濃度に設定された第2導電型の第3半導体層を形成する工程とを有する絶縁ゲート型バイポーラトランジスタの製造方法において、
この絶縁ゲート型バイポーラトランジスタの導電率変調濃度と前記第2半導体層の厚みとの関係が、前記第2半導体層の複数の不純物濃度毎に測定された測定結果を用意し、
この絶縁ゲート型バイポーラトランジスタの温度が室温のときの動作電流・動作電圧特性と、前記室温よりも高い高温のときの動作電流・動作電圧特性とが交差する点における動作電流であるクロス電流が、前記絶縁ゲート型バイポーラトランジスタに流れる動作電流よりも小さくなる前記導電率変調濃度を求め、その求めた導電率変調濃度と対応する前記第2半導体層の不純物濃度及び前記第2半導体層の厚みを前記測定結果に基づいて求め、その求めた不純物濃度及び厚みにより前記第2半導体層を形成することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 前記導電率変調濃度をN、電子電荷をq、前記室温時の電子移動度をμeRT、前記室温時の正孔移動度をμhRT、前記第2半導体層及び第3半導体層の横断面積をs、前記第2半導体層及び第3半導体層の厚みをd、前記室温時において動作電流が流れ始めるために必要な最小の動作電圧をVfRT、前記高温時において動作電流が流れ始めるために必要な最小の動作電圧をVfHTとした場合に、前記クロス電流Icが、
Ic=Nq(μeRT+μhRT)s(VfRT−VfHT)/d
であることを特徴とする請求項1に記載の絶縁ゲート型バイポーラトランジスタの製造方法。 - この絶縁ゲート型バイポーラトランジスタのコレクタ耐圧に基づいて前記第2半導体層及び第3半導体層の厚みdを決定し、この絶縁ゲート型バイポーラトランジスタの電流定格に基づいて前記第2半導体層及び第3半導体層の横断面積sを決定し、それら決定した厚みd及び横断面積sと、前記電子電荷q、電子移動度μeRT、正孔移動度μhRT及び動作電圧VfRT,VfHTとを前記請求項2の式に代入するとともに、前記クロス電流Icが前記絶縁ゲート型バイポーラトランジスタに流れる動作電流よりも小さくなる前記導電率変調濃度Nを求め、その求めた導電率変調濃度Nと対応する前記第2半導体層の不純物濃度及び前記第2半導体層の厚みを前記測定結果に基づいて求め、その求めた不純物濃度及び厚みにより前記第2半導体層を形成することを特徴とする請求項2に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
- 前記第2半導体層の不純物濃度を前記第1半導体層の不純物濃度以上に設定することを特徴とする請求項1ないし請求項3のいずれか1つに記載の絶縁ゲート型バイポーラトランジスタの製造方法。
- 前記第2半導体層および前記第3半導体層をそれぞれエピタキシャル法により形成することを特徴とする請求項1ないし請求項4のいずれか1つに記載の絶縁ゲート型バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271373A JP4229033B2 (ja) | 2004-09-17 | 2004-09-17 | 絶縁ゲート型バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271373A JP4229033B2 (ja) | 2004-09-17 | 2004-09-17 | 絶縁ゲート型バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086423A JP2006086423A (ja) | 2006-03-30 |
JP4229033B2 true JP4229033B2 (ja) | 2009-02-25 |
Family
ID=36164659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004271373A Expired - Fee Related JP4229033B2 (ja) | 2004-09-17 | 2004-09-17 | 絶縁ゲート型バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4229033B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2527225B (en) * | 2013-03-28 | 2017-03-01 | Abb Technology Ag | Method for manufacturing an insulated gate bipolar transistor |
CN109429531A (zh) * | 2017-07-05 | 2019-03-05 | 力特有限公司 | 具有改进的反向阻断能力的igbt |
WO2019049251A1 (ja) * | 2017-09-07 | 2019-03-14 | 三菱電機株式会社 | 半導体装置 |
-
2004
- 2004-09-17 JP JP2004271373A patent/JP4229033B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006086423A (ja) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
KR100449182B1 (ko) | 전력용 반도체장치 | |
JP4880199B2 (ja) | トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力mosfet | |
TWI478241B (zh) | 金氧半場效應電晶體作用區與邊界終止區的電荷平衡 | |
JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
JP2001189456A (ja) | 縦形mosトランジスタ及びその製造方法 | |
US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
TWI690081B (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
US7339236B2 (en) | Semiconductor device, driver circuit and manufacturing method of semiconductor device | |
JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
JP2016063072A (ja) | 半導体装置の製造方法 | |
JP2000188391A (ja) | 半導体集積回路装置の製造方法 | |
US20070063269A1 (en) | Trench IGBT with increased short circuit capability | |
JP2008171891A (ja) | 半導体装置とその製造方法 | |
JPH0661497A (ja) | 半導体装置およびその製造方法 | |
US9117872B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
TWI673798B (zh) | 引入外延層場闌區的半導體元件 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
WO2011155105A1 (ja) | 半導体装置及びその製造方法 | |
JP2020004876A (ja) | 炭化珪素半導体装置 | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JP4229033B2 (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP3893734B2 (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |