JP4880199B2 - トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ - Google Patents

トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ Download PDF

Info

Publication number
JP4880199B2
JP4880199B2 JP2003558903A JP2003558903A JP4880199B2 JP 4880199 B2 JP4880199 B2 JP 4880199B2 JP 2003558903 A JP2003558903 A JP 2003558903A JP 2003558903 A JP2003558903 A JP 2003558903A JP 4880199 B2 JP4880199 B2 JP 4880199B2
Authority
JP
Japan
Prior art keywords
layer
region
trench
dopant
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003558903A
Other languages
English (en)
Other versions
JP2005514787A (ja
Inventor
ブランチャード、リチャード・エー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Publication of JP2005514787A publication Critical patent/JP2005514787A/ja
Application granted granted Critical
Publication of JP4880199B2 publication Critical patent/JP4880199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Description

関連出願
本願は、２００１年１０月４日に米国特許庁に出願された「フローティングアイランド電圧維持層を有する電力半導体装置の製造方法（Method for Fabricating a Power Semiconductor Device Having a Floating Island Voltage Sustaining Layer）」なる名称の同時継続米国特許出願第０９／９７０，９７２号に関する。
本願は、２００１年１２月３１日に米国特許庁に出願された「急速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ＭＯＳＦＥＴの製造方法（Method for Fabricating A High Voltage Power MOSFET Having A Voltage Sustaining Region That Includes Doped Columns Formed by Rapid Diffusion）」なる名称の同時継続米国特許出願第１０／０３９，０６８号に関する。
本願は、２００１年１２月３１日に米国特許庁に出願された「トレンチエッチングおよびイオン注入によって形成されるドープカラムを含む電圧維持領域を有する高電圧ＭＯＳＦＥＴ（High Voltage MOSFET Having A Voltage Sustaining Region That Includes Doped Columns Formed By Trench Etching And Ion Implantation）」なる名称の同時係属米国特許出願第１０／０３８，８４５号に関する。
本願は、２００１年１２月３１日に米国特許庁に出願された「トレンチエッチングおよび向かい合ったドープポリシリコン領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧ＭＯＳＦＥＴ（High Voltage MOSFET Having A Voltage Sustaining Region That Includes Doped Columns Formed By Trench Etching And Diffusion From Regions of Oppositely Doped Polysilicon）」なる名称の同時係属米国特許出願第１０／０３９，２４１号に関する。
本発明は一般的に半導体装置に関し、特に、電力ＭOＳＦＥＴ装置に関する。
電力ＭＯＳＦＥＴ装置は、自動車の電気システム、電源、および、電力管理適用のような用途に用いられる。このような装置は、オフ状態では高電圧を維持し、オン状態では低電圧降下および高電流を有するべきである。
図１は、Ｎ−チャネル電力ＭＯＳＦＥＴの典型的な構造を例示する。Ｎ＋シリコン基板２上に形成されるＮ−エピタキシャルシリコン層１は、デバイスの２つのＭＯＳＦＥＴセルに対してｐ−ボディ領域５ａおよび６ａ、ならびに、Ｎ＋ソース領域７および８を含む。ｐ−ボディ領域５および６は、深いｐ−ボディ領域５ｂおよび６ｂを含んでもよい。ソース−ボディ電極１２は、エピタキシャル層１のある表面部分上に延在し、ソースとボディ領域に接触する。両方のセルに対するＮ型ドレインが、図１の上部半導体表面にまで延在するＮ−エピタキシャル層１の部分によって形成される。ドレイン電極がＮ＋基板２の底部に設けられる。典型的にはポリシリコンよりなる絶縁ゲート電極１８は、ボディ、および、デバイスのドレインの一部分上に主に配置され、多くの場合二酸化珪素である誘電体の薄層によってボディおよびドレインから分離されている。ソースおよびボディ電極に対してゲートに適当な正の電圧が印加されると、ボディ領域の表面においてソースとドレインとの間にチャネルが形成される。
図１に示す従来のＭＯＳＦＥＴのオン抵抗は、エピタキシャル層１におけるドリフト域抵抗によって主に決定される。ドリフト域抵抗は、反対に、エピタキシャル層１のドーピングおよび層の厚さによって決定される。しかしながら、デバイスのブレークダウン電圧を増大させるためには、エピタキシャル層１のドーピング濃度が減少され、層の厚さが増加されなくてはならない。図２に示す曲線２０は、従来のＭＯＳＦＥＴにおけるブレークダウン電圧の関数として単位面積当たりのオン抵抗を示す。残念ながら、曲線２０が示すように、ブレークダウン電圧が上昇するとデバイスのオン抵抗は急速に増加する。この抵抗の急速な増加は、ＭＯＳＦＥＴがより高電圧、特に、数百ボルト以上の電圧で動作されるときに問題を生ずる。
図３は、オン抵抗が減少された、高電圧で動作されるよう設計されたＭＯＳＦＥＴを示す図である。このＭＯＳＦＥＴは、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＤＥＭ，１９９８，ｐ．６８３の文書Ｎｏ．２６．２に記載されている。同ＭＯＳＦＥＴは、ボディ領域５および６の下からデバイスのドリフト領域まで延在するｐ−型ドープ領域４０および４２を含む以外では図１に示す従来のＭＯＳＦＥＴと同様である。ｐ−型ドープ領域４０および４２は、ｐ−ドープ領域４０および４２に隣接するエピタキシャル層１の部分によって画定されるｎ−型ドープカラムによって分離されるカラムをドリフト領域中に画定する。反対ドーピング型の交互のカラムにより、従来のＭＯＳＦＥＴのように垂直方向だけでなく水平方向にも逆電圧が生ずる。その結果、同デバイスは、エピタキシャル層１の層の厚さを減少させ、ドリフト域においてドーピング濃度を増加させて、従来のデバイスと同じ逆電圧を実現することができる。図２の曲線２５は、図３に示すＭＯＳＦＥＴのブレークダウン電圧の関数として単位面積当たりのオン抵抗を示す。より高い動作電圧では、このデバイスのオン抵抗は、図１に示すデバイスに対して実質的に減少され、ブレークダウン電圧と本質的に線形に増加する。
図３に示すデバイスの改善された動作特性は、トランジスタのドリフト領域における電荷補償に基づく。つまり、ドリフト領域におけるドーピングは、例えば、１桁以上実質的に増加され、反対のドーピング型のカラムを追加することによって追加的な電荷が相殺される。それにより、トランジスタのブロッキング電圧は変更されないままとなる。電荷補償用カラムは、デバイスがオンの状態では電流の伝導に寄与しない。トランジスタのこれらの望ましい特性は、反対のドーピング型の隣接するカラム間で実現される電荷補償の度合いに大きく依存する。残念ながら、カラムのドーパント勾配における不均一性は、その製造中の処理パラメータの制御における限界の結果として回避することが困難である。例えば、カラムと基板との間のインターフェース、および、カラムとｐ−ボディ領域との間のインターフェースでの拡散は、これらインターフェースの近傍にあるカラムの部分のドーパント濃度を変化させる。
図３に示す構造は、適当なドーパントの導入によってそれぞれ後続される多数のエピタキシャル堆積工程を含む処理シーケンスで製造される。残念ながら、エピタキシャル堆積工程は、実施するには高価であり、したがって、この構造は製造するには高価である。これらのデバイスを形成する別の技法は同時出願米国特許出願第０９／９７０，９７２号に開示され、同出願ではトレンチは異なる深さに連続的にエッチングされる。各エッチング工程の後、トレンチの底部にドーパント材料が注入され、拡散され、集合的に図３に示すｐ−型ドープ領域４０および４２のように機能する一連のドープ領域（いわゆる「フローティングアイランド」）が形成される。しかしながら、フローティングアイランド技法を用いるデバイスのオン抵抗は、連続的なカラムを用いる同一のデバイスほど低くない。
したがって、より安価に生産されるよう最小限の数のエピタキシャル堆積工程を必要とし、デバイスのドリフト領域において反対のドーピング型の隣接するカラムで高度の電荷補償が実現され得るよう処理パラメータの十分な制御を可能にする、図３に示すＭＯＳＦＥＴ構造を製造する方法を提供することが望ましい。
［発明の概要］
本発明によれば、電力半導体装置を形成する方法が提供される。本方法では、最初に第１または第２の導電型の基板が設けられ、続いて、基板上に電圧維持領域が形成される。電圧維持領域は、基板上に第１の導電型のエピタキシャル層が堆積され、少なくとも１つのトレンチがエピタキシャル層に形成されることで形成される。第２の導電型の第２のドーパントを有するポリシリコンの第１の層がトレンチに堆積される。第２のドーパントが拡散されてトレンチに隣接し、エピタキシャル層においてドープエピタキシャル領域を形成する。第１の導電型の第１のドーパントを有するポリシリコンの第２の層がその後トレンチに堆積される。ポリシリコンの第１および第２の層において電気的補償を実現するようポリシリコンの第２および第１の層にそれぞれ位置する第１および第２のドーパントが相互に拡散される。最後に、間に接合を画定するよう第２の導電型の少なくとも１つの領域が電圧維持領域上に形成される。
本発明による方法で形成される電力半導体装置は、縦型ＤＭＯＳ、Ｖ溝ＤＭＯＳ、および、トレンチＤＭＯＳ ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、および、ダイオードからなる群から選択され得る。
本発明の別の態様によると、電力半導体装置が提供される。このデバイスは、第１の導電型の基板と、基板上に形成される電圧維持領域とを有する。電圧維持領域は、第１の導電型のエピタキシャル層、および、エピタキシャル層に位置する少なくとも１つのトレンチを含む。第２の導電型のドーパントを有する少なくとも１つのドープカラムは、トレンチの側壁に隣接するエピタキシャル層に位置される。ポリシリコンの第１の層はトレンチに位置し、ポリシリコンの第２の層はポリシリコンの第１の層上に位置する。カラムは、ポリシリコンの第１の層からエピタキシャル層に第２のドーパントを拡散することで形成される。接合を間に定めるよう第２の導電型の少なくとも１つの領域が電圧維持領域上に配置される。
本発明によれば、半導体電力装置の電圧維持層にｐ−型カラムを形成する方法は、一般的に次のように説明される。最初に、デバイスの電圧維持領域を形成するｎ−型ドープエピタキシャル層に１つ以上のトレンチがエッチングされる。各トレンチは、ドープカラムが位置すべき場所に調整される。ｐ−型ドープポリシリコンの第１の層がトレンチに堆積される。ポリシリコン中のｐ−型ドーパントは、トレンチを囲うｎ−型ドープエピタキシャル層中に拡散される。次に、ｎ−型ドープポリシリコンの第２の層が堆積されトレンチが充填される。反対のドープポリシリコン層からのドーパントは相互に拡散し、互いに対して電気的補償を与える。しかしながら、ｎ−型ドーパントの拡散速度がエピタキシャル層を形成する単結晶シリコンにおけるよりもポリシリコンにおける方が早いため、エピタキシャル層に形成されるｐ−型ドープ領域は、著しい電荷補償を受けない。結果として得られるポリシリコンのほぼ電気的に中立なカラムは高い抵抗性を示し、どの有効な方法でもデバイスの性能に寄与せず、ｐ−型ドープ単結晶シリコン領域は図３に示すように側面が円滑な連続的なドープカラムを形成する。本発明の幾つかの実施例では、使用されるｐ−型ドーパントはホウ素であり使用されるｎ−型ドーパントはリン、ヒ素、または、それらの組み合わせである。
図３に示されるのと同様な電力半導体装置は、図４（ａ）から図４（ｄ）に示す以下の例示的な工程に従って形成され得る。
最初に、従来のＮ＋ドープシリコン基板５０２上にＮ−型ドープエピタキシャル層５０１が成長される。エピタキシャル層５０１は、５〜４０ｏｈｍ-ｃｍ（Ωｃｍ）の抵抗率を有する４００〜８００Ｖデバイスに対して典型的には１５〜５０ミクロン（μｍ）の厚さを有する。次に、エピタキシャル層５０１の表面が誘電体層で被覆されることで誘電体マスキング層が形成され、続いて、トレンチ５２０の位置を画定するマスク部分を残すように従来通り露光されパターン化される。トレンチ５２０は、例えば、１０〜４５ミクロン（μｍ）の範囲にある最初の深さまで反応性イオンエッチングによってマスク開口部を通じてドライエッチングされる。
各トレンチの側壁は、必要であれば円滑化される。最初に、反応性イオンエッチング処理によって生ずる損傷を排除するようトレンチの側壁から酸化膜（典型的には約５００〜１０００Ａ）の薄層を除去するためにドライ化学エッチングが使用され得る。次に、トレンチ５２０上に犠牲二酸化珪素層が成長される。犠牲層は、バッファ酸化膜エッチングまたはＨＦエッチングのいずれか一方によって除去され、結果として生ずるトレンチの側壁は可能な限り円滑になる。
図４（ｂ）では、ｐ−型ドープポリシリコン層５１０がトレンチ５２０に堆積される。拡散工程が実施され、ｐ−型ドーパントがトレンチ５２０から周囲のエピタキシャル層５０１に拡散され、単結晶シリコンのｐ−型ドープカラム５１２が形成される。一般的に、トレンチの深さ、ドーパント量、および、拡散処理の大きさおよび持続時間は、所望の程度の電荷補償を実現するよう選択されるべきである。
図４（ｃ）を参照すると、ｎ−型ドープポリシリコンの層５１６が堆積されトレンチが充填される。ポリシリコン層５１６中のｎ―型ドーパントをポリシリコン層５１０中のｐ−型ドーパントと相互に拡散させるよう拡散工程が実施される。相互拡散処理は、ｐ−およびｎ−型ドーパントが互いに対して電気的に補償し合い、ポリシリコン層５１０および５１６が電気的に中立になるまで行われる。電荷補償は、参照により全体としてここに組み込まれるＳｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．２７，Ｎｏ．１１，ｐｐ．９９５−１００１，１９８４におけるＭ．Ｋ．Ｌｅｅ，Ｃ．Ｙ．Ｌｕ，Ｋ．Ｚ．ＣｈａｎｇおよびＣ．Ｓｈｉｈによる「半絶縁多結晶シリコンレジスタについて（On the Semi-Insulating Polycrystalline Silicon Resistor）」に記載されるように、ｎ−型およびｐ−型ドーパントの量が正しく選択された場合に実現される。
トレンチ５２０に位置するポリシリコン層に対して電気的補償を与えることにより、トレンチ５２０の中心内に高抵抗性領域が形成される。完成されたデバイスに対して逆電圧が印加されると、高抵抗性のポリシリコン領域における全ての過剰電荷がエピタキシャルシリコンのドープカラム５１２と同じ導電型であると仮定して、この抵抗性により少量の漏れ電流がデバイスの２つの高電圧端子間を流れる。しかしながら、高抵抗性のポリシリコン領域がドープカラム５１２と反対の導電型である場合、臨界電界を超えない限り高抵抗性のポリシリコン領域はドープカラム５１２において「電気的に」フロートとなる。
最後に、図４（ｄ）に示すように、ポリシリコンを表面から除去することで構造の表面が平坦化される。
図４（ｄ）に示す構造を結果として生ずる処理工程の前述のシーケンスにより、任意の数の異なる電力半導体装置が製造され得るｐ−型ドープカラムを有する電圧維持層を提供される。前述した通り、このような電力半導体装置は、縦型ＤＭＯＳ、Ｖ溝ＤＭＯＳ、および、トレンチＤＭＯＳ ＭＯＳＦＥＴ、ＩＧＢＴ、および他のＭＯＳゲート装置を含む。例えば、図３は、本発明で使用されるのと同様なドープカラムを含む電圧維持層を有するＭＯＳＦＥＴの例を示すが、本発明では、ドープカラムは垂直な側壁を有する。図４はドープカラムを形成するために使用される単一のトレンチを示すが、本発明は任意の数のドープカラムを形成するための単一のまたは多数のトレンチを有する電圧維持領域を含むことに注意を要する。例えば、ドープカラムまたは複数のカラムは、ゲートの中心の下、または、デバイスのオン抵抗を減少させるに適当な他の位置に位置され得る。
一旦電圧維持領域およびドープカラムまたは複数のカラムが図４に示すように形成されると、図３に示したものと同様なＭＯＳＦＥＴが次のように完成され得る。ゲート酸化膜は、活性領域マスクが形成された後に成長される。次に、多結晶シリコンの層が堆積され、ドープされ、酸化される。ポリシリコン層は、マスキングされ、ゲート領域が形成される。ｐ＋ドープの深いボディ領域５ｂおよび６ｂは、従来のマスキング、注入、および、拡散工程を経て形成される。例えば、ｐ＋ドープの深いボディ領域は、約１×１０１４〜５×１０１５／ｃｍ２の量で２０〜２００ＫｅＶでボロン注入される。浅いボディ領域５ａおよび６ａも同様に形成される。この領域に対する注入量は、２０〜１００ＫｅＶのエネルギーで１×１０１３〜５×１０１４／ｃｍ２である。
次に、ソース領域７および８を画定するパターン化されたマスキング層を形成するためにフォトレジストマスキング処理が使用される。続いて、ソース領域７および８が注入および拡散処理によって形成される。例えば、ソース領域には、典型的には２×１０１５〜１．２×１０１６／ｃｍ２の範囲の濃度まで２０〜１００ＫｅＶでヒ素が注入され、その後表面に酸化物層が形成される。注入後、ヒ素は約０．５〜２．０ミクロンの深さまで拡散される。ボディ領域の深さは、典型的には約１〜３ミクロンの範囲にあり、ｐ＋ドープの深いボディ領域（存在した場合）はそれよりも若干深い。ＤＭＯＳトランジスタは、酸化物層をエッチングして表面上に接触開口部を形成することで従来のように完成される。ソース−ボディ電極およびゲート電極を画定するために金属化層も堆積され、マスキングされる。更に、パッド接触部を画定するためにパッドマスクが使用される。最後に、ドレイン接触層が基板の底表面に形成される。
電力ＭＯＳＦＥＴを形成する特定の処理シーケンスを記載したが、本発明の範囲内で他の処理シーケンスも使用し得ることに注意を要する。例えば、深いｐ＋ドープボディ領域は、ゲート領域が画定される前に形成されてもよい。更に、トレンチが形成される前に深いｐ＋ドープボディ領域が形成されることも可能である。幾つかのＤＭＯＳ構造では、ｐ＋ドープの深いボディ領域は、ｐ−ドープボディ領域より浅くてもよく、または、幾つかの場合では、ｐ＋ドープボディ領域がなくてもよい。
本発明の幾つかの実施例では、ポリシリコンのドープ層を堆積する必要はない。ドーパントは、気相ドーピングを用いて第１のポリシリコン層５１０に添加されてもよい。あるいは、エッチング工程で除去される前にソリッドソースとして使用される、二酸化珪素のドープ層がポリシリコンに堆積されてもよい。同様に、ドーパントは気相または二酸化珪素のドープ堆積された層から第２のポリシリコン層５１６に添加されてもよく、このとき第２の層はトレンチを充填しない。気相ドーピングが使用される場合、誘電体層または非ドープのポリシリコンの層が堆積または成長され、平坦化される前にトレンチが充填される。反対に、ドープポリシリコンがドーパント源として使用される場合、ドープポリシリコンはトレンチを充填するために使用され得る。更に、一層のドープポリシリコン（例えば、層５１０）だけを堆積し、気相ドーピングを用いるか、上述したようにソリッドドーパントソースからドーパントを導入することによってドープポリシリコンを電気的に補償するドーパントを導入することも可能である。上述した通り、トレンチはその後、誘電体またはノンドープのポリシリコンで充填される。
前述の説明は、層５１０中のｎ−型ドーパントがｐ−型ドープカラム５１２中に拡散しないことを示している。しかしながら、ドープカラム５１２中の幾らかのｐ−型ドーパントを補償するために層５１６中のｎ−型ドーパントを使用することは可能であり、したがって、最大（または最適）のブレークダウン電圧を得るためにドープカラム５１２中の電荷を調節する技法が提供される。更に、ノンドープのポリシリコンで最初にトレンチを充填させ、第１のドーパントをポリシリコンおよび（ドープカラム５１２を形成するために）エピタキシャル層５０１の周囲部分に拡散させ、第１のドーパントを補償するよう第２のドーパントをポリシリコンに拡散させることも可能である。このアプローチ法により、ウェハの表面からトレンチの底部を超える位置まで延在するドーパント濃度勾配を有するドープ領域が形成され、この勾配はトレンチの大きさ、ポリシリコンの粒径、トレンチの深さ、導入されたドーパントの量、および、他の変数の関数である。
本願では様々な実施例が特定的に例示され説明されているが、本発明の変更例および変形例も上述の教授に包含され、本発明の精神および意図する範囲から逸脱することなく添付の特許請求の範囲の範囲内にあることを理解するであろう。例えば、様々な半導体領域の導電性が本願記載の半導体領域の導電性と反対にされる、本発明による電力半導体装置が提供されてもよい。更に、本発明によるデバイスを形成するために要求される典型的な工程を例示するために縦型ＤＭＯＳトランジスタが用いられているが、他のＤＭＯＳ ＦＥＴおよびダイオード、バイポーラトランジスタ、電力ＪＧＥＴ、ＩＧＢＴ、ＭＣＴ、および、他のＭＯＳゲート電力装置のような他の電力半導体装置が上述の教示に従って製造されてもよい。
従来の電力ＭＯＳＦＥＴ構造を示す断面図である。 従来の電力ＭＯＳＦＥＴに対するブレークダウン電圧の関数として単位面積当たりのオン抵抗を示す図である。 図１に示す構造と比べて同じ電圧でより低い単位面積当たりのオン抵抗で動作されるよう設計された、ｐ−型ドーパントのカラムがボディ領域の下に位置する電圧維持領域を有するＭＯＳＦＥＴ構造を示す図である。 本発明により構成される電圧維持領域を形成するために使用される典型的な処理工程のシーケンスを示す図である。 本発明により構成される電圧維持領域を形成するために使用される典型的な処理工程のシーケンスを示す図である。 本発明により構成される電圧維持領域を形成するために使用される典型的な処理工程のシーケンスを示す図である。 本発明により構成される電圧維持領域を形成するために使用される典型的な処理工程のシーケンスを示す図である。
符号の説明
５０１…Ｎ−型ドープエピタキシャル層、５０２…Ｎ＋ドープシリコン基板、５１０…ｐ−型ドープシリコン層、５１２…ｐ−型ドープカラム、５１６…ｎ−型ドープポリシリコンの層、５２０…トレンチ、５ｂ、６ｂ…ｐ＋ドープの深いボディ領域、５ａ、５ｂ…浅いボディ領域、７、８…ソース領域

Claims (46)

  1. 電力半導体装置を形成する方法であって、
    Ａ．第１又は第２の導電型の基板を用意する工程と；
    Ｂ．
    １．前記基板上に前記第１の導電型を有するエピタキシャル層を堆積し、
    ２．前記エピタキシャル層に少なくとも１つのトレンチを形成し、
    ３．前記第２の導電型の第２のドーパントを有する材料の第１の層を前記トレンチに堆積し、
    ４．前記第２のドーパントを拡散して前記トレンチに隣接し、前記エピタキシャル層においてドープエピタキシャル領域を形成し、
    ５．前記第１の導電型の第１のドーパントを有する材料の第２の層を前記トレンチに堆積し、
    ６．前記材料の第２および第１の層にそれぞれ位置する前記第１および第２のドーパントを相互拡散して前記材料の第１および第２の層において前記材料の第１および第２の層において電荷の中立性を実質的に実現するように電気的補償を行う、
    工程によって前記基板上の前記エピタキシャルの一部分内に電圧維持領域を形成する工程と；
    Ｃ．接合を間に画成するよう前記電圧維持領域上に第２の導電型の少なくとも１つの領域を形成する工程と；
    を備える方法。
  2. 前記電気的補償は、前記材料の第１および第２の層において電荷の中立性を実質的に実現するに十分である、請求項１記載の方法。
  3. 前記第２の層は前記トレンチを実質的に充填する、請求項１記載の方法。
  4. 前記工程Ｃは、
    ドリフト領域を間に画成するよう前記エピタキシャル層に、第２の導電型を有する第１および第２のボディ領域を形成する工程と、
    前記第１および第２のボディ領域の上方のゲート誘電体領域の上にゲート電極を形成する工程と、
    前記第１および前記第２のボディ領域それぞれに前記第１の導電型の第１および第２のソース領域を形成する工程とを更に備える請求項１記載の方法。
  5. 前記第２のドーパントはホウ素である、請求項１記載の方法。
  6. 前記第１のドーパントはリンを含む、請求項１記載の方法。
  7. 前記第１のドーパントはヒ素を含む、請求項１記載の方法。
  8. 前記第１のドーパントはリンおよびヒ素を含む、請求項１記載の方法。
  9. 前記ボディ領域は深いボディ領域を含む、請求項４記載の方法。
  10. 前記トレンチは、少なくとも１つのトレンチを画成するマスキング層を設け、前記マスキング層によって画成された前記トレンチをエッチングすることで形成される、請求項１記載の方法。
  11. 前記ボディ領域は前記基板にドーパントを注入し拡散することで形成される、請求項４記載の方法。
  12. 前記電力半導体装置は、縦型ＤＭＯＳ、Ｖ溝ＤＭＯＳおよびトレンチＤＭＯＳ ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード、および、バイポーラトランジスタからなる群から選択される、請求項１記載の方法。
  13. 前記材料の第１および第２の層は、ポリシリコンの層である、請求項１記載の方法。
  14. 前記材料の第１および第２の層は、ポリシリコンの層である、請求項２記載の方法。
  15. 前記材料の第１および第２の層は、ポリシリコンの層である、請求項３記載の方法。
  16. 前記材料の第１のおよび第２の層は、ポリシリコンの層である、請求項４記載の方法。
  17. 前記ドープエピタキシャル領域の電荷を調節するよう前記第１のドーパントの一部分を前記ドープエピタキシャル領域中に拡散する工程を更に備える、請求項１記載の方法。
  18. 請求項１記載の方法により形成される電力半導体装置。
  19. 請求項１６記載の方法により形成される電力半導体装置。
  20. 請求項１２記載の方法により形成される電力半導体装置。
  21. 第１又は第２の導電型の基板と、
    前記基板上に配置される電圧維持領域とを備え、
    前記電圧維持領域は、
    第１の導電型を有するエピタキシャル層と、
    前記エピタキシャル層に位置する少なくとも１つのトレンチと、
    前記トレンチに位置する材料の第１の層と、
    ポリシリコンの前記第１の層の上に位置する材料の第２の層と、
    前記トレンチに隣接し前記エピタキシャル層に位置する少なくとも１つのドープカラムであって、前記少なくとも１つのドープカラムが前記第２の導電型のドーパントを有し、前記少なくとも１つのドープカラムが前記材料の第１の層から前記エピタキシャル層への前記第２の導電型のドーパントの拡散によって形成される、ドープカラムと、
    接合を間に画成するよう前記電圧維持領域上に形成される前記第２の導電型の少なくとも１つの領域をと含み、前記基板上の前記エピタキシャルの一部分内に前記電圧維持領域が形成され、前記材料の第１のおよび第２の層は実質的に電気的に中立であり、前記材料の第１および第２の層において電気的中立性を実現するよう前記第２の層から前記第１の層に拡散される前記第１の導電型のドーパントを更に備える、電力半導体装置。
  22. 前記第１の導電型のドーパントはヒ素を含む、請求項２１記載の装置。
  23. 前記第１の導電型のドーパントはリンを含む、請求項２１記載の装置。
  24. 前記第１の導電型のドーパントはリンおよびヒ素を含む、請求項２１記載の装置。
  25. 前記材料の第１および第２の層は、ポリシリコンの層である、請求項２１記載の装置。
  26. 電力半導体装置を形成する方法であって、
    Ａ．第１又は第２の導電型の基板を用意する工程と；
    Ｂ．
    １．前記基板上に第１の導電型を有するエピタキシャル層を堆積し、
    ２．前記エピタキシャル層に少なくとも１つのトレンチを形成し、
    ３．前記第２の導電型の第２のドーパントを有する材料の第１の層を前記トレンチに形成し、
    ４．前記第２のドーパントを拡散して前記トレンチに隣接し、前記エピタキシャル層中にドープエピタキシャル領域を形成し、
    ５．前記第１の導電型の第１のドーパントを有する材料の第２の層を前記トレンチに形成し、
    ６．前記材料の第１のおよび第２の層において電気的補償を実現するよう前記材料の第２のおよび第１の層にそれぞれ位置する前記第１および第２のドーパントを相互拡散する、
    工程によって前記基板上の前記エピタキシャルの一部分内に電圧維持領域を形成する工程と；
    Ｃ．接合を間に画成するよう前記電圧維持領域上に第２の導電型の少なくとも１つの領域を形成する工程と；
    を備える方法。
  27. 前記電気的補償は、前記材料の第１のおよび第２の層において電荷の中立性を実質的に実現するに十分である、請求項２６記載の方法。
  28. 前記第２の層は前記トレンチを実質的に充填する、請求項２６記載の方法。
  29. 前記工程Ｃは、
    ドリフト領域を間に画成するよう前記エピタキシャル層に第２の導電型を有する第１のおよび第２のボディ領域を形成する工程と、
    前記第１および第２のボディ領域の上方のゲート誘電体領域の上にゲート電極を形成する工程と、
    前記第１および前記第２のボディ領域それぞれに前記第１の導電型の第１および第２のソース領域を形成する工程とを更に含む請求項２６記載の方法。
  30. 前記第２のドーパントはホウ素である、請求項２６記載の方法。
  31. 前記第１のドーパントはリンを含む、請求項２６記載の方法。
  32. 前記第１のドーパントはヒ素を含む、請求項２６記載の方法。
  33. 前記第１のドーパントはリンおよびヒ素を含む、請求項２６記載の方法。
  34. 前記ボディ領域は深いボディ領域を含む、請求項２９記載の方法。
  35. 前記トレンチは、少なくとも１つのトレンチを画成するマスキング層を設け、前記マスキング層によって画成される前記トレンチをエッチングすることで形成される、請求項２６記載の方法。
  36. 前記ボディ領域は前記基板にドーパントを注入し拡散することで形成される、請求項２９記載の方法。
  37. 前記電力半導体装置は、縦型ＤＭＯＳ、Ｖ溝ＤＭＯＳおよびトレンチＤＭＯＳ ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード、および、バイポーラトランジスタからなる群から選択される、請求項２６記載の方法。
  38. 前記材料の第１の層を設ける工程は、材料の第１の層を堆積し、気相ドーピングを用いて前記第２のドーパントで前記材料の第１の層をドーピングする工程を含む、請求項２６記載の方法。
  39. 前記材料の第２の層を設ける工程は、材料の第２の層を堆積し、気相ドーピングを用いて前記第１のドーパントで前記材料の第２の層をドーピングする工程を含む、請求項２６記載の方法。
  40. 前記トレンチを誘電体材料で充填する工程を更に備える、請求項３９記載の方法。
  41. 前記トレンチをノンドープのポリシリコンで充填する工程を更に備える請求項３９記載の方法。
  42. 前記材料の第１および第２の層は、ポリシリコンの層である、請求項３８記載の方法。
  43. 前記材料の第１および第２の層は、ポリシリコンの層である、請求項３９記載の方法。
  44. 前記材料の第１および第２の層は、ポリシリコンの層である、請求項４０記載の方法。
  45. 前記ドープエピタキシャル領域の電荷を調節するよう前記第１のドーパントの一部分を前記ドープエピタキシャル領域に拡散する工程を更に備える請求項２６記載の方法。
  46. 電力半導体装置を形成する方法であって、
    Ａ．第１又は第２の導電型の基板を用意する工程と；
    Ｂ．
    １．前記基板上に第１の導電型を有するエピタキシャル層を堆積し、
    ２．前記エピタキシャル層に少なくとも１つのトレンチを形成し、
    ３．前記第２の導電型の第２のドーパントを有する材料の第１の層を前記トレンチに
    設け、
    ４．前記第２のドーパントを拡散して前記トレンチに隣接し、前記エピタキシャル層中にドープエピタキシャル領域を形成し、
    ５．前記材料の第１の層に前記第１の導電型の第１のドーパントを拡散して、前記材料の第１の層において電荷の中立性を実質的に実現するように電気的補償を行う、
    工程によって前記基板上に電圧維持領域を形成する工程と；
    Ｃ．前記電圧維持領域上に第２の導電型の少なくとも１つの領域を形成して接合を間に画成する工程と；
    を備える方法。
JP2003558903A 2001-12-31 2002-12-30 トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ Expired - Fee Related JP4880199B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/039,241 2001-12-31
US10/039,241 US6576516B1 (en) 2001-12-31 2001-12-31 High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
PCT/US2002/041809 WO2003058684A2 (en) 2001-12-31 2002-12-30 High voltage power mosfet having a voltage sustaining region and diffusion from regions of oppositely doped polysilicon

Publications (2)

Publication Number Publication Date
JP2005514787A JP2005514787A (ja) 2005-05-19
JP4880199B2 true JP4880199B2 (ja) 2012-02-22

Family

ID=21904417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003558903A Expired - Fee Related JP4880199B2 (ja) 2001-12-31 2002-12-30 トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ

Country Status (8)

Country Link
US (3) US6576516B1 (ja)
EP (1) EP1476894B1 (ja)
JP (1) JP4880199B2 (ja)
KR (1) KR100952538B1 (ja)
CN (1) CN100355086C (ja)
AU (1) AU2002359889A1 (ja)
TW (1) TWI270208B (ja)
WO (1) WO2003058684A2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750104B2 (en) * 2001-12-31 2004-06-15 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US6656797B2 (en) * 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
DE10235000B4 (de) * 2002-07-31 2007-01-04 Infineon Technologies Ag Verfahren zur Bildung einer Kanalzone eines Transistors und NMOS-Transistor
US7041572B2 (en) * 2002-10-25 2006-05-09 Vanguard International Semiconductor Corporation Fabrication method for a deep trench isolation structure of a high-voltage device
TW563244B (en) * 2002-10-25 2003-11-21 Vanguard Int Semiconduct Corp Deep trench isolation structure of high voltage device and its manufacturing method
US6887768B1 (en) * 2003-05-15 2005-05-03 Lovoltech, Inc. Method and structure for composite trench fill
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6982193B2 (en) * 2004-05-10 2006-01-03 Semiconductor Components Industries, L.L.C. Method of forming a super-junction semiconductor device
US7482220B2 (en) * 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US7176524B2 (en) * 2005-02-15 2007-02-13 Semiconductor Components Industries, Llc Semiconductor device having deep trench charge compensation regions and method
US7285823B2 (en) * 2005-02-15 2007-10-23 Semiconductor Components Industries, L.L.C. Superjunction semiconductor device structure
US7355223B2 (en) * 2005-03-04 2008-04-08 Cree, Inc. Vertical junction field effect transistor having an epitaxial gate
US7279368B2 (en) * 2005-03-04 2007-10-09 Cree, Inc. Method of manufacturing a vertical junction field effect transistor having an epitaxial gate
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US7955969B2 (en) * 2005-09-08 2011-06-07 International Rectifier Corporation Ultra thin FET
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7411266B2 (en) * 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
US7799640B2 (en) * 2006-09-28 2010-09-21 Semiconductor Components Industries, Llc Method of forming a semiconductor device having trench charge compensation regions
KR101279574B1 (ko) 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
ITMI20072340A1 (it) * 2007-12-14 2009-06-15 St Microelectronics Srl Regioni di guardia profonde migliorate per ridurre il latch-up in dispositivi elettronici
ITMI20072341A1 (it) * 2007-12-14 2009-06-15 St Microelectronics Srl Contatti profondi di dispositivi elettronici integrati basati su regioni inpiantate attraverso solchi
ES2374774B1 (es) * 2008-03-18 2013-01-30 Consejo Superior De Investigaciones Científicas (Csic) Método de fabricación de dispositivos rb-igbt.
US9000550B2 (en) * 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
US7902075B2 (en) * 2008-09-08 2011-03-08 Semiconductor Components Industries, L.L.C. Semiconductor trench structure having a sealing plug and method
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
CN102208436B (zh) * 2010-03-31 2013-10-02 比亚迪股份有限公司 功率半导体器件的终端结构及功率半导体器件
JP5621441B2 (ja) * 2010-09-14 2014-11-12 株式会社デンソー 半導体装置の製造方法
TWI414069B (zh) * 2011-01-05 2013-11-01 Anpec Electronics Corp Power transistor with low interface of low Miller capacitor and its making method
TW201243958A (en) * 2011-04-21 2012-11-01 Anpec Electronics Corp Method for fabricating a semiconductor power device
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
TWI446459B (zh) * 2012-02-14 2014-07-21 Anpec Electronics Corp 具有超級介面之功率電晶體元件之製作方法
US9306010B2 (en) * 2012-03-14 2016-04-05 Infineon Technologies Ag Semiconductor arrangement
US8823084B2 (en) * 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US9024383B2 (en) 2013-05-01 2015-05-05 Infineon Technologies Austria Ag Semiconductor device with a super junction structure with one, two or more pairs of compensation layers
US9117694B2 (en) 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US9029250B2 (en) * 2013-09-24 2015-05-12 Infineon Technologies Austria Ag Method for producing semiconductor regions including impurities
US9401410B2 (en) * 2014-11-26 2016-07-26 Texas Instruments Incorporated Poly sandwich for deep trench fill
US20170373142A1 (en) * 2016-06-23 2017-12-28 Littelfuse, Inc. Semiconductor device having side-diffused trench plug
JP6857351B2 (ja) * 2017-02-28 2021-04-14 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10453754B1 (en) 2018-06-28 2019-10-22 Globalfoundries Inc. Diffused contact extension dopants in a transistor device
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
US11569345B2 (en) * 2020-11-23 2023-01-31 Alpha And Omega Semiconductor (Cayman) Ltd. Gas dopant doped deep trench super junction high voltage MOSFET
CN113161230B (zh) * 2020-12-14 2022-05-17 安徽安芯电子科技股份有限公司 磷硼同步一次扩散缓变结芯片的扩散工艺
CN112614860A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 垂直栅半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077513A (ja) * 1998-07-17 2000-03-14 Siemens Ag 半導体層と該半導体層の製造方法
WO2001095385A1 (en) * 2000-06-02 2001-12-13 General Semiconductor, Inc. Method of making a power mosfet
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38845A (en) * 1863-06-09 Improvement in portable shields for infantry or artillery
US26977A (en) * 1860-01-31 Machine foe
US39284A (en) * 1863-07-21 Improvement in hollow augers
US39068A (en) * 1863-06-30 Improvement in power-windlass
US53568A (en) * 1866-04-03 Improvement in carriages
US36704A (en) * 1862-10-21 Improved composition for treating vegetable paper
US970758A (en) * 1909-09-03 1910-09-20 Seidel Machine Company Bottle-washing machine.
US4140558A (en) 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4419150A (en) 1980-12-29 1983-12-06 Rockwell International Corporation Method of forming lateral bipolar transistors
US4569701A (en) 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
US4711017A (en) 1986-03-03 1987-12-08 Trw Inc. Formation of buried diffusion devices
US4795716A (en) * 1987-06-19 1989-01-03 General Electric Company Method of making a power IC structure with enhancement and/or CMOS logic
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
JP2733271B2 (ja) 1988-12-23 1998-03-30 シャープ株式会社 半導体装置の製造方法
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
EP0631306B1 (de) * 1993-06-23 2000-04-26 Siemens Aktiengesellschaft Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
DE4332057A1 (de) * 1993-09-21 1995-03-30 Siemens Ag Integrierte mikromechanische Sensorvorrichtung und Verfahren zu deren Herstellung
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
JPH08195433A (ja) * 1995-01-19 1996-07-30 Toshiba Corp 半導体装置及びその製造方法
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5759921A (en) * 1995-09-21 1998-06-02 Lsi Logic Corporation Integrated circuit device fabrication by plasma etching
JP4047384B2 (ja) * 1996-02-05 2008-02-13 シーメンス アクチエンゲゼルシヤフト 電界効果により制御可能の半導体デバイス
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
KR100304717B1 (ko) * 1998-08-18 2001-11-15 김덕중 트렌치형게이트를갖는반도체장치및그제조방법
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
DE19843959B4 (de) 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
US6452230B1 (en) * 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
US6246090B1 (en) * 2000-03-14 2001-06-12 Intersil Corporation Power trench transistor device source region formation using silicon spacer
JP3949869B2 (ja) * 2000-03-22 2007-07-25 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
GB0010041D0 (en) 2000-04-26 2000-06-14 Koninkl Philips Electronics Nv Trench semiconductor device manufacture
US6472678B1 (en) * 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
US6472708B1 (en) * 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6459628B1 (en) 2001-04-02 2002-10-01 Advanced Micro Devices, Inc. System and method to facilitate stabilization of reference voltage signals in memory devices
US6649477B2 (en) * 2001-10-04 2003-11-18 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6465304B1 (en) * 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
US6656797B2 (en) 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
US6566201B1 (en) 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US6750104B2 (en) 2001-12-31 2004-06-15 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077513A (ja) * 1998-07-17 2000-03-14 Siemens Ag 半導体層と該半導体層の製造方法
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
WO2001095385A1 (en) * 2000-06-02 2001-12-13 General Semiconductor, Inc. Method of making a power mosfet
JP2003536261A (ja) * 2000-06-02 2003-12-02 ゼネラル セミコンダクター，インク． パワー金属酸化膜半導体電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
EP1476894A2 (en) 2004-11-17
KR20040069213A (ko) 2004-08-04
CN1610974A (zh) 2005-04-27
WO2003058684A3 (en) 2003-10-02
WO2003058684A2 (en) 2003-07-17
US20050042830A1 (en) 2005-02-24
CN100355086C (zh) 2007-12-12
KR100952538B1 (ko) 2010-04-12
US6794251B2 (en) 2004-09-21
EP1476894A4 (en) 2009-02-18
US20030203552A1 (en) 2003-10-30
AU2002359889A1 (en) 2003-07-24
TW200302575A (en) 2003-08-01
TWI270208B (en) 2007-01-01
JP2005514787A (ja) 2005-05-19
US6576516B1 (en) 2003-06-10
US7224027B2 (en) 2007-05-29
EP1476894B1 (en) 2016-06-22
AU2002359889A8 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
JP4880199B2 (ja) トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ
JP4833517B2 (ja) 迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔを製造する方法
JP4741187B2 (ja) ドープカラムを含む高電圧電力ｍｏｓｆｅｔ
US6686244B2 (en) Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US6593619B1 (en) High voltage power MOSFET having low on-resistance
US6750104B2 (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110705

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees