CN112614860A - 垂直栅半导体器件的制备方法 - Google Patents
垂直栅半导体器件的制备方法 Download PDFInfo
- Publication number
- CN112614860A CN112614860A CN202011486084.6A CN202011486084A CN112614860A CN 112614860 A CN112614860 A CN 112614860A CN 202011486084 A CN202011486084 A CN 202011486084A CN 112614860 A CN112614860 A CN 112614860A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- ion implantation
- trench
- implantation process
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 124
- 229920005591 polysilicon Polymers 0.000 claims abstract description 102
- 238000005468 ion implantation Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
本发明提供了一种垂直栅半导体器件的制备方法，包括：提供衬底；在所述衬底中形成沟槽，所述沟槽限定出光电二极管区和浮动扩散区；在所述沟槽中形成第一多晶硅层，所述第一多晶硅层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面；对所述第一多晶硅层进行第一离子注入工艺；在所述沟槽中形成第二多晶硅层，所述第二多晶硅层填充所述沟槽并覆盖所述第一多晶硅层；对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺。本发明以改善图像传感器电学性能不均的现象。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种垂直栅半导体器件的制备方法。
背景技术
传统的图像传感器由光电二极管和晶体管构成，在图像传感器工作过程中光电二极管需要将光电子转移到浮动扩散区，再将电荷转换为电压进行放大输出。对于2D平面栅结构，在转移晶体管的传输栅打开时，光电二极管区的光电子经过平面栅的表面沟道传输至浮动扩散区，进而被读取，这种传输方式通路较小，不利于快速读取，也会导致图像传感器的效率低。
而3D垂直栅结构解决了光电子转移较慢和效率低的问题，3D垂直栅结构有利于光电子的快速转移，提升光电子的利用率。在现有技术中，垂直栅结构通过一次生长多晶硅层，再进行一次离子注入，然而这种方式，会因为垂直栅结构的沟槽深度较深，而导致一次离子注入难以有效的掺杂到深处的多晶硅层中，而出现多晶硅层掺杂不均匀，使得多晶硅层的电阻不均匀，多晶硅层的耗尽效应改善不均，这样会使图像传感器的电学性能不均匀。
发明内容
本发明的目的在于提供一种垂直栅半导体器件的制备方法，以改善图像传感器电学性能不均的现象。
为了达到上述目的，本发明提供了一种垂直栅半导体器件的制备方法，包括：
提供衬底，在所述衬底中形成沟槽，所述沟槽限定出光电二极管区和浮动扩散区；
在所述沟槽中形成第一多晶硅层，所述第一多晶硅层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面；
对所述第一多晶硅层进行第一离子注入工艺；
在所述沟槽中形成第二多晶硅层，所述第二多晶硅层填充所述沟槽并覆盖所述第一多晶硅层；
对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺。
可选的，所述第一多晶硅层的厚度为
。
可选的，所述第二多晶硅层的厚度为
。
可选的，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型相同。
可选的，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型均为N型或P型。
可选的，所述第一离子注入工艺和所述第二离子注入工艺的离子注入浓度均为2×1015atoms/cm3～4×1015atoms/cm3。
可选的，所述第一离子注入工艺的离子注入能量为1500eV～3000eV，所述第二离子注入工艺的离子注入能量为6000eV～9000eV。
可选的，所述沟槽的深度为
。
可选的，在所述沟槽中形成第一多晶硅层之前，还在所述沟槽中形成氧化层，所述氧化层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面。
可选的，在对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺后，还对所述第一多晶硅层和所述第二多晶硅层进行退火，所述退火的温度为700℃～1000℃。
在本发明提供的一种垂直栅半导体器件的制备方法中，提供衬底，在衬底中形成沟槽，沟槽限定出光电二极管区和浮动扩散区；通过在沟槽中形成第一多晶硅层，第一多晶硅层覆盖沟槽的内壁并延伸覆盖衬底的表面，再对第一多晶硅层进行第一离子注入工艺，第一离子注入工艺能够将沟槽深处的第一多晶硅层进行离子掺杂，避免由于沟槽的深度太深导致掺杂的离子难以掺杂到沟槽的深处；通过在沟槽中形成第二多晶硅层，第二多晶硅层填充沟槽并覆盖第一多晶硅层；再对第二多晶硅层和第一多晶硅层进行第二离子注入工艺，第二离子注入工艺能够将沟槽中的第一多晶硅层及第二多晶硅层进行离子掺杂；本发明分两次对第一多晶硅层及第二多晶硅层进行掺杂，能够使沟槽深处的第一多晶硅层被掺杂，以改善沟槽中第一多晶硅层及第二多晶硅层的掺杂均匀性，最终改善图像传感器的电学均匀性。
附图说明
图1为本发明一实施例提供的垂直栅半导体器件的制备方法的流程图；
图2A～2D为本发明一实施例提供的垂直栅半导体器件的制备方法的结构示意图；
其中，附图标记为：
101-衬底；102-光电二极管区；103-浮动扩散区；104-沟槽；105-氧化层；106-第一多晶硅层；107-第二多晶硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的垂直栅半导体器件的制备方法的流程图，图2A～2D为本实施例提供的垂直栅半导体器件的制备方法的结构示意图。本实施例提供了一种垂直栅半导体器件的制备方法，用于改善图像传感器电学性能不均的现象，请参考图1，包括：
步骤S1：提供衬底，在衬底中形成沟槽，沟槽限定出光电二极管区和浮动扩散区；
步骤S2：在沟槽中形成第一多晶硅层，第一多晶硅层覆盖沟槽的内壁并延伸覆盖衬底的表面；
步骤S3：对第一多晶硅层进行第一离子注入工艺；
步骤S4：在沟槽中形成第二多晶硅层，第二多晶硅层填充沟槽并覆盖第一多晶硅层；
步骤S5：对第二多晶硅层和第一多晶硅层进行第二离子注入工艺。
下面结合附图对本发明提供的垂直栅半导体器件的制备方法进行更加详细的描述，其中图示了本发明的优选实施例。
请参考图2A，执行步骤S1：提供衬底101，在衬底101中形成沟槽104，沟槽104限定出光电二极管区102和浮动扩散区103。
具体的，提供衬底101，衬底101的材质包括硅、锗、镓、氮或碳中的一种或多种。在衬底101中形成沟槽104，沟槽用于限定出光电二极管区102和浮动扩散区103，光电二极管区102和浮动扩散区103位于沟槽104的两侧。光电二极管区102的形成是对衬底101进行离子注入以形成N型半导体区域且对衬底101进行离子注入以形成P型半导体区域，N型半导体区域与P型半导体区域之间形成PN结，P型半导体区域位于N型半导体区域的表面上方或N型半导体区域位于P型半导体区域的表面上方以形成光电二极管区102。浮动扩散区103的形成是对衬底101进行离子注入，离子注入类型可为N型或P型，视实际情况而定。在光电二极管区102与浮动扩散区103之间形成沟槽104，沟槽104的深度延伸至光电二极管区102所在的深度，具有一定深度的沟槽104有利于光电二极管区102中的光电子转移到浮动扩散区103。在本实施例中，沟槽104的深度为
，其中
为厚度单位埃，但不限于此深度范围，也可为其它合理的深度。
请参考图2B及图2C，执行步骤S2：在沟槽104中形成第一多晶硅层106，第一多晶硅层106覆盖沟槽104的内壁并延伸覆盖衬底101的表面。
具体的，在沟槽104中形成第一多晶硅层106，第一多晶硅层106覆盖沟槽104的内壁并延伸覆盖衬底101的表面。在本实施例中，采用炉管生长方式形成第一多晶硅层106，优选的生长温度为580℃～630℃，第一多晶硅层106的厚度为
，但不作此限制。
进一步地，在沟槽101中形成第一多晶硅层106之前，在沟槽101中形成氧化层105，氧化层105覆盖沟槽104的内壁并延伸覆盖衬底101的表面，第一多晶硅层106覆盖衬底101上的氧化层105及沟槽内壁的氧化层105。在本实施例中，氧化层105的优选生长温度为750℃～850℃，氧化层105的厚度为
但不作此限制。
请参考图2C，执行步骤S3：对第一多晶硅层106进行第一离子注入工艺。
具体的，对第一多晶硅层106进行第一离子注入工艺，在图2C中，箭头所指的方向即为离子注入方向，由于第一多晶硅层106覆盖沟槽104的内壁包括沟槽104的底部，通过对第一多晶硅层106进行离子注入，能够将离子掺杂到沟槽104的深处。在本实施例中，第一离子注入工艺注入的离子类型为N型或P型，其中N型离子注入的离子包括磷、锑或砷，P型离子注入的离子包括硼或嫁。第一次离子注入工艺的离子注入的能量为1500eV～3000eV，离子注入的浓度为2×1015atoms/cm3～4×1015atoms/cm3，atoms/cm3为每立方厘米中所含原子的数量，但不限于此离子注入能量和离子注入浓度，具体参数示实际而定。
请参考图2D，执行步骤S4：在沟槽中形成第二多晶硅层107，第二多晶硅层107填充沟槽并覆盖第一多晶硅层106。
具体的，在第一多晶硅层106上形成第二多晶硅层107，第二多晶硅层107覆盖第一多晶硅层106且填充沟槽。在本实施例中，采用炉管生长方式形成第二多晶硅层107，优选的生长温度为580℃～630℃，第二多晶硅层107的厚度为
但不作此限制。
请参考图2D，执行步骤S5：对第二多晶硅层107和第一多晶硅层106进行第二离子注入工艺。
具体的，对第二多晶硅层107和第一多晶硅层106进行第二离子注入工艺，在图2D中，箭头所指的方向为离子注入方向，第二离子注入工艺和第一离子注入工艺注入的离子类型相同，第二离子注入工艺注入的离子类型为N型或P型，其中N型离子注入的离子包括磷、锑或砷，P型离子注入的离子包括硼或嫁。第二离子注入工艺的离子注入的能量为6000eV～9000eV，离子注入的浓度为2×1015atoms/cm3～4×1015atoms/cm3，atoms/cm3为每立方厘米中所含原子的数量，但不作此限制。在本实施例中，为了保证第一多晶硅层106和第二多晶硅层107掺杂较均匀，进一步要求第二离子注入工艺的离子注入浓度与第一离子注入工艺的离子注入浓度相同或离子注入浓度相近，以使整个沟槽中的多晶硅层掺杂更均匀，更好的改善图像传感器的电学均匀性。
在第一多晶硅层106和第二多晶硅层107中掺杂离子是为了降低第一多晶硅层106和第二多晶硅层107的电阻，改善多晶硅层的耗尽效应，而多晶硅层的掺杂离子的均匀性会影响多晶硅层的电阻均匀性，所以分批次形成第一多晶硅层106和第二多晶硅层107，再分批次的进行离子注入工艺以使沟槽深处的第一多晶硅层106能够被掺杂，从而使第一多晶硅层106和第二多晶硅层107中掺杂的离子较均匀，第一多晶硅层106和第二多晶硅层107的电阻相对也较均匀，对于第一多晶硅层106和第二多晶硅层107的耗尽效应改善均匀，最终使得图像传感器的电学性能均匀。在图2D中，虚线箭头所示的路径为光电二极管区102中的光电子通过沟槽向浮动扩散区103转移的路径，光电二极管区102中的光电子通过较深的沟槽能够快速的转移到浮动扩散区103中，提高图像传感器的转移效率。
进一步地，在对第二多晶硅层107和第一多晶硅层106进行第二离子注入工艺后，对第一多晶硅层106和第二多晶硅层107进行退火，退火用于激活所注入的离子，恢复其电性能，才能使其正常工作。在本实施例中，优选的退火温度为700℃～1000℃，但不限于此，也可为其他合适的退火温度。
综上，在本发明提供的一种垂直栅半导体器件的制备方法中，提供衬底，在衬底中形成沟槽，沟槽限定出光电二极管区和浮动扩散区；通过在沟槽中形成第一多晶硅层，第一多晶硅层覆盖沟槽的内壁并延伸覆盖衬底的表面，再对第一多晶硅层进行第一离子注入工艺，第一离子注入工艺能够将沟槽深处的第一多晶硅层进行离子掺杂，避免由于沟槽的深度太深导致掺杂的离子难以掺杂到沟槽的深处；通过在沟槽中形成第二多晶硅层，第二多晶硅层填充沟槽并覆盖第一多晶硅层；再对第二多晶硅层和第一多晶硅层进行第二离子注入工艺，第二离子注入工艺能够将沟槽中的第一多晶硅层及第二多晶硅层进行离子掺杂；本发明分两次对第一多晶硅层及第二多晶硅层进行掺杂，能够使沟槽深处的第一多晶硅层被掺杂，以改善沟槽中第一多晶硅层及第二多晶硅层的掺杂均匀性，最终改善图像传感器的电学均匀性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种垂直栅半导体器件的制备方法，其特征在于，包括：
提供衬底，在所述衬底中形成沟槽，所述沟槽限定出光电二极管区和浮动扩散区；
在所述沟槽中形成第一多晶硅层，所述第一多晶硅层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面；
对所述第一多晶硅层进行第一离子注入工艺；
在所述沟槽中形成第二多晶硅层，所述第二多晶硅层填充所述沟槽并覆盖所述第一多晶硅层；
对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺。
2.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述第一多晶硅层的厚度为
3.如权利要求1或2所述的垂直栅半导体器件的制备方法，其特征在于，所述第二多晶硅层的厚度为
4.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型相同。
5.如权利要求4所述的垂直栅半导体器件的制备方法，其特征在于，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型均为N型或P型。
6.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述第一离子注入工艺和所述第二离子注入工艺的离子注入浓度均为2×1015atoms/cm3～4×1015atoms/cm3。
7.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述第一离子注入工艺的离子注入能量为1500eV～3000eV，所述第二离子注入工艺的离子注入能量为6000eV～9000eV。
8.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述沟槽的深度为
9.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，在所述沟槽中形成第一多晶硅层之前，还在所述沟槽中形成氧化层，所述氧化层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面。
10.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，在对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺后，还对所述第一多晶硅层和所述第二多晶硅层进行退火，所述退火的温度为700℃～1000℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011486084.6A CN112614860A (zh) | 2020-12-16 | 2020-12-16 | 垂直栅半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011486084.6A CN112614860A (zh) | 2020-12-16 | 2020-12-16 | 垂直栅半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112614860A true CN112614860A (zh) | 2021-04-06 |
Family
ID=75239536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011486084.6A Pending CN112614860A (zh) | 2020-12-16 | 2020-12-16 | 垂直栅半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614860A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594031A (zh) * | 2021-07-29 | 2021-11-02 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN113611717A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN113611718A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
| CN113611716A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010032979A1 (en) * | 1999-02-01 | 2001-10-25 | Rhodes Howard E. | Trench photosensor for a CMOS imager |
| CN1610974A (zh) * | 2001-12-31 | 2005-04-27 | 通用半导体公司 | 具有电压维持区域并从相反掺杂的多晶硅区域扩散的高电压功率mosfet |
| US20150108555A1 (en) * | 2013-10-23 | 2015-04-23 | Samsung Electronics Co., Ltd. | Method of manufacturing image sensors |
| CN111584532A (zh) * | 2020-06-29 | 2020-08-25 | 上海华力微电子有限公司 | 转移管的垂直栅及cmos传感器的形成方法 |
-
2020
- 2020-12-16 CN CN202011486084.6A patent/CN112614860A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010032979A1 (en) * | 1999-02-01 | 2001-10-25 | Rhodes Howard E. | Trench photosensor for a CMOS imager |
| CN1610974A (zh) * | 2001-12-31 | 2005-04-27 | 通用半导体公司 | 具有电压维持区域并从相反掺杂的多晶硅区域扩散的高电压功率mosfet |
| US20150108555A1 (en) * | 2013-10-23 | 2015-04-23 | Samsung Electronics Co., Ltd. | Method of manufacturing image sensors |
| CN111584532A (zh) * | 2020-06-29 | 2020-08-25 | 上海华力微电子有限公司 | 转移管的垂直栅及cmos传感器的形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594031A (zh) * | 2021-07-29 | 2021-11-02 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN113611717A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN113611718A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
| CN113611716A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112614860A (zh) | 垂直栅半导体器件的制备方法 | |
| JP5350815B2 (ja) | 半導体装置 | |
| JP4992011B2 (ja) | 半導体素子のトランジスタの製造方法 | |
| KR100654354B1 (ko) | 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법 | |
| US20080017931A1 (en) | Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof | |
| US7071046B2 (en) | Method of manufacturing a MOS transistor | |
| CN101593701B (zh) | 应变nmos器件以及应变cmos器件的制造方法 | |
| EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| EP3190606A1 (en) | Pmos transistor and fabrication method thereof | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN114784110A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| US20150162444A1 (en) | Transistor device and fabrication method | |
| CN102194748B (zh) | 半导体器件及其制造方法 | |
| JP4298959B2 (ja) | 半導体素子の製造方法 | |
| KR20100080159A (ko) | 반도체 소자 및 그 제조방법 | |
| CN113611716A (zh) | 一种垂直栅半导体器件的制备方法 | |
| CN110364436B (zh) | 半导体器件及其形成方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| CN113611718A (zh) | 一种垂直栅半导体器件的制备方法 | |
| CN111834228B (zh) | Ldmos器件的制备方法 | |
| CN117153866B (zh) | 一种半导体器件及其制作方法 | |
| CN102054698B (zh) | 提高半导体器件阈值电压的方法 | |
| JP2012182212A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20050037588A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| JP2000208642A (ja) | デュアルゲ―トｍｏｓトランジスタの製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210406 |