CN110364436B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110364436B
CN110364436B CN201810250479.2A CN201810250479A CN110364436B CN 110364436 B CN110364436 B CN 110364436B CN 201810250479 A CN201810250479 A CN 201810250479A CN 110364436 B CN110364436 B CN 110364436B
Authority
CN
China
Prior art keywords
ion
doped region
implanted
range
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810250479.2A
Other languages
English (en)
Other versions
CN110364436A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810250479.2A priority Critical patent/CN110364436B/zh
Publication of CN110364436A publication Critical patent/CN110364436A/zh
Application granted granted Critical
Publication of CN110364436B publication Critical patent/CN110364436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上形成有鳍部，鳍部上方形成有栅极结构；对栅极结构两侧的鳍部进行第一离子注入，以形成浅掺杂区；形成覆盖浅掺杂区的介质层；和对介质层和鳍部进行第一退火处理。形成覆盖浅掺杂区的介质层，并经过退火处理，减缓了浅掺杂区内部离子的浓度梯度，减小沟道电阻。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件及其形成方法。
背景技术
随着半导体器件尺寸的减小，原有的半导体器件内部的结构被Finfet代替。对Finfet鳍部进行离子注入以形成浅掺杂区，进而后续形成源/漏区。现有技术在形成浅掺杂区后，进行一次退火处理，这样的半导体器件在使用过程中，沟道电阻较大，在相同的电压下，沟道电流较小，导致器件性能降低。
因此，亟须一种能够降低沟道电阻，增大沟道电流的半导体器件的形成方法。
发明内容
本发明实施例公开了一种半导体器件的形成方法，在浅掺杂区表面形成介质层，然后进行退火处理，保证了形成的P-N结内部离子浓度梯度较缓，减小沟道电阻。
本发明公开了一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上形成有鳍部，鳍部上方形成有栅极结构；对栅极结构两侧的鳍部进行第一离子注入，以形成浅掺杂区；形成覆盖浅掺杂区的介质层；和对介质层和鳍部进行第一退火处理。
根据本发明的一个方面，形成介质层的材料包括：Si3N4和/或SiON。
根据本发明的一个方面，形成介质层的工艺包括化学气相沉积工艺。
根据本发明的一个方面，化学气相沉积工艺的工艺条件包括：硅气源包括SiCl2H2、SiH4、SiCl3H中的一种或多种混合，硅气源的流量范围为10sccm～300sccm，NH3的流量范围为30sccm～250sccm，反应温度范围为540℃～620℃，反应时间范围为120s～820s。
根据本发明的一个方面，若浅掺杂区为PMOS区，则第一离子注入的离子种类包括B和/或In；若浅掺杂区为NMOS区，则第一离子注入的离子种类包括P和/或As。
根据本发明的一个方面，第一离子注入的注入方向与鳍部顶部表面的夹角为θ，45°≤θ≤90°。
根据本发明的一个方面，第一退火处理的工艺条件包括：第一退火的温度范围为650℃～820℃，第一退火的时间范围为20s～120s。
根据本发明的一个方面，对介质层和鳍部进行第一退火处理后，还包括：去除介质层；和对浅掺杂区进行第二离子注入。
根据本发明的一个方面，第二离子注入的注入方向与鳍部顶部表面的夹角为α，80°≤α≤90°。
根据本发明的一个方面，第二离子注入的离子类型包括：反型离子和修复离子。
根据本发明的一个方面，反型离子的类型与反型离子被注入的浅掺杂区中离子的类型相反，若浅掺杂区为PMOS区，则注入的反型离子为N型离子；若浅掺杂区为NMOS区，则注入的反型离子为P型离子。
根据本发明的一个方面，注入反型离子的工艺条件包括：若注入N型离子，则注入N型离子的能量范围为10Kev～25Kev，离子剂量溶度范围为1×1012/cm2～1×1013/cm2；若注入P型离子，则注入P型离子的能量范围为4Kev～9Kev，离子剂量溶度范围为2×1014/cm2～4×1014/cm2。
根据本发明的一个方面，修复离子的种类包括：C和/或F。
根据本发明的一个方面，注入修复离子的工艺条件包括：若修复离子为C，则注入的能量范围为5Kev～15Kev，离子剂量溶度范围为5×1013/cm2～1×1015/cm2；若修复离子为F，则注入的能量范围为10Kev～25Kev，离子剂量溶度范围为5×1013/cm2～1×1015/cm2。
根据本发明的一个方面，进行第二离子注入后，还包括：对鳍部进行第二退火处理。
根据本发明的一个方面，第二退火处理的工艺条件包括：第二退火的温度范围为800℃～1000℃，第二退火的时间范围为10s～50s。
相应的，本发明还提供一种半导体器件，包括：半导体衬底，半导体衬底上形成有鳍部；栅极结构，栅极结构设置于鳍部的上方；和介质层，介质层覆盖栅极结构两侧的鳍部的顶部。
根据本发明的一个方面，介质层还覆盖栅极结构的顶部与侧壁表面。
根据本发明的一个方面，还包括：位于栅极两侧鳍部顶部的浅掺杂区，浅掺杂区被介质层覆盖。
根据本发明的一个方面，浅掺杂区的深度尺寸范围为40nm～80nm。
与现有技术相比，本发明实施例的技术方案具备以下优点：
本发明实施例形成有覆盖浅掺杂区的介质层。介质层中的H+能够吸收一部分杂质离子，优化浅掺杂区内部离子的分布。同时，对介质层和鳍部进行第一退火处理。第一退火处理工艺能够激活浅掺杂区的内部离子，并且促进离子扩散，使得浅掺杂区内部离子的浓度梯度减缓。
进一步的，本发明实施例还包括去除介质层；和对浅掺杂区进行第二离子注入。第二离子注入能够调节浅掺杂区内的离子浓度，并且修复因第一退火处理导致断裂的化学键。
进一步的，第二离子注入所注入修复离子的种类包括：C和/或F。C和F均属于小尺寸原子，小尺寸原子能够进入大原子之间的空隙内，形成氢键，增强原子之间的结合力。
相应的，本发明实施例还提供了一种半导体器件，介质层覆盖栅极结构两侧鳍部的顶部。形成介质层能够保证在后续进行第一退火处理时，调节浅掺杂区内部的离子浓度，减缓浅掺杂区内部离子的浓度梯度。
附图说明
图1-图3是根据本发明一个实施例的半导体器件形成的结构示意图。
具体实施方式
如前所述，现有的技术中存在沟道电阻较大，沟道电流较小等问题。
经研究发现，造成上述问题的原因为：形成的P-N结内部离子浓度分布梯度较陡峭，离子分布的不均匀性导致最终形成的沟道电阻较大。
为了解决该问题，本发明提供了一种半导体器件的形成方法，形成覆盖浅掺杂区的介质层，并经过退火处理，减缓浅掺杂区内部离子的浓度梯度，使得浅掺杂区内的离子分布相对均匀，后续能够减小沟道电阻。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
请参考图1，在半导体衬底100上形成鳍部110，鳍部110上形成栅极结构120，并对栅极结构120两侧的鳍部110进行第一离子注入。
半导体衬底100作为形成半导体器件的工艺基础。半导体衬底100的材料为多晶硅。
鳍部110用于后续形成源/漏区和沟道。鳍部110形成于半导体衬底100上。在本发明实施例中，鳍部110的材料包括SiO2。
栅极结构120用于控制半导体器件中电路的导通与停止导通。栅极结构120形成于鳍部110的上方。
本发明的实施例还包括：对栅极结构120两侧的鳍部110进行第一离子注入。
第一离子注入是为了在栅极结构120两侧的鳍部110中形成浅掺杂区130，从而在鳍部110中形成P-N结。浅掺杂区130包括PMOS区或者NMOS区。在本发明的实施例中，若浅掺杂区130为PMOS区，则第一离子注入所注入的离子种类包括B和/或In；若浅掺杂区130为NMOS区，则第一离子注入所注入的离子种类包括P和/或As。优选的，在本发明实施例中，通过第一离子注入注入B离子，形成PMOS区；通过第一离子注入注入P离子，形成NMOS区。
在本发明的实施例中，第一离子注入的注入方向与鳍部110顶部表面的夹角为θ，45°≤θ≤90°。具体的，在本发明实施例中，θ＝45°。
经过第一离子注入后，浅掺杂区130中被注入的离子主要集中分布在浅掺杂区130的顶部，离子浓度从浅掺杂区130的顶部向底部逐渐降低，且离子浓度分布比较陡峭。在这里，需要说明的是，浅掺杂区130的顶部是指浅掺杂区130中靠近鳍部110顶部表面的部分，而浅掺杂区130的底部是浅掺杂区130接近鳍部110底部的部分。
形成的浅掺杂区130的深度l1的尺寸范围为40nm～80nm。具体的，在本发明实施例中，l1＝70nm。
请参考图2，形成介质层140。
形成介质层140的目的在于后续调节浅掺杂区130内部的离子浓度以及离子的浓度梯度。因此，介质层140需覆盖浅掺杂区130的表面。具体的，在本发明实施例中，介质层140还覆盖在栅极结构120的顶部和侧壁。
形成介质层140的材料包括：Si3N4和/或SiON。选择Si3N4和/或SiON作为介质层140的材料，是因为形成的Si3N4和/或SiON中含有部分H+，H+能够吸收浅掺杂区130中部分杂质离子，有助于调节浅掺杂区130中的离子浓度和离子分布。具体的，在本发明实施例中，介质层140的材料为Si3N4。
具体的，在本发明实施例中，形成介质层140的工艺包括化学气相沉积工艺。化学气相沉积工艺的工艺条件包括：硅气源包括SiCl2H2、SiH4、SiCl3H中的一种或多种混合，硅气源的流量范围为10sccm～300sccm，NH3的流量范围为30sccm～250sccm，反应温度范围为540℃～620℃，反应时间范围为120s～820s。优选的，在本发明实施例中，硅气源为SiH4，SiH4的流量为150sccm，NH3的流量为80sccm，反应温度为600℃，反应时间为400s。
在本发明的实施例中，形成介质层140后，还包括：对介质层140和鳍部110进行第一退火处理。
由于浅掺杂区130形成于鳍部110中，所以第一退火工艺也对浅掺杂区130进行处理。第一退火处理的目的在于激活浅掺杂区130内部经第一离子注入所注入的离子，并且有助于浅掺杂区130内部离子的扩散，使得浅掺杂区130内部离子的浓度梯度减缓，减小后续P-N结之间的沟道电阻，增大沟道电流，提升半导体器件的性能。
第一退火处理的工艺条件包括：第一退火的温度范围为650℃～820℃，第一退火的时间范围为20s～120s。优选的，在本发明实施例中，第一退火的温度为650℃，第一退火的时间为120s。
请参考图3，对浅掺杂区130进行第二离子注入。
在本发明实施例中，进行第一退火处理后，还包括：去除介质层140，并对浅掺杂区130进行第二离子注入。
进行第二离子注入是为了对P-N结进行修复与进一步调整。具体的，在本发明实施例中，第二离子注入的离子类型包括：反型离子和/或修复离子。
在这里，反型离子是指第二离子注入的离子类型与该离子被注入浅掺杂区130内的离子类型相反，即若浅掺杂区130为PMOS区，则注入的反型离子为N型离子，N型离子包括P和/或As；若浅掺杂区130为NMOS区，则注入的反型离子为P型离子，P型离子包括N和/或In。注入反型离子是为了调节P-N结中的离子浓度，进一步减缓浅掺杂区130中离子的溶度梯度。
注入反型离子的工艺条件包括：若注入N型离子，则注入N型离子的能量范围为10Kev～25Kev，离子剂量溶度范围为1×1012/cm2～1×1013/cm2；若注入P型离子，则注入P型离子的能量范围为4Kev～9Kev，离子剂量溶度范围为2×1014/cm2～4×1014/cm2。优选的，在本发明实施例中，第二离子注入向PMOS区注入的N型离子为P，注入P的能量为10Kev，注入P的剂量溶度为1×1012/cm2。第二离子注入向NMOS区注入的P型离子为B，注入B的能量为5Kev，注入P的剂量溶度为2×1014/cm2。
相对于第一离子注入所注入的离子浓度，第二离子注入所注入的反型离子的浓度相对较低，这样的浓度选择能够很好的调控P-N结中离子的浓度梯度。
需要说明的是，在本发明实施例中，经过第一退火处理，浅掺杂区130内原子之间的部分化学键会被破坏，尤其是P-N结与沟道接触的部位，化学键更容易断裂，因此，需要注入修复离子。修复离子的种类包括：C和/或F。
注入修复离子的工艺条件包括：若修复离子为C，则注入的能量范围为5Kev～15Kev，离子剂量溶度范围为5×1013/cm2～1×1015/cm2；若修复离子为F，则注入的能量范围为10Kev～25Kev，离子剂量溶度范围为5×1013/cm2～1×1015/cm2。优选的，在本发明实施例中，修复离子为F。注入F离子的工艺条件为：注入的能量为10Kev，F离子剂量溶度为5×1013/cm2。
明显的，修复离子的原子尺寸均比较小，小尺寸原子容易扩散进入大原子之间空隙，且容易形成氢键，增加原子之间的结合力。因此，需要说明的是，修复离子还可以是其他离子，只要能够满足修复原子之间的化学键的条件即可。
第二离子注入注入反型离子和修复离子的顺序不作具体限制。可以同时注入反型离子和修复离子，也可以先注入反型离子，再注入修复离子。具体的，在本发明实施例中，反型离子和修复离子同时被注入浅掺杂区130中。
第二离子注入的注入方向要根据具体的工艺进行选择。本发明的实施例中，第二离子注入的注入方向可以只与鳍部110顶部表面呈一定的夹角，也可以将反型离子和/或修复离子从鳍部110的侧壁注入，也可以同时从鳍部110的顶部与侧壁同时注入，在这里并不做具体限制。优选的，在本发明实施例中，第二离子注入的注入方向只与鳍部110顶部表面呈一定的夹角，第二离子注入的注入方向与鳍部110顶部表面的夹角为α，80°≤α≤90°。在本发明的一个实施例中，α＝90°。
而在本发明的另一个实施例中，鳍部110的顶部与侧壁同时被第二离子注入注入反型离子和修复离子，注入方向与鳍部110的表面垂直。
需要说明的是，在本发明实施例中，进行第二离子注入后，还包括：对鳍部110进行第二退火处理。
进行第二退火处理是为了激活反型离子和修复离子，同时促进反型离子和修复离子的扩散。
第二退火处理的工艺条件包括：第二退火的温度范围为800℃～1000℃，第二退火的时间范围为10s～50s。优选的，在本发明实施例中，第二退火的温度为850℃，第二退火的时间为50s。
综上所述，本发明实施例公开了一种半导体器件的形成方法，形成浅掺杂区后，形成覆盖浅掺杂区的介质层，然后再进行退火。从而控制了浅掺杂区内的离子浓度，以及减缓了浅掺杂区内离子的浓度梯度，使得后续形成P-N结之间的沟道电阻降低，增大沟道电流，提高了半导体器件的性能。
相应的，请继续参考图2，本发明实施例还提供了一种半导体器件，包括：半导体衬底100，鳍部110、栅极结构120和介质层140。
半导体衬底100为半导体器件形成的工艺基础。半导体衬底100的材料为多晶硅。
鳍部110用于后续形成源/漏区和沟道。鳍部110形成于半导体衬底100上。在本发明实施例中，鳍部110的材料包括SiO2。
栅极结构120用于控制半导体器件中电路的导通与停止导通。栅极结构120形成于鳍部110的上方。
介质层140用于后续调节浅掺杂区130内部的离子浓度以及离子的浓度梯度。因此，本发明的实施例要保证介质层140覆盖浅掺杂区130的表面。具体的，在本发明实施例中，介质层140还覆盖在栅极结构120的顶部和侧壁。
需要说明的是，在本发明实施例中，在栅极结构120两侧的鳍部110的顶部位置还形成有浅掺杂区130。
浅掺杂区130内包含有特定的离子，用于后续形成P-N结，为形成源/漏区奠定基础。
综上所述，本发明实施例提供的半导体器件，在浅掺杂区上形成有介质层，在经过退火后，介质层能够吸收部分浅掺杂区内的杂质，且能够减缓浅掺杂区中离子的浓度梯度，减小后续的沟道电阻，增大沟道电流。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有鳍部，所述鳍部上方形成有栅极结构；
对所述栅极结构两侧的所述鳍部进行第一离子注入，以形成浅掺杂区；
形成覆盖所述浅掺杂区的介质层；
对所述介质层和所述鳍部进行第一退火处理，所述第一退火处理的工艺条件包括：所述第一退火的温度范围为650℃～820℃，所述第一退火的时间范围为20s～120s；
去除所述介质层；和
对所述浅掺杂区进行第二离子注入，所述第二离子注入的离子类型包括：反型离子和修复离子，并且相对于所述第一离子注入所注入的离子浓度，所述第二离子注入所注入的反型离子的浓度相对较低。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述介质层的材料包括：Si3N4和/或SiON。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述介质层的工艺包括化学气相沉积工艺。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述化学气相沉积工艺的工艺条件包括：硅气源包括SiCl2H2、SiH4、SiCl3H中的一种或多种混合，所述硅气源的流量范围为10sccm～300sccm，NH3的流量范围为30sccm～250sccm，反应温度范围为540℃～620℃，反应时间范围为120s～820s。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，若所述浅掺杂区为PMOS区，则所述第一离子注入的离子种类包括B和/或In；若所述浅掺杂区为NMOS区，则所述第一离子注入的离子种类包括P和/或As。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一离子注入的注入方向与所述鳍部顶部表面的夹角为θ，45°≤θ≤90°。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二离子注入的注入方向与所述鳍部顶部表面的夹角为α，80°≤α≤90°。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述反型离子的类型与所述反型离子被注入的所述浅掺杂区中离子的类型相反，若所述浅掺杂区为PMOS区，则注入的所述反型离子为N型离子；若所述浅掺杂区为NMOS区，则注入的所述反型离子为P型离子。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，注入所述反型离子的工艺条件包括：若注入所述N型离子，则注入所述N型离子的能量范围为10Kev～25Kev，离子剂量溶度范围为1×1012/cm2～1×1013/cm2；若注入所述P型离子，则注入所述P型离子的能量范围为4Kev～9Kev，离子剂量溶度范围为2×1014/cm2～4×1014/cm2。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述修复离子的种类包括：C和/或F。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，注入所述修复离子的工艺条件包括：若所述修复离子为所述C，则注入的能量范围为5Kev～15Kev，离子剂量溶度范围为5×1013/cm2～1×1015/cm2；若所述修复离子为所述F，则注入的能量范围为10Kev～25Kev，离子剂量溶度范围为5×1013/cm2～1×1015/cm2。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行所述第二离子注入后，还包括：对所述鳍部进行第二退火处理。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，所述第二退火处理的工艺条件包括：所述第二退火的温度范围为800℃～1000℃，所述第二退火的时间范围为10s～50s。
CN201810250479.2A 2018-03-26 2018-03-26 半导体器件及其形成方法 Active CN110364436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810250479.2A CN110364436B (zh) 2018-03-26 2018-03-26 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810250479.2A CN110364436B (zh) 2018-03-26 2018-03-26 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN110364436A CN110364436A (zh) 2019-10-22
CN110364436B true CN110364436B (zh) 2023-10-20

Family

ID=68211856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810250479.2A Active CN110364436B (zh) 2018-03-26 2018-03-26 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN110364436B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476330B2 (en) * 2020-10-22 2022-10-18 Applied Materials, Inc. System and technique for creating implanted regions using multiple tilt angles

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095765A1 (en) * 2003-10-31 2005-05-05 Fujitsu Limited Semiconductor device and method of fabricating the same
CN101577222A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 掺杂方法及ldd掺杂区的形成方法
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095765A1 (en) * 2003-10-31 2005-05-05 Fujitsu Limited Semiconductor device and method of fabricating the same
CN101577222A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 掺杂方法及ldd掺杂区的形成方法
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法

Also Published As

Publication number Publication date
CN110364436A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
TWI247384B (en) Method for forming transistor of semiconductor device
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
US7816237B2 (en) Ultra shallow junction formation by epitaxial interface limited diffusion
JP2907128B2 (ja) 電界効果型トランジスタ及びその製造方法
US20070298557A1 (en) Junction leakage reduction in SiGe process by tilt implantation
TW517312B (en) Method for forming semiconductor device having epitaxial channel layer using laser treatment
JP2006019727A (ja) 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔの構造及びこれを製造する方法
JP2008085253A (ja) 半導体装置の製造方法
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
WO2008016851A1 (en) Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions
US20080017931A1 (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof
JP2004158487A (ja) 半導体装置の製造方法
JP4992710B2 (ja) Ｍｏｓトランジスタ及びその製造方法
JP2008283182A (ja) Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法
CN103094207A (zh) 采用应力记忆技术制造半导体器件的方法
US8790972B2 (en) Methods of forming CMOS transistors using tensile stress layers and hydrogen plasma treatment
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
CN103811313A (zh) 降低外延中的图案负载效应
US8361868B2 (en) Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
CN110364436B (zh) 半导体器件及其形成方法
US9059201B2 (en) Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US20060014350A1 (en) Method for fabricating a semiconductor transistor device having ultra-shallow source/drain extensions
US20100015788A1 (en) Method for manufacturing semiconductor device
JP2010161223A (ja) 半導体装置及びその製造方法
US20050136607A1 (en) Methods of fabricating semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant