CN113611716A - 一种垂直栅半导体器件的制备方法 - Google Patents
一种垂直栅半导体器件的制备方法 Download PDFInfo
- Publication number
- CN113611716A CN113611716A CN202110863725.3A CN202110863725A CN113611716A CN 113611716 A CN113611716 A CN 113611716A CN 202110863725 A CN202110863725 A CN 202110863725A CN 113611716 A CN113611716 A CN 113611716A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- silicon layer
- semiconductor device
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 238000011065 in-situ storage Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 23
- 230000007547 defect Effects 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000003213 activating effect Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Abstract
本发明提供一种垂直半导体器件的制备方法，包括：提供衬底，所述衬底内形成有沟槽以及分别位于所述沟槽两侧的光电二极管区和浮动扩散区；在所述衬底上形成无定型硅层，所述无定型硅层填充所述沟槽，形成所述无定型硅层的同时通入掺杂气体进行原位掺杂；所述无定型硅层进行热退火处理，激活掺杂离子，以使所述无定型硅层转换为多晶硅层。本发明使多晶硅中掺杂离子分布更均匀，减少多晶硅中的杂质和晶格缺陷，进而改善图像传感器中漏电流及白色像素点的现象。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种垂直栅半导体器件的制备方法。
背景技术
为了增加图像传感器单位面积的像素数，图像传感器的像素尺寸不断缩小，随之带来的问题是，有效像素区面积大幅度缩小，光电二极管的电子数明显减少，导致光敏性下降，应对光敏性下降的首要办法是提高光电二极管区域的离子注入深度和浓度。对于2D平面栅结构，在传输栅打开时，光电二极管区域产生的电子经过表面沟道传输至浮动扩散区，进而被读取，这种电子传输方式通路较小，电子抽取效率低，不利于快速读取。
3D垂直栅结构有效解决了上述电子转移速度慢效率低的问题。对于3D垂直栅结构，通过刻蚀在衬底内部形成沟槽结构，沟槽延伸到光电二极管所在深度，非常容易产生薄弱区域，进而产生暗电流和白色像素。现有技术对于3D垂直栅仍然使用2D平面栅先生长多晶硅，再离子注入的工艺，这使掺杂离子不能有效扩散到垂直栅孔深处的多晶硅中，垂直栅孔侧壁多晶硅以及多晶硅内部离子掺杂浓度不均匀，多晶硅层中存在杂质和晶格缺陷，在光电子转移时很容易形成漏电流，从而导致图像传感器在工作时产生较多白色像素点。
发明内容
本发明的目的在于提供一种垂直栅半导体器件的制备方法，以改善垂直栅中多晶硅层内部出现的杂质和缺陷，进而改善图像传感器中白色像素点过多的现象。
为了达到上述目的，本发明提供了一种垂直栅半导体器件的制备方法，包括：
提供衬底，所述衬底内形成有沟槽以及分别位于所述沟槽两侧的光电二极管区和浮动扩散区；
在所述衬底上形成无定型硅层，所述无定型硅层填充所述沟槽，形成所述无定型硅层的同时通入掺杂气体进行原位掺杂；
对所述无定型硅层进行热退火处理，以使所述无定型硅层转换为多晶硅层。
可选的，所述沟槽的深度为
可选的，所述无定型硅的生长温度为400℃～600℃，和/或，所述无定型硅的厚度
可选的，所述掺杂气体包括含碳气体和含磷气体。
可选的，所述含碳气体的流量为20sccm～300sccm，和/或，所述含磷气体的浓度为1E20atom/cm～9E20atom/cm。
可选的，所述热退火处理的温度为600℃～1100℃。
可选的，在所述衬底上形成所述无定型硅层前，还包括：
在所述沟槽中形成第一氧化层，所述第一氧化层覆盖所述沟槽内壁并延伸覆盖所述衬底表面。
可选的，所述第一氧化层的生长温度为600℃～1000℃，和/或，所述第一氧化层的厚度为
可选的，在对所述无定型硅层进行热退火前，还包括：
在所述无定型硅层上形成第二氧化层，所述第二氧化层覆盖所述无定型硅层。
可选的，所述第二氧化层的厚度为
本发明提供的垂直栅半导体器件的制备方法中，包括，在衬底内形成有沟槽以及分别位于所述沟槽两侧的光电二极管区和浮动扩散区；在所述衬底上形成无定型硅层，所述无定型硅层填充所述沟槽，形成所述无定型硅层的同时通入掺杂气体进行原位掺杂，使所述无定型硅层中的掺杂离子分布均匀；对所述无定型硅层进行热退火处理，激活掺杂离子，以使所述无定型硅层转换为多晶硅层，同时热退火过程中促进了掺杂离子的吸杂效应，减少多晶硅层的杂质和缺陷，进而减少图像传感器中出现的白色像素点数量。
此外，在所述沟槽中生长无定型硅前，在所述沟槽中形成第一氧化层，所述第一氧化层覆盖所述沟槽内壁并延伸覆盖所述衬底表面，避免热退火时无定型硅中离子向外扩散，污染衬底；在对所述无定型硅层进行热退火前，在无定型硅层上形成第二氧化层，所述第二氧化层覆盖所述无定型硅层，避免在后续工艺中由于无定型硅中掺杂离子扩散导致的工艺机台污染。
附图说明
图1a～1c为一种垂直栅半导体器件的制备方法的相应步骤对应的结构示意图；
图2为本发明实施例提供的一种垂直栅半导体器件的制备方法流程图；
图3a～3f为本发明实施例提供的一种垂直栅半导体器件的制备方法的相应步骤对应的的结构示意图；
其中，附图说明为：
100、200-衬底；101、201-沟槽；102、202-光电二极管区；103、203-浮动扩散区；104、207-多晶硅层；204-第一氧化层；205-无定型硅层；206-第二氧化层；208-硬掩膜层。
具体实施方式
图1a～1c为一种垂直栅半导体器件的制备方法的相对应的结构示意图。如图1a所示，提供衬底100，在所述衬底100内形成有沟槽101以及位于所述沟槽101两侧的光电二极管区102和浮动扩散区103，所述沟槽101的下边缘位于所述光电二极管区102的下边缘与所述浮动扩散区103的下边缘之间；如图1b所示，在所述衬底100上形成多晶硅层104，所述多晶硅层104填充所述沟槽101并延伸覆盖所述衬底100表面；如图1c所示，对所述多晶硅层104进行离子注入。由于3D垂直栅结构中所述沟槽101的深度较深，对所述多晶硅层104进行一次离子注入不能使掺杂离子有效的扩散到所述沟槽101深处的多晶硅中，导致所述多晶硅层104内的掺杂离子分布不均匀，多晶硅中存在杂质和晶格缺陷，使图像传感器中出现较多的白色像素点。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例提供的一种垂直栅半导体器件的制备方法流程图，如图2所示，本实施例提供了一种垂直栅半导体器件的制备方法，包括：
步骤S1：提供衬底，所述衬底内形成有沟槽以及分别位于所述沟槽两侧的光电二极管区和浮动扩散区；
步骤S2：在所述衬底上形成无定型硅层，所述无定型硅层填充所述沟槽，形成所述无定型硅层的同时通入掺杂气体进行原位掺杂；
步骤S3：对所述无定型硅层进行热退火处理，以使所述无定型硅层转换为多晶硅层。
图3a～3f为本实施例提供的一种垂直栅半导体器件的制备方法的相应步骤对应的结构示意图，下面结合附图3a～3f对本实施例提供的一种垂直栅半导体器件的制备方法进行更详细的描述。
如图3a所示，执行步骤S1，提供衬底200，所述衬底200内形成有沟槽201以及分别位于所述沟槽201两侧的光电二极管区202和浮动扩散区203。
具体的，对所述衬底200进行离子注入，分别形成P型半导体区域和N型半导体区域，P型半导体区域位于所述N型半导体区域的表面上方或N型半导体区域位于所述P型半导体区域的表面上方，P型半导体区域与N型半导体区域之间形成PN结进而形成所述光电二极管区202。对所述衬底200进行P型离子或N型离子注入，形成所述浮动扩散区203。
所述沟槽201的下边缘位于所述光电二极管区202的下边缘与所述浮动扩散区203的下边缘之间，具有一定深度的沟槽201有利于光电二极管区202内的光电子转移到浮动扩散区203中。在本实施例中，所述沟槽201的深度为
如图3b所示采用炉管生长工艺在所述衬底200上形成第一氧化层204，其生长温度为600℃～1000℃；所述氧化层204覆盖所述沟槽201内壁并延伸覆盖所述衬底200表面。所述第一氧化层204为二氧化硅、氮化硅或氧化铝中的一种或其组合，优选厚度为
如图3c所示，采用炉管生长工艺在所述第一氧化层204上形成所述无定型硅层205，所述无定型硅层205的生长温度为400℃～600℃，该温度低于常规多晶硅的成核温度，形成无定型硅结构。在本实施例中，所述无定型硅层205填充所述沟槽201并延伸覆盖至所述第一氧化层204的表面，所述无定型硅层的厚度为
作为可选实施例，可以省略所述第一氧化层204的制备，直接在所述衬底200上形成所述无定型硅层205。
进一步的，形成所述无定型硅层205的同时通入掺杂气体进行原位掺杂，图3c中的箭头方向即为掺杂气体注入的方向，所述掺杂气体为含碳气体和含磷气体，所述含碳气体的流量为20sccm～300sccm，所述含磷气体的浓度为1E20atom/cm～9E20atom/cm。在本实施例中，含碳气体为乙烯，含磷气体为磷烷，含碳气体对多晶硅晶粒的生长起到抑制作用，抑制多晶硅晶粒的过分长大，以保证后续多晶硅刻蚀工艺的进行；掺杂含磷气体能减小多晶硅电阻，进而改善多晶硅层耗尽作用。
应当说明的是，在其它可选实施例中，含磷气体可替换为其它含N型元素离子的气体，含碳气体可替换为其它含对多晶硅晶粒生长有抑制作用的离子的气体。
如图3d所示，执行步骤S3，采用化学气相沉积工艺在所述无定型硅层205上形成第二氧化层206，所述第二氧化层206为二氧化硅，其厚度为
所述第二氧化层206覆盖所述无定型硅层205，避免在后续工艺中由于无定型硅中掺杂离子扩散导致的工艺机台污染。
如图3d及图3e所示，对所述无定型硅层205进行热退火处理，以使所述无定型硅层205转换为多晶硅层207。
进一步的，在本实施例中，优选热退火温度为600℃～1100℃。热退火处理使无定型硅成核结晶为多晶硅结构，完成对掺杂离子的激活，同时高温促进掺杂离子的吸杂效应，减少多晶硅层中的杂质和缺陷，进一步改善图像传感器中白色像素点较多的现象。
如图3f所示，在所述第二氧化层206上形成硬掩膜层208，保证后续光刻和刻蚀工艺的进行，所述硬掩膜层208为氮化硅层和氧化硅层的叠层，其中，在本实施例中，氮化硅层的优选厚度为
氧化硅层的优选厚度为
在图3f中，箭头所示的路径为所述光电二极管区202中的电子通过所述沟槽201转移到所述浮动扩散区203中，较深沟槽能使电子更加快速的进行转移，提高垂直栅半导体器件的电子转移效率。
综上，在本发明实施例提供的一种垂直栅半导体器件的制备方法中，包括：在衬底内形成有沟槽及位于所述沟槽两侧的光电二极管区和浮动扩散区，且所述沟槽的下边缘位于所述光电二极管区的下边缘与所述浮动扩散区的下边缘之间，有利于所述光电二极管区的电子快速转移，提高电子的利用率；在所述衬底上形成无定型硅层，所述无定型硅层填充所述沟槽，形成所述无定型硅层的同时通入掺杂气体进行原位掺杂，提高无定型硅层中掺杂离子分布的均匀性；对所述无定型硅层进行热退火处理，激活掺杂离子，以使所述无定型硅层转换为多晶硅层，同时促进掺杂离子的吸杂效应，减少多晶硅层中的杂质和缺陷，进一步改善图像传感器中出现的白色像素点较多的问题。此外，在无定型硅层上形成第二氧化层，所述第二氧化层覆盖所述无定型硅层，避免在后续工艺中由于无定型硅中掺杂离子扩散导致的工艺机台污染。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种垂直栅半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底内形成有沟槽以及分别位于所述沟槽两侧的光电二极管区和浮动扩散区；
在所述衬底上形成无定型硅层，所述无定型硅层填充所述沟槽，形成所述无定型硅层的同时通入掺杂气体进行原位掺杂；
对所述无定型硅层进行热退火处理，以使所述无定型硅层转换为多晶硅层。
2.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述沟槽的深度为
3.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述无定型硅的生长温度为400℃～600℃，和/或，所述无定型硅的厚度
4.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述掺杂气体包括含碳气体和含磷气体。
5.如权利要求4所述的垂直栅半导体器件的制备方法，其特征在于，所述含碳气体的流量为20sccm～300sccm，和/或，所述含磷气体的浓度为1E20atom/cm～9E20atom/cm。
6.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述热退火处理的温度为600℃～1100℃。
7.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，在所述衬底上形成所述无定型硅层前，还包括：
在所述沟槽中形成第一氧化层，所述第一氧化层覆盖所述沟槽内壁并延伸覆盖所述衬底表面。
8.如权利要求7所述的垂直栅半导体器件的制备方法，其特征在于，所述第一氧化层的生长温度为600℃～1000℃，和/或，所述第一氧化层的厚度为
9.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，在对所述无定型硅层进行热退火前，还包括：
在所述无定型硅层上形成第二氧化层，所述第二氧化层覆盖所述无定型硅层。
10.如权利要求9所述的垂直栅半导体器件的制备方法，其特征在于，所述第二氧化层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110863725.3A CN113611716A (zh) | 2021-07-29 | 2021-07-29 | 一种垂直栅半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110863725.3A CN113611716A (zh) | 2021-07-29 | 2021-07-29 | 一种垂直栅半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113611716A true CN113611716A (zh) | 2021-11-05 |
Family
ID=78305975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110863725.3A Pending CN113611716A (zh) | 2021-07-29 | 2021-07-29 | 一种垂直栅半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611716A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335045A (zh) * | 2022-03-10 | 2022-04-12 | 合肥晶合集成电路股份有限公司 | 一种降低cmos图像传感器暗电流的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479831A (en) * | 1980-09-15 | 1984-10-30 | Burroughs Corporation | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment |
| US20080213983A1 (en) * | 2007-03-02 | 2008-09-04 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
| US20140110792A1 (en) * | 2012-10-23 | 2014-04-24 | Apple Inc. | Pfet polysilicon layer with n-type end cap for electrical shunt |
| CN112614860A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 垂直栅半导体器件的制备方法 |
-
2021
- 2021-07-29 CN CN202110863725.3A patent/CN113611716A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479831A (en) * | 1980-09-15 | 1984-10-30 | Burroughs Corporation | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment |
| US20080213983A1 (en) * | 2007-03-02 | 2008-09-04 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
| US20140110792A1 (en) * | 2012-10-23 | 2014-04-24 | Apple Inc. | Pfet polysilicon layer with n-type end cap for electrical shunt |
| CN112614860A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 垂直栅半导体器件的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335045A (zh) * | 2022-03-10 | 2022-04-12 | 合肥晶合集成电路股份有限公司 | 一种降低cmos图像传感器暗电流的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202004859A (zh) | 半導體製程的方法 | |
| US6342436B1 (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device | |
| EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN112614860A (zh) | 垂直栅半导体器件的制备方法 | |
| JP2007036250A (ja) | ゲッタリング機能を有する低欠陥エピタキシャル半導体基板、これを用いたイメージセンサー及びこれの製造方法 | |
| JP4077529B2 (ja) | トレンチ拡散ｍｏｓトランジスタの製造方法 | |
| KR20120110193A (ko) | 불순물 도핑 방법 및 이를 이용한 씨모스 이미지 센서의 제조 방법 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN113611716A (zh) | 一种垂直栅半导体器件的制备方法 | |
| US7537971B2 (en) | Method for fabricating CMOS image sensor | |
| KR20100080159A (ko) | 반도체 소자 및 그 제조방법 | |
| JP4298959B2 (ja) | 半導体素子の製造方法 | |
| JP6839297B2 (ja) | トレンチ分離構造およびその製造方法 | |
| CN115831995A (zh) | 降低cmos图像传感器白像素的方法 | |
| KR100578218B1 (ko) | 엘리베이티드 소오스/드레인을 갖는 반도체소자 제조방법 | |
| CN113611718A (zh) | 一种垂直栅半导体器件的制备方法 | |
| CN108206193B (zh) | 图像传感器及其制造方法 | |
| CN107170704A (zh) | 半导体结构及其形成方法 | |
| KR100402106B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100680943B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| CN117153866B (zh) | 一种半导体器件及其制作方法 | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| KR100743620B1 (ko) | 반도체소자의 저접합 형성방법 | |
| CN102054698B (zh) | 提高半导体器件阈值电压的方法 | |
| JP2000208642A (ja) | デュアルゲ―トｍｏｓトランジスタの製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |