JP4077529B2 - トレンチ拡散ｍｏｓトランジスタの製造方法 - Google Patents
トレンチ拡散ｍｏｓトランジスタの製造方法 Download PDFInfo
- Publication number
- JP4077529B2 JP4077529B2 JP31349696A JP31349696A JP4077529B2 JP 4077529 B2 JP4077529 B2 JP 4077529B2 JP 31349696 A JP31349696 A JP 31349696A JP 31349696 A JP31349696 A JP 31349696A JP 4077529 B2 JP4077529 B2 JP 4077529B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- concentration
- oxide film
- trench
- bulk layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005204 segregation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Local Oxidation Of Silicon (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はトレンチ拡散ＭＯＳトランジスタおよびその製造方法に係り、特に、半導体製造工程において漏洩電流を減少させることができ、自己整列により製造されて工程単純化ができるトレンチ拡散ＭＯＳトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
以下、添付図面に基づいて従来のトレンチ拡散ＭＯＳトランジスタについて説明する。
図１は従来技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造を表す図である。
図１に示すように、従来技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの構成は、一定の厚さでエピタキシャル成長させたＮ型シリコン基板１上に、低濃度のＰ型不純物を拡散させて形成した低濃度のＰ型バルク層(P-type Bulk Layer) ４と、前記Ｎ型シリコン基板１上に、高濃度のＰ型不純物を前記Ｐ型バルク層４より深く拡散させて形成した高濃度のＰ型バルク層(P+-type Bulk Layer)２と、前記低濃度のＰ型バルク層４の上部に、Ｎ型不純物を注入して形成した高濃度のＮ型ソース層(N+-type Source Layer)５と、前記高濃度のＮ型ソース層５および低濃度のＰ型バルク層４を浸透してＮ型シリコン基板１の上部までトレンチエッチングし、ゲート酸化膜を成長させた後に、ポリシリコンを埋立てて形成したゲートポリ３と、前記高濃度のＰ型バルク層２および高濃度のＮ型ソース層５の上部に形成され、前記トレンチエッチング部を側壁酸化させて形成したゲート酸化膜と連結される薄い熱酸化膜６とからなる。
【０００３】
前記構成による従来のトレンチ拡散ＭＯＳトランジスタの作用について説明する。
一般に、Ｎチャンネルの拡散ＭＯＳトランジスタ（Diffused Metal Oxide Semi-conductor ；以下‘ＤＭＯＳ’という）は高い転移伝導度と高い入力インピーダンスを有するため、ＮＰＮバイポーラ素子と共に製造されている。すなわち、ＤＭＯＳ素子は、ホウ素（Ｂ）イオン注入を１回のみ行い、前記ＮＰＮバイポーラトランジスタのベースとＤＭＯＳのチャンネルを同時に形成することができ、砒素（Ａｓ）を注入してＤＭＯＳのソースを形成する。
【０００４】
このようにして形成されたＤＭＯＳは有効チャンネルの長さが短いため、普通のＮＭＯＳよりゲインが高く、またＮ型イオンであるホウ素の注入により正確なしきい電圧の調節が可能になる。さらに、抵抗をつくりたい場合にも、ホウ素イオン注入により抵抗の大きさが容易に調節されるＰ領域を提供することができる。
【０００５】
また、トレンチ工程の技術は、バイポーラトランジスタを互いに分離したりＭＯＳトランジスタのアイソレーションを改善するためのものであって、２つのチューブの間にトレンチを形成するようになり、半導体素子の高集積化を可能にする。ここで、トレンチアイソレーションは、シリコン基板に狭く深い溝をエッチングし、溝内に酸化膜を成長させた後にポリシリコンを埋立てて形成する。すなわち、トレンチが形成された後に、絶縁層を形成するため側壁酸化膜を成長させ、このとき、トレンチにはポリシリコンが除去されないように蒸着およびエッチングバック工程を実施した後にポリシリコンを詰める。さらに、トレンチを覆うため再び酸化膜を成長させ、このとき、窒化シリコン膜を除去する。以後の工程では、一般的なＣＭＯＳ工程によりコンタクトおよび金属層を製造する。
【０００６】
前記トレンチ構造は、エピタキシャル層を通じて浸透可能に深く形成されて、バイポーラまたはＭＯＳトランジスタを分離させることになる。
【０００７】
前記トレンチ工程により製造されるＤＭＯＳであるトレンチ拡散ＭＯＳトランジスタ(Trench Diffused Metal Oxide Semiconductor；以下‘ＴＤＭＯＳ’という) において、図１は従来技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造であり、細部の製造方法は次のようである。
まず、ウェーハに６０００Åで初期酸化膜を形成し、リングマスク形成のためのリング感光膜を形成した後、前記初期酸化膜をエッチングし、次に前記リング感光膜を除去し、４００Åの薄い熱酸化膜６を形成した後、低濃度のＰ型イオンを注入するようになる。
【０００８】
次に、高濃度のＰ型バルク層を形成するための高濃度のＰ型感光膜で覆い、高濃度のＰ型イオンを注入した後には、前記高濃度のＰ型感光膜を除去し、低濃度のＰ型イオンおよび高濃度のＰ型イオンを拡散させる。すなわち、一定の厚さでエピタキシャル成長させたＮ型シリコン基板１上に、低濃度のＰ型不純物を拡散させて低濃度のＰ型バルク層４を形成し、前記Ｎ型シリコン基板１上に高濃度のＰ型不純物を前記低濃度のＰ型バルク層４より深く拡散して高濃度のＰ型バルク層２を形成する。
【０００９】
次に、高濃度のＮ型ソース層を形成するための高濃度のＮ型感光膜で覆い、高濃度のＮ型不純物を注入した後に、前記高濃度のＮ型感光膜を除去し、高濃度のＮ型不純物を拡散する。すなわち、前記低濃度のＰ型バルク層４の上部にＮ型不純物を注入して、高濃度のＮ型ソース層５を形成する。
【００１０】
次に、１０００Åの窒化シリコン膜を蒸着させた後、５０００Åの低温酸化膜を蒸着させ、前記低温酸化膜上にトレンチマスク形成のためのトレンチ感光膜を形成して、トレンチマスクをエッチングし、前記トレンチ感光膜を除去した後にトレンチエッチングをする。
【００１１】
次に、前記低温酸化膜を除去し、３５００Åの犠牲酸化を行った後に、酸化膜をエッチングし、１０００Åのゲート酸化膜を形成した後に、ポリシリコンで埋立てる。
【００１２】
次に、オキシ塩化リン（ＰＯＣl3) を蒸着させて深いエッチングをし、前記オキシ塩化リンを拡散させた後、ポリシング平坦化工程を経る。次に、前記窒化シリコン膜を除去してから１０００Åの薄い酸化膜を形成する。そして、２０００Åの低温酸化膜を形成した後に、７０００ÅのＢＰＳＧ(Borophosphosilicate glass) を蒸着してリフローさせる。
【００１３】
結局、前記高濃度のＮ型ソース層５、低濃度のＰ型バルク層４、Ｎ型シリコン基板１の上部までトレンチエッチングした後、ポリシリコンを埋立ててゲートポリ３を形成し、前記高濃度のＰ型バルク層２および高濃度のＮ型ソース層５上部に形成された薄い熱酸化膜６と、前記トレンチエッチング部を側壁酸化させて形成したゲート酸化膜とが連結されることになる。
【００１４】
前記ゲートポリ３を形成した後には、一般的なＣＭＯＳ工程に従うことになる。まず、コンタクトマスク形成にためのコンタクト感光膜を形成して、前記コンタクトをエッチングし、さらに前記コンタクト感光膜を除去した後に３０００Åのメタルを蒸着させ、次にメタルマスク形成のためのメタル感光膜を形成して、メタル湿式エッチングとメタル乾式エッチング工程を行う。そして、前記メタル感光膜を除去した状態において合金工程を行うことにより、トレンチ拡散ＭＯＳトランジスタを製造することになる。
【００１５】
【発明が解決しようとする課題】
しかしながら、前記従来のトレンチ拡散ＭＯＳトランジスタは、Ｐ型バルク層および高濃度のＮ型ソース層をイオン注入拡散して形成した後にゲートポリを詰める場合、ゲート酸化膜の形成時に表面バルクであるチャンネルが形成される部分のＰ濃度が偏析(Segregation) 現象により低くなり、漏洩電流の原因になるという問題点がある。
【００１６】
従って、本発明は、前記のような問題点を解決するためのものであって、その目的は、トレンチ構造をエッチングしてゲート酸化膜を形成した後にＰ型バルク層および高濃度のＮ型ソース層を形成させることにより、偏析によるチャンネル部分の濃度低下を防止して漏洩電流を減少させ、また高濃度のＮ型ソース層を形成するとき自己整列工程により進行させてマスク数を減少させ、工程単純化および製造コストを節減することができるトレンチ拡散ＭＯＳトランジスタの製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的を達成するための本発明のトレンチ拡散ＭＯＳトランジスタの製造方法は、高濃度のＮ型シリコン基板上に薄い熱酸化膜を成長させ、窒化シリコン膜を蒸着させた後に、前記窒化シリコン膜上に感光膜を形成して前記窒化シリコン膜の一部をエッチングし、前記窒化シリコン膜をマスクとして高濃度のＰ型不純物を注入して高濃度の第１Ｐ型バルク層を形成する工程と、基板全面に低温酸化膜を蒸着させた後、感光膜とトレンチマスクとをエッチングした後に、トレンチエッチングを行う工程と、前記低温酸化膜を除去した後に側壁酸化を行い、トレンチエッチング領域にゲート酸化膜を成長させる工程と、前記トレンチエッチング領域にポリシリコンを詰め、オキシ塩化リンを蒸着および拡散させてゲートポリを形成し、ポリシング工程により平坦化作業を行う工程と、高濃度のＮ型イオン注入が可能になるよう、前記第１Ｐ型バルク層と前記ゲートポリ上部に局部酸化膜を成長させる工程と、前記窒化シリコン膜を除去し、前記局部酸化膜をマスクとして低濃度のＰ型不純物を注入してこれを拡散させて低濃度の第２Ｐ型バルク層を形成する工程と、前記局部酸化膜をマスクとしてＮ型不純物をイオン注入して前記第２Ｐ型バルク層上に高濃度のＮ型ソース層を形成する工程とを含むことを特徴とする。
ここで、前記第１Ｐ型バルク層は、前記高濃度のＮ型ソース層の形成時に共に拡散して深い接合を形成する。また、前記第２Ｐ型バルク層は、前記局部酸化膜により自己整列される。また、前記高濃度のＮ型ソース層は、前記局部酸化膜により自己整列される。
【００１９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付図面に基づいて詳細に説明する。
図２は、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの単位セルの構造図であり、図３Ａ乃至図３Ｆは、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの製造方法を示している。
図２に示すように、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの構成は、Ｎ型シリコン基板１上に薄い熱酸化膜６を成長させた後に、高濃度のＰ型不純物を拡散させて形成する高濃度のＰ型バルク層２と、前記薄い熱酸化膜６を浸透して前記Ｎ型シリコン基板１の一定の厚さまでトレンチエッチングし、さらに側壁酸化してゲート酸化膜を成長させた後に、ポリシリコンで埋立て、オキシ塩化リンを蒸着して拡散ゲートポリを形成し、ポリシング工程を行って平坦化させ形成するゲートポリ３と、前記高濃度のＰ型バルク層とゲートポリ上部に局部酸化膜(LOCOS) １０を成長させた後に、低濃度のＰ型不純物を拡散させて形成する低濃度のＰ型バルク層４と、前記Ｐ型バルク層４の上部にＮ型不純物を注入して形成する高濃度のＮ型ソース層５とからなる。
【００２０】
図３Ａ乃至図３Ｆに示すように、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの製造方法は、高濃度のＮ型シリコン基板１上に薄い熱酸化膜６を成長させ、窒化シリコン膜７を蒸着させた後、前記窒化シリコン膜７上に感光膜８を形成し前記窒化シリコン膜７の一部をエッチングし、高濃度のＰ型不純物を注入して高濃度のＰ型バルク層２を形成する工程（図３Ａ）と、基板全面に低温酸化膜(LTO) ９を蒸着させた後に、感光膜８とトレンチマスクをエッチングした後、トレンチエッチングを行う工程（図３Ｂ）と、前記低温酸化膜９を除去した後に側壁酸化を行い、トレンチエッチング領域までゲート酸化膜を成長させる工程（図３Ｃ）と、前記トレンチエッチング領域にポリシリコンを詰め、オキシ塩化リン（ＰＯＣl3 )を蒸着および拡散させてゲートポリを形成し、ポリシング工程により平坦化作業を行う工程（図３Ｄ）と、局部酸化膜１０を成長させてゲートポリ３を偏析させ、高濃度のＮ型イオン注入が可能に前記局部酸化膜１０を成長させる工程（図３Ｅ）と、前記窒化シリコン膜７を除去し、Ｐ型不純物をイオン注入してこれを拡散させてＰ型バルク層４を形成し、さらに前記Ｐ型バルク層４上にＮ型不純物をイオン注入して高濃度のＮ型ソース層５を形成し、このとき、高濃度のＰ型バルク層２と共に拡散して深い接合を形成する工程（図３Ｆ）とからなる。
【００２１】
前記した構成による本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの構造および製造方法の作用について説明する。
図２は、自己整列によるトレンチ拡散ＭＯＳトランジスタの単位セルの構造図であり、Ｎ型シリコン基板１上に高濃度のＰ型不純物を拡散させて高濃度のＰ型バルク層２を形成し、前記高濃度のＰ型バルク層２の間にトレンチを形成する。次に、前記トレンチ構造に絶縁膜であるゲート酸化膜およびＮ型でドーピングされたゲートポリ３を形成し、局部酸化膜１０の形成後にＰ型バルク層４と高濃度のＮ型ソース層５を形成してトレンチ拡散ＭＯＳトランジスタを製造することになる。
【００２２】
ここで、前記局部酸化膜１０は前記ゲートポリ３と高濃度のＰ型バルク層２上で成長し、すなわち、高濃度のＰ型バルク層２、低濃度のＰ型バルク層４、および高濃度のＮ型ソース層５を、局部酸化により自己整列(Self Alignment)的に形成することになる。
【００２３】
図３Ａ乃至図３Ｆは、自己整列によるトレンチ拡散ＭＯＳトランジスタの製造方法を示すものである。
まず、図３Ａに示すように、高濃度のＮ型シリコン基板１上に薄い熱酸化膜６を成長させ、窒化シリコン膜７を蒸着させた後、前記窒化シリコン膜７上に感光膜８を形成し、前記窒化シリコン膜７の一部をエッチングし、高濃度のＰ型不純物を注入して高濃度のＰ型バルク層２を形成する。
【００２４】
次に、図３Ｂに示すように、基板全面に低温酸化膜(LTO) ９を蒸着させた後、感光膜８とトレンチマスクをエッチングした後に、トレンチエッチングを行う。
【００２５】
次に、図３Ｃに示すように、前記低温酸化膜９を除去した後に側壁酸化を行い、トレンチエッチング領域までゲート酸化膜を成長させる。
【００２６】
次に、図３Ｄに示すように、前記トレンチエッチング領域にポリシリコンを詰め、オキシ塩化リンを蒸着および拡散してゲートポリを形成し、ポリシング工程により平坦化作業を行う。
【００２７】
次に、図３Ｅに示すように、局部酸化法(Local Oxidation of Silicon ；LOCOS)により局部酸化膜１０を成長させてゲートポリ３を偏析させ、高濃度のＮ型イオン注入が可能に前記局部酸化膜１０を成長させる。
【００２８】
次に、図３Ｆに示すように、前記窒化シリコン膜７を除去し、Ｐ型不純物をイオン注入しこれを拡散してＰ型バルク４を形成し、さらに前記Ｐ型バルク層４上にＮ型不純物をイオン注入してＮ型ソース層を形成する。このとき、高濃度のＰ型バルク層２も共に拡散して深い接合を形成することになる。
【００２９】
前記高濃度のＮ型バルク層５を形成した以後は、一般的なＣＭＯＳ工程に従うことになる。まず、コンタクトマスク形成のためのコンタクト感光膜を形成し、前記コンタクトをエッチングし、さらに前記コンタクト感光膜を除去した後にメタルを蒸着させ、次にメタルマスク形成のためのメタル感光膜を形成し、メタル湿式エッチングとメタル乾式エッチング工程を行う。そして、前記メタル感光膜を除去した状態において合金工程を行うことになる。
【００３０】
従って、図２のようなトレンチ拡散ＭＯＳトランジスタ( ＴＤＭＯＳ) の単位セルは、従来技術によるＴＤＭＯＳの単位セルと次のような差異点がある。
まず、Ｐ型不純物により形成される低濃度のＰ型バルク層４および高濃度のＮ型ソース層５をトレンチおよびゲート酸化の後に形成するようになるが、従来の工程においてゲート酸化の際に発生するＰ型不純物の酸化膜側への偏析を防止し、ゲート酸化膜の下方のチャンネル部分の不純物の濃度低下を防止する。
次いで、高濃度のＮ型ソース層５を形成するとき、別途のマスク作業なしに自己整列状態で形成できる。
【００３１】
【発明の効果】
以上のように、本発明のトレンチ拡散ＭＯＳトランジスタの製造方法は、低濃度のＰ型バルク層および高濃度のＮ型ソース層をトレンチ形成およびゲート酸化の後に浸透させて行うことにより、ゲート酸化時の偏析によるチャンネル部分の濃度低下を防止し、漏洩電流を減少させてトランジスタの特性を向上させ、また高濃度のＮ型ソース層の形成を自己整列工程で行うことによりマスク数を縮め、工程単純化および製造コスト節減の効果がある。
【図面の簡単な説明】
【図１】従来の技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造図である。
【図２】本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造図である。
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの製造工程を示す図である。
【符号の説明】
１ Ｎ型シリコン基板
２ 高濃度のＰ型バルク層（Ｐ+ 形バルク）
３ ゲートポリ
４ 低濃度のＰ型バルク層（Ｐ型バルク）
５ 高濃度のＮ型ソース層
６ 薄い熱酸化膜
７ 窒化シリコン膜
８ 感光膜
９ 低温酸化膜（ＬＴＯ）
１０ 局部酸化膜（ＬＯＣＯＳ）
【発明の属する技術分野】
本発明はトレンチ拡散ＭＯＳトランジスタおよびその製造方法に係り、特に、半導体製造工程において漏洩電流を減少させることができ、自己整列により製造されて工程単純化ができるトレンチ拡散ＭＯＳトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
以下、添付図面に基づいて従来のトレンチ拡散ＭＯＳトランジスタについて説明する。
図１は従来技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造を表す図である。
図１に示すように、従来技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの構成は、一定の厚さでエピタキシャル成長させたＮ型シリコン基板１上に、低濃度のＰ型不純物を拡散させて形成した低濃度のＰ型バルク層(P-type Bulk Layer) ４と、前記Ｎ型シリコン基板１上に、高濃度のＰ型不純物を前記Ｐ型バルク層４より深く拡散させて形成した高濃度のＰ型バルク層(P+-type Bulk Layer)２と、前記低濃度のＰ型バルク層４の上部に、Ｎ型不純物を注入して形成した高濃度のＮ型ソース層(N+-type Source Layer)５と、前記高濃度のＮ型ソース層５および低濃度のＰ型バルク層４を浸透してＮ型シリコン基板１の上部までトレンチエッチングし、ゲート酸化膜を成長させた後に、ポリシリコンを埋立てて形成したゲートポリ３と、前記高濃度のＰ型バルク層２および高濃度のＮ型ソース層５の上部に形成され、前記トレンチエッチング部を側壁酸化させて形成したゲート酸化膜と連結される薄い熱酸化膜６とからなる。
【０００３】
前記構成による従来のトレンチ拡散ＭＯＳトランジスタの作用について説明する。
一般に、Ｎチャンネルの拡散ＭＯＳトランジスタ（Diffused Metal Oxide Semi-conductor ；以下‘ＤＭＯＳ’という）は高い転移伝導度と高い入力インピーダンスを有するため、ＮＰＮバイポーラ素子と共に製造されている。すなわち、ＤＭＯＳ素子は、ホウ素（Ｂ）イオン注入を１回のみ行い、前記ＮＰＮバイポーラトランジスタのベースとＤＭＯＳのチャンネルを同時に形成することができ、砒素（Ａｓ）を注入してＤＭＯＳのソースを形成する。
【０００４】
このようにして形成されたＤＭＯＳは有効チャンネルの長さが短いため、普通のＮＭＯＳよりゲインが高く、またＮ型イオンであるホウ素の注入により正確なしきい電圧の調節が可能になる。さらに、抵抗をつくりたい場合にも、ホウ素イオン注入により抵抗の大きさが容易に調節されるＰ領域を提供することができる。
【０００５】
また、トレンチ工程の技術は、バイポーラトランジスタを互いに分離したりＭＯＳトランジスタのアイソレーションを改善するためのものであって、２つのチューブの間にトレンチを形成するようになり、半導体素子の高集積化を可能にする。ここで、トレンチアイソレーションは、シリコン基板に狭く深い溝をエッチングし、溝内に酸化膜を成長させた後にポリシリコンを埋立てて形成する。すなわち、トレンチが形成された後に、絶縁層を形成するため側壁酸化膜を成長させ、このとき、トレンチにはポリシリコンが除去されないように蒸着およびエッチングバック工程を実施した後にポリシリコンを詰める。さらに、トレンチを覆うため再び酸化膜を成長させ、このとき、窒化シリコン膜を除去する。以後の工程では、一般的なＣＭＯＳ工程によりコンタクトおよび金属層を製造する。
【０００６】
前記トレンチ構造は、エピタキシャル層を通じて浸透可能に深く形成されて、バイポーラまたはＭＯＳトランジスタを分離させることになる。
【０００７】
前記トレンチ工程により製造されるＤＭＯＳであるトレンチ拡散ＭＯＳトランジスタ(Trench Diffused Metal Oxide Semiconductor；以下‘ＴＤＭＯＳ’という) において、図１は従来技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造であり、細部の製造方法は次のようである。
まず、ウェーハに６０００Åで初期酸化膜を形成し、リングマスク形成のためのリング感光膜を形成した後、前記初期酸化膜をエッチングし、次に前記リング感光膜を除去し、４００Åの薄い熱酸化膜６を形成した後、低濃度のＰ型イオンを注入するようになる。
【０００８】
次に、高濃度のＰ型バルク層を形成するための高濃度のＰ型感光膜で覆い、高濃度のＰ型イオンを注入した後には、前記高濃度のＰ型感光膜を除去し、低濃度のＰ型イオンおよび高濃度のＰ型イオンを拡散させる。すなわち、一定の厚さでエピタキシャル成長させたＮ型シリコン基板１上に、低濃度のＰ型不純物を拡散させて低濃度のＰ型バルク層４を形成し、前記Ｎ型シリコン基板１上に高濃度のＰ型不純物を前記低濃度のＰ型バルク層４より深く拡散して高濃度のＰ型バルク層２を形成する。
【０００９】
次に、高濃度のＮ型ソース層を形成するための高濃度のＮ型感光膜で覆い、高濃度のＮ型不純物を注入した後に、前記高濃度のＮ型感光膜を除去し、高濃度のＮ型不純物を拡散する。すなわち、前記低濃度のＰ型バルク層４の上部にＮ型不純物を注入して、高濃度のＮ型ソース層５を形成する。
【００１０】
次に、１０００Åの窒化シリコン膜を蒸着させた後、５０００Åの低温酸化膜を蒸着させ、前記低温酸化膜上にトレンチマスク形成のためのトレンチ感光膜を形成して、トレンチマスクをエッチングし、前記トレンチ感光膜を除去した後にトレンチエッチングをする。
【００１１】
次に、前記低温酸化膜を除去し、３５００Åの犠牲酸化を行った後に、酸化膜をエッチングし、１０００Åのゲート酸化膜を形成した後に、ポリシリコンで埋立てる。
【００１２】
次に、オキシ塩化リン（ＰＯＣl3) を蒸着させて深いエッチングをし、前記オキシ塩化リンを拡散させた後、ポリシング平坦化工程を経る。次に、前記窒化シリコン膜を除去してから１０００Åの薄い酸化膜を形成する。そして、２０００Åの低温酸化膜を形成した後に、７０００ÅのＢＰＳＧ(Borophosphosilicate glass) を蒸着してリフローさせる。
【００１３】
結局、前記高濃度のＮ型ソース層５、低濃度のＰ型バルク層４、Ｎ型シリコン基板１の上部までトレンチエッチングした後、ポリシリコンを埋立ててゲートポリ３を形成し、前記高濃度のＰ型バルク層２および高濃度のＮ型ソース層５上部に形成された薄い熱酸化膜６と、前記トレンチエッチング部を側壁酸化させて形成したゲート酸化膜とが連結されることになる。
【００１４】
前記ゲートポリ３を形成した後には、一般的なＣＭＯＳ工程に従うことになる。まず、コンタクトマスク形成にためのコンタクト感光膜を形成して、前記コンタクトをエッチングし、さらに前記コンタクト感光膜を除去した後に３０００Åのメタルを蒸着させ、次にメタルマスク形成のためのメタル感光膜を形成して、メタル湿式エッチングとメタル乾式エッチング工程を行う。そして、前記メタル感光膜を除去した状態において合金工程を行うことにより、トレンチ拡散ＭＯＳトランジスタを製造することになる。
【００１５】
【発明が解決しようとする課題】
しかしながら、前記従来のトレンチ拡散ＭＯＳトランジスタは、Ｐ型バルク層および高濃度のＮ型ソース層をイオン注入拡散して形成した後にゲートポリを詰める場合、ゲート酸化膜の形成時に表面バルクであるチャンネルが形成される部分のＰ濃度が偏析(Segregation) 現象により低くなり、漏洩電流の原因になるという問題点がある。
【００１６】
従って、本発明は、前記のような問題点を解決するためのものであって、その目的は、トレンチ構造をエッチングしてゲート酸化膜を形成した後にＰ型バルク層および高濃度のＮ型ソース層を形成させることにより、偏析によるチャンネル部分の濃度低下を防止して漏洩電流を減少させ、また高濃度のＮ型ソース層を形成するとき自己整列工程により進行させてマスク数を減少させ、工程単純化および製造コストを節減することができるトレンチ拡散ＭＯＳトランジスタの製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的を達成するための本発明のトレンチ拡散ＭＯＳトランジスタの製造方法は、高濃度のＮ型シリコン基板上に薄い熱酸化膜を成長させ、窒化シリコン膜を蒸着させた後に、前記窒化シリコン膜上に感光膜を形成して前記窒化シリコン膜の一部をエッチングし、前記窒化シリコン膜をマスクとして高濃度のＰ型不純物を注入して高濃度の第１Ｐ型バルク層を形成する工程と、基板全面に低温酸化膜を蒸着させた後、感光膜とトレンチマスクとをエッチングした後に、トレンチエッチングを行う工程と、前記低温酸化膜を除去した後に側壁酸化を行い、トレンチエッチング領域にゲート酸化膜を成長させる工程と、前記トレンチエッチング領域にポリシリコンを詰め、オキシ塩化リンを蒸着および拡散させてゲートポリを形成し、ポリシング工程により平坦化作業を行う工程と、高濃度のＮ型イオン注入が可能になるよう、前記第１Ｐ型バルク層と前記ゲートポリ上部に局部酸化膜を成長させる工程と、前記窒化シリコン膜を除去し、前記局部酸化膜をマスクとして低濃度のＰ型不純物を注入してこれを拡散させて低濃度の第２Ｐ型バルク層を形成する工程と、前記局部酸化膜をマスクとしてＮ型不純物をイオン注入して前記第２Ｐ型バルク層上に高濃度のＮ型ソース層を形成する工程とを含むことを特徴とする。
ここで、前記第１Ｐ型バルク層は、前記高濃度のＮ型ソース層の形成時に共に拡散して深い接合を形成する。また、前記第２Ｐ型バルク層は、前記局部酸化膜により自己整列される。また、前記高濃度のＮ型ソース層は、前記局部酸化膜により自己整列される。
【００１９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付図面に基づいて詳細に説明する。
図２は、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの単位セルの構造図であり、図３Ａ乃至図３Ｆは、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの製造方法を示している。
図２に示すように、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの構成は、Ｎ型シリコン基板１上に薄い熱酸化膜６を成長させた後に、高濃度のＰ型不純物を拡散させて形成する高濃度のＰ型バルク層２と、前記薄い熱酸化膜６を浸透して前記Ｎ型シリコン基板１の一定の厚さまでトレンチエッチングし、さらに側壁酸化してゲート酸化膜を成長させた後に、ポリシリコンで埋立て、オキシ塩化リンを蒸着して拡散ゲートポリを形成し、ポリシング工程を行って平坦化させ形成するゲートポリ３と、前記高濃度のＰ型バルク層とゲートポリ上部に局部酸化膜(LOCOS) １０を成長させた後に、低濃度のＰ型不純物を拡散させて形成する低濃度のＰ型バルク層４と、前記Ｐ型バルク層４の上部にＮ型不純物を注入して形成する高濃度のＮ型ソース層５とからなる。
【００２０】
図３Ａ乃至図３Ｆに示すように、本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの製造方法は、高濃度のＮ型シリコン基板１上に薄い熱酸化膜６を成長させ、窒化シリコン膜７を蒸着させた後、前記窒化シリコン膜７上に感光膜８を形成し前記窒化シリコン膜７の一部をエッチングし、高濃度のＰ型不純物を注入して高濃度のＰ型バルク層２を形成する工程（図３Ａ）と、基板全面に低温酸化膜(LTO) ９を蒸着させた後に、感光膜８とトレンチマスクをエッチングした後、トレンチエッチングを行う工程（図３Ｂ）と、前記低温酸化膜９を除去した後に側壁酸化を行い、トレンチエッチング領域までゲート酸化膜を成長させる工程（図３Ｃ）と、前記トレンチエッチング領域にポリシリコンを詰め、オキシ塩化リン（ＰＯＣl3 )を蒸着および拡散させてゲートポリを形成し、ポリシング工程により平坦化作業を行う工程（図３Ｄ）と、局部酸化膜１０を成長させてゲートポリ３を偏析させ、高濃度のＮ型イオン注入が可能に前記局部酸化膜１０を成長させる工程（図３Ｅ）と、前記窒化シリコン膜７を除去し、Ｐ型不純物をイオン注入してこれを拡散させてＰ型バルク層４を形成し、さらに前記Ｐ型バルク層４上にＮ型不純物をイオン注入して高濃度のＮ型ソース層５を形成し、このとき、高濃度のＰ型バルク層２と共に拡散して深い接合を形成する工程（図３Ｆ）とからなる。
【００２１】
前記した構成による本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの構造および製造方法の作用について説明する。
図２は、自己整列によるトレンチ拡散ＭＯＳトランジスタの単位セルの構造図であり、Ｎ型シリコン基板１上に高濃度のＰ型不純物を拡散させて高濃度のＰ型バルク層２を形成し、前記高濃度のＰ型バルク層２の間にトレンチを形成する。次に、前記トレンチ構造に絶縁膜であるゲート酸化膜およびＮ型でドーピングされたゲートポリ３を形成し、局部酸化膜１０の形成後にＰ型バルク層４と高濃度のＮ型ソース層５を形成してトレンチ拡散ＭＯＳトランジスタを製造することになる。
【００２２】
ここで、前記局部酸化膜１０は前記ゲートポリ３と高濃度のＰ型バルク層２上で成長し、すなわち、高濃度のＰ型バルク層２、低濃度のＰ型バルク層４、および高濃度のＮ型ソース層５を、局部酸化により自己整列(Self Alignment)的に形成することになる。
【００２３】
図３Ａ乃至図３Ｆは、自己整列によるトレンチ拡散ＭＯＳトランジスタの製造方法を示すものである。
まず、図３Ａに示すように、高濃度のＮ型シリコン基板１上に薄い熱酸化膜６を成長させ、窒化シリコン膜７を蒸着させた後、前記窒化シリコン膜７上に感光膜８を形成し、前記窒化シリコン膜７の一部をエッチングし、高濃度のＰ型不純物を注入して高濃度のＰ型バルク層２を形成する。
【００２４】
次に、図３Ｂに示すように、基板全面に低温酸化膜(LTO) ９を蒸着させた後、感光膜８とトレンチマスクをエッチングした後に、トレンチエッチングを行う。
【００２５】
次に、図３Ｃに示すように、前記低温酸化膜９を除去した後に側壁酸化を行い、トレンチエッチング領域までゲート酸化膜を成長させる。
【００２６】
次に、図３Ｄに示すように、前記トレンチエッチング領域にポリシリコンを詰め、オキシ塩化リンを蒸着および拡散してゲートポリを形成し、ポリシング工程により平坦化作業を行う。
【００２７】
次に、図３Ｅに示すように、局部酸化法(Local Oxidation of Silicon ；LOCOS)により局部酸化膜１０を成長させてゲートポリ３を偏析させ、高濃度のＮ型イオン注入が可能に前記局部酸化膜１０を成長させる。
【００２８】
次に、図３Ｆに示すように、前記窒化シリコン膜７を除去し、Ｐ型不純物をイオン注入しこれを拡散してＰ型バルク４を形成し、さらに前記Ｐ型バルク層４上にＮ型不純物をイオン注入してＮ型ソース層を形成する。このとき、高濃度のＰ型バルク層２も共に拡散して深い接合を形成することになる。
【００２９】
前記高濃度のＮ型バルク層５を形成した以後は、一般的なＣＭＯＳ工程に従うことになる。まず、コンタクトマスク形成のためのコンタクト感光膜を形成し、前記コンタクトをエッチングし、さらに前記コンタクト感光膜を除去した後にメタルを蒸着させ、次にメタルマスク形成のためのメタル感光膜を形成し、メタル湿式エッチングとメタル乾式エッチング工程を行う。そして、前記メタル感光膜を除去した状態において合金工程を行うことになる。
【００３０】
従って、図２のようなトレンチ拡散ＭＯＳトランジスタ( ＴＤＭＯＳ) の単位セルは、従来技術によるＴＤＭＯＳの単位セルと次のような差異点がある。
まず、Ｐ型不純物により形成される低濃度のＰ型バルク層４および高濃度のＮ型ソース層５をトレンチおよびゲート酸化の後に形成するようになるが、従来の工程においてゲート酸化の際に発生するＰ型不純物の酸化膜側への偏析を防止し、ゲート酸化膜の下方のチャンネル部分の不純物の濃度低下を防止する。
次いで、高濃度のＮ型ソース層５を形成するとき、別途のマスク作業なしに自己整列状態で形成できる。
【００３１】
【発明の効果】
以上のように、本発明のトレンチ拡散ＭＯＳトランジスタの製造方法は、低濃度のＰ型バルク層および高濃度のＮ型ソース層をトレンチ形成およびゲート酸化の後に浸透させて行うことにより、ゲート酸化時の偏析によるチャンネル部分の濃度低下を防止し、漏洩電流を減少させてトランジスタの特性を向上させ、また高濃度のＮ型ソース層の形成を自己整列工程で行うことによりマスク数を縮め、工程単純化および製造コスト節減の効果がある。
【図面の簡単な説明】
【図１】従来の技術によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造図である。
【図２】本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの単位セルの垂直構造図である。
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】本発明の実施の形態に従う自己整列によるトレンチ拡散ＭＯＳトランジスタの製造工程を示す図である。
【符号の説明】
１ Ｎ型シリコン基板
２ 高濃度のＰ型バルク層（Ｐ+ 形バルク）
３ ゲートポリ
４ 低濃度のＰ型バルク層（Ｐ型バルク）
５ 高濃度のＮ型ソース層
６ 薄い熱酸化膜
７ 窒化シリコン膜
８ 感光膜
９ 低温酸化膜（ＬＴＯ）
１０ 局部酸化膜（ＬＯＣＯＳ）
Claims (4)
- 高濃度のＮ型シリコン基板上に薄い熱酸化膜を成長させ、窒化シリコン膜を蒸着させた後に、前記窒化シリコン膜上に感光膜を形成して前記窒化シリコン膜の一部をエッチングし、前記窒化シリコン膜をマスクとして高濃度のＰ型不純物を注入して高濃度の第１Ｐ型バルク層を形成する工程と、
基板全面に低温酸化膜を蒸着させた後、感光膜とトレンチマスクとをエッチングした後に、トレンチエッチングを行う工程と、
前記低温酸化膜を除去した後に側壁酸化を行い、トレンチエッチング領域にゲート酸化膜を成長させる工程と、
前記トレンチエッチング領域にポリシリコンを詰め、オキシ塩化リンを蒸着および拡散させてゲートポリを形成し、ポリシング工程により平坦化作業を行う工程と、
高濃度のＮ型イオン注入が可能になるよう、前記第１Ｐ型バルク層と前記ゲートポリ上部に局部酸化膜を成長させる工程と、
前記窒化シリコン膜を除去し、前記局部酸化膜をマスクとして低濃度のＰ型不純物を注入してこれを拡散させて低濃度の第２Ｐ型バルク層を形成する工程と、
前記局部酸化膜をマスクとしてＮ型不純物をイオン注入して前記第２Ｐ型バルク層上に高濃度のＮ型ソース層を形成する工程とを含むことを特徴とするトレンチ拡散ＭＯＳトランジスタの製造方法。 - 前記第１Ｐ型バルク層は、前記高濃度のＮ型ソース層の形成時に共に拡散して深い接合を形成することを特徴とする請求項１に記載のトレンチ拡散ＭＯＳトランジスタの製造方法。
- 前記第２Ｐ型バルク層は、前記局部酸化膜により自己整列されることを特徴とする請求項１に記載のトレンチ拡散ＭＯＳトランジスタの製造方法。
- 前記高濃度のＮ型ソース層は、前記局部酸化膜により自己整列されることを特徴とする請求項１に記載のトレンチ拡散ＭＯＳトランジスタの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960017409A KR100218537B1 (ko) | 1996-05-22 | 1996-05-22 | 트렌치 확산 모스 트랜지스터의 구조 및 제조 공정 |
| KR96-17409 | 1996-05-22 | ||
| US08/855,459 US5918114A (en) | 1996-05-22 | 1997-05-13 | Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321303A JPH09321303A (ja) | 1997-12-12 |
| JP4077529B2 true JP4077529B2 (ja) | 2008-04-16 |
Family
ID=26631856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31349696A Expired - Fee Related JP4077529B2 (ja) | 1996-05-22 | 1996-11-25 | トレンチ拡散ｍｏｓトランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5918114A (ja) |
| JP (1) | JP4077529B2 (ja) |
| IT (1) | IT1291380B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180966B1 (en) * | 1997-03-25 | 2001-01-30 | Hitachi, Ltd. | Trench gate type semiconductor device with current sensing cell |
| JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6077744A (en) * | 1999-02-22 | 2000-06-20 | Intersil Corporation | Semiconductor trench MOS devices |
| US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
| US6238981B1 (en) * | 1999-05-10 | 2001-05-29 | Intersil Corporation | Process for forming MOS-gated devices having self-aligned trenches |
| DE19935442C1 (de) * | 1999-07-28 | 2000-12-21 | Siemens Ag | Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors |
| KR100399583B1 (ko) * | 1999-11-29 | 2003-09-26 | 한국전자통신연구원 | 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법 |
| JP3773755B2 (ja) * | 2000-06-02 | 2006-05-10 | セイコーインスツル株式会社 | 縦形ｍｏｓトランジスタ及びその製造方法 |
| US6586833B2 (en) * | 2000-11-16 | 2003-07-01 | Silicon Semiconductor Corporation | Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines |
| GB0101695D0 (en) * | 2001-01-23 | 2001-03-07 | Koninkl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
| GB0113143D0 (en) * | 2001-05-29 | 2001-07-25 | Koninl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
| DE10246389B4 (de) * | 2002-10-04 | 2007-04-26 | Infineon Technologies Ag | Verfahren zum Herstellen eines Trench-Halbleiterbauelements |
| JP5403966B2 (ja) * | 2008-07-29 | 2014-01-29 | ローム株式会社 | トレンチ型半導体素子及びトレンチ型半導体素子の製造方法 |
| US8193579B2 (en) | 2008-07-29 | 2012-06-05 | Rohm Co., Ltd. | Trench type semiconductor device and fabrication method for the same |
| JP5738094B2 (ja) * | 2010-09-14 | 2015-06-17 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| US9006063B2 (en) * | 2013-06-28 | 2015-04-14 | Stmicroelectronics S.R.L. | Trench MOSFET |
| CN108039372B (zh) * | 2017-12-21 | 2021-12-07 | 上海领矽半导体有限公司 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
| CN108133894B (zh) * | 2017-12-21 | 2021-02-26 | 自贡国晶科技有限公司 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
| JP7040315B2 (ja) * | 2018-06-25 | 2022-03-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| CN111370463A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4685196A (en) * | 1985-07-29 | 1987-08-11 | Industrial Technology Research Institute | Method for making planar FET having gate, source and drain in the same plane |
| US5362665A (en) * | 1994-02-14 | 1994-11-08 | Industrial Technology Research Institute | Method of making vertical DRAM cross point memory cell |
-
1996
- 1996-11-25 JP JP31349696A patent/JP4077529B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-13 US US08/855,459 patent/US5918114A/en not_active Expired - Lifetime
- 1997-05-21 IT IT97MI001192A patent/IT1291380B1/it active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09321303A (ja) | 1997-12-12 |
| IT1291380B1 (it) | 1999-01-08 |
| US5918114A (en) | 1999-06-29 |
| ITMI971192A0 (ja) | 1997-05-21 |
| ITMI971192A1 (it) | 1998-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077529B2 (ja) | トレンチ拡散ｍｏｓトランジスタの製造方法 | |
| US5371024A (en) | Semiconductor device and process for manufacturing the same | |
| US8247300B2 (en) | Control of dopant diffusion from buried layers in bipolar integrated circuits | |
| US5424572A (en) | Spacer formation in a semiconductor structure | |
| US4711017A (en) | Formation of buried diffusion devices | |
| JPH07176608A (ja) | 半導体装置およびその製造方法 | |
| KR20040071949A (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| JP2003158178A (ja) | 半導体装置およびその製造方法 | |
| JPH1098120A (ja) | 半導体装置およびその製造方法 | |
| US20020011648A1 (en) | Semiconductor device and method for making the same | |
| JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| US4535529A (en) | Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types | |
| US5851889A (en) | Semiconductor gate conductor with a substantially uniform doping profile having minimal susceptibility to dopant penetration into the underlying gate dielectric | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| JP2001023999A (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| US5471083A (en) | Semiconductor device including a field effect transistor and a bipolar transistor and a method of manufacturing the same | |
| JPH08274201A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100218537B1 (ko) | 트렌치 확산 모스 트랜지스터의 구조 및 제조 공정 | |
| EP1089330A2 (en) | Lateral field effect transistor | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| KR940005726B1 (ko) | BiCMOS 소자의 NPN 트랜지스터 및 그 제조방법 | |
| JP3062028B2 (ja) | 半導体装置の製造方法 | |
| KR930006733B1 (ko) | 고속용 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |