ITMI971192A1 - Procedimenti di formazione di dispositivi a semiconduttore a canale- porta verticale aventi regioni di sorgente e di corpo autoallineate - Google Patents

Procedimenti di formazione di dispositivi a semiconduttore a canale- porta verticale aventi regioni di sorgente e di corpo autoallineate Download PDF

Info

Publication number
ITMI971192A1
ITMI971192A1 IT97MI001192A ITMI971192A ITMI971192A1 IT MI971192 A1 ITMI971192 A1 IT MI971192A1 IT 97MI001192 A IT97MI001192 A IT 97MI001192A IT MI971192 A ITMI971192 A IT MI971192A IT MI971192 A1 ITMI971192 A1 IT MI971192A1
Authority
IT
Italy
Prior art keywords
channel
layer
forming
semiconductor substrate
nitride layer
Prior art date
Application number
IT97MI001192A
Other languages
English (en)
Inventor
Yong-Cheol Choi
Chang-Ki Jeon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960017409A external-priority patent/KR100218537B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of ITMI971192A0 publication Critical patent/ITMI971192A0/it
Publication of ITMI971192A1 publication Critical patent/ITMI971192A1/it
Application granted granted Critical
Publication of IT1291380B1 publication Critical patent/IT1291380B1/it

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

DESCRIZIONE
La presente invenzione riguarda procedimenti di formazione di dispositivi di commutazione a semiconduttore, e più particolarmente procedimenti di formazione di dispositivi di commutazione a semiconduttore per applicazioni di potenza elevata.
Il transistore bipolare di silice è stato il dispositivo scelto per applicazioni di potenza elevata in circuiti di azionamento dimotore, controlli di apparecchiature, robotica e ballast di illuminazione. Questo poiché 1 transistori bipolari possono essere progettati per trattare densità di corrente relativamente grandi dell'intervallo di 40-50 A/cm<2 >e supportare tensioni di bloccaggio relativamente elevate nell'intervallo di 500-1000V.
Nonostante le potenze nominali attraenti conseguite da transistori bipolari, esistono diversi inconvenienti fondamentali per la loro adattabilità per tutte le applicazioni di potenza elevata. Innanzitutto, i transistori bipolari sono dispositivi controllati in corrente che richiedono correnti di base relativamente grandi, tipicamente da un quinto ad un decimo della corrente di collettore, per mantenere il transistore in una modalità operativa. Correnti di base proporzionalmente più grandi possono essere attese per applicazioni che richiedono anche spegnimento a velocità elevata. A causa delle richieste di corrente di base grande, la circuiteria di azionamento di base per controllare accensione e spegnimento è relativamente complessa e costosa. I transistori bipolari sono pure vulnerabi l i a rottura prematura se una corrente el evata e tensione elevata sono simultaneamente appl icate al dispositivo, come comunemente richiesto in applicazioni di circuiti di potenza induttivi . Inoltre, è relativamente difficile azionare transistori bipolari in paral lelo poiché direzione di corrente verso un singolo transistore tipicamente si verifica a temperature el evate, rendendo necessari schemi di regol azione di corrente del l 'emetti tore.
Il MOSFET di potenza di silicio è stato sviluppato per risolvere questo problema di azionamento di base. In un MOSFET di potenza, l 'elettrodo di porta fornisce control lo di accensione e spegnimento in seguito al l ' appl icazione di una polarizzazione di porta appropriata. Per esemplo, l ' accensione in un MOSFET di tipo ad accrescimento di tipo N si verifica quando uno strato di inversione di tipo N conduttivo è formato nel la regione di canale di tipo P in risposta all 'appl icazione di una polarizzazione di porta positiva. Lo strato di inversione col lega elettricamente le regioni di sorgente e pozzo di tipo N e permette tra di esse la conduzione di portatori maggioritari .
L'elettrodo di porta del MOSFET di potenza è separato dal la regione di canale da uno strato di isolamento frapposto, tipicamente biossido di si l icio. Poiché la porta è isolata dal la regione di canale, si richiede poca o nessuna corrente di porta per mantenere i l MOSFET in uno stato conduttivo o commutare i l MOSFET da uno stato di conduzione ad uno stato di interdizione o viceversa. La corrente di porta è mantenuta piccola durante la commutazione poiché la porta forma un condensatore con la regione di canale del MOSFET. Quindi, durante la commutazione si richiede solamente corrente di carica e scarica ("corrente di spostamento"). A causa dell'impedenza di ingresso elevata associata con elettrodo di porta isolata, richieste di corrente minimali sono collocate sulla porta e la circuiteria di azionamento di porta può essere facilmente implementata. Inoltre, poiché conduzione di corrente nel MOSFET si verifica solamente tramite trasporti di portatori maggioritari, il ritardo associato con la ricombinazione e l'immagazzinamento di portatori minoritari in eccesso non è presente. Di conseguenza, la velocità di commutazione di MOSFET di potenza può essere resa di ordine di grandezza più veloce di quella di transistori bipolari. A differenza di transistori bipolari, i MOSFET di potenza possono essere progettati per sopportare densità di corrente elevate e l'applicazione di tensioni elevate per durate relativamente lunghe, senza incontrare il meccanismo di guasto distruttivo noto come "seconda rottura o breakdown". I MOSFET di potenza possono anche essere facilmente collegati in parallelo, poiché la caduta di tensione diretta di MOSFET di potenza aumenta con l'aumento della temperatura, promuovendo quindi una distribuzione di corrente uguale in dispositivi collegati in parallelo.
E' anche stato considerato attraente combinare le caratteristiche migliori di MOSFET di potenza e transistori bipolari in una singola struttura di dispositivo. In particolare, dato che la conduzione di corrente bipolare permette il funzionamento a densità di corrente elevate di stato di attivazione con bassa caduta di tensione di stato di attivazione e strut-ture di porta MOS forniscono controllo di porta preferito, è stato considerato vantaggioso sviluppare dispositivi dove il trasporto di corrente bipolare sia controllato tramite una struttura di porta MOS. Tali dispositivi, tipicamente chiamati transistori bipolari a porta isolata (IGBT), sono stati sviluppati per includere caratteristiche preferite di transistori bipolari e MOSFET di potenza.
Alla luce di queste caratteristiche desiderabili di MOSFET di potenza e IGBT, sono state sviluppate molte varianti di fornitura di controllo di porta MOS. Per esempio, come illustrato dalla figura 1, è illustrata una cella unitaria di transistore TDMOS. Come si comprenderà da parte dei tecnici del ramo, questo transistore è un tipo di transistore MOS a doppia diffusione. In questo dispositivo, una regione di corpo 4 di conduttività di tipo P è formata su un substrato 1 di tipo N e una regione 2 di contatto drogata più fortemente e profondamente di tipo P è formata per circondare la regione di corpo 4. Una regione di sorgente 5 di conduttività di tipo N è fornito nella regione di corpo 4. Un canale è formato tramite incisione attraverso la regione di sorgente 5 e la regione di corpo 4 utilizzando tecniche convenzionali. Uno strato isolante 7 di porta è formato su una parete laterale e fondo del canale. Il canale è riempito con un elettrodo 3 di porta di polisil1ciò e uno strato di ossido 6 copre la faccia del substrato 1 e l'elettrodo di porta 3.
Allo scopo di formare il transistore TOMOS, la regione di corpo 4 e la regione di contatto 2 sono formate impiantando e diffondendo droganti di tipo P utilizzando prima e seconda maschera di impiantazione. La regione di sorgente 5 è formata impiantando droganti di tipo N utilizzando una terza maschera. In seguito, il canale è formato utilizzando una quarta maschera. Sfortunatamente, durante le fasi di formazione del canale e dello strato isolante di porta 7 (che tipicamente include una fase di trattamento termico quale una fase di ossidazione termica), i droganti nella regione di corpo 4 e nella regione di contatto 2 continuano a diffondersi nel substrato 1.Questo può far si che la concentrazione di droganti di tipo P adiacenti alla parete laterale del canale sia diminuita e la tensione di soglia del transistore TDMOS sia diminuita. Come si comprenderà da parte di tecnici del ramo, tali cambiamenti possono portare ad un incremento parassita in corrente di perdita durante il funzionamento del dispositivo.
Quindi, pur nonostante i tentativi precedenti di sviluppare MOSFET di potenza e dispositivi a semiconduttori controllati a MOSFET, continua ad esserci una necessità di dispositivi a semiconduttori migliorati per applicazione di potenza.
E' quindi uno scopo della presente invenzione fornire procedimenti migliorati di formazione di dispositivi a semiconduttore verticali.
Un altro scopo della presente invenzione è fornire procedimenti di formazione di dispositivi a semiconduttore a canale-porta verticale utilizzando tecniche di autoallineamento.
E' ancora un altro scopo della presente invenzione fornire procedimenti di formazione e di dispositivi a semiconduttore a canale-porta verticale aventi caratteristiche elettriche migliorate.
Questi e altri scopi, caratteristiche e vantaggi sono forniti, secondo la presente invenzione, da procedimenti di formazione e di dispositivi di commutazione a semiconduttori che includono le fasi che consistono nel configurare uno strato resistente all'ossidazione (per esempio, Si3N4) avente un'apertura al suo interno, su una faccia di un substrato di semiconduttore, e poi formare un canal e del substrato di semiconduttore, opposto all 'apertura nel lo strato resistente al l ' ossidazione. Un elettrodo isolato è poi formato nel canale configurato per definire un elettrodo di porta di canale. La faccia del substrato di semiconduttore è poi ossidata per definire regioni elettricamente i solanti autoal lineate in corrispondenza di una periferia del lo strato resistente al l 'ossidazione configurato. Qui , lo strato resistente al l ' ossidazione è configurato e usato come una maschera di ossidazione in modo tale che porzioni del substrato sottostanti lo strato resi stente al l ' ossidazione e non siano sostanzialmente ossidate. Drogati di regioni di sorgente e di corpo di primo e secondo tipo di conduttività, rispettivamente, sono poi impiantati nel substrato per definire regioni di sorgente e di corpo prel iminari che s1 estendono adiacenti ad una parete laterale del canal e. Secondo un aspetto preferito della presente invenzione, le regioni elettricamente isolanti sono usate come una maschera di impiantazione autoal 1 ineata. I droganti impiantati sono poi diffusi nel substrato per definire regioni di sorgente e di corpo adiacenti a porzioni superiore e intermedia del l a parete laterale del canale, rispettivamente.
In particolare, secondo una forma di realizzazione preferita del la presente invenzione, un procedimento di formazione di un dispositivo di cormitazione a semiconduttore include l e fasi che consistono nel formare un primo strato di ossido di mantel lo su una faccia di un substrato di semiconduttore per formare un primo strato di nitruro di mantel lo o copertura sul primo strato di ossido, opposto alla faccia. Il primo strato di nitruro è poi configurato uti l izzando una fase di inci sione definita fotograficamente convenzionale per esporre il primo strato di ossido in corrispondenza di una periferia del primo strato di nitruro. Droganti del secondo tipo di conduttività (per esempio di tipo P) sono poi impiantati nel substrato di semiconduttore per definire una regione di contatto preliminare del secondo tipo di conduttività al suo interno, utilizzando il primo strato di nitruro configurato come una maschera di impiantazione. Un secondo strato di ossido (per esempio, uno strato di ossido (LTO) e di mantello di bassa temperatura) e poi formato sul primo strato di nitruro configurato e sul primo strato di ossido. Una fase di incisione definita fotolitograficamente è poi eseguita per definire un'apertura del secondo strato di ossido, nel primo strato di nitruro e nel primo strato di ossido e per esporre la faccia del substrato di semiconduttore. La fase di Incisione è poi continuata per definire anche un canale nel substrato di semiconduttore.
Una volta che il canale è stato formato, uno strato di ossido di porta è formato su una parete laterale e fondo del canale utilizzando una fase di ossidazione termica convenzionale. Il canale è poi preferibiImente riempito come uno strato di polisilicio. Questo strato di polisilicio può essere drogato in sito utilizzando un’atmosfera contenente fosforo (per esemplo, POCl3). Lo strato di polisilicio è poi reso piano utilizzando tecniche convenzionali per definire un elettrodo di porta isolato nel canale. L'elettrodo di porta e porzioni del substrato di semiconduttore in corrispondenza della periferia del primo strato di nitruro sono poi termicamente isolati utilizzando una tecnica di ossidazione locale di silicio (LOCOS) e il primo strato di nitruro come una maschera di ossidazione, per formare regioni elettricamente isolanti. Queste regioni elettricamente isolanti sono autoallineate all'apertura nel primo strato di nitruro e alla periferia del primo strato di nitruro. Droganti di primo e secondo tipo di conduttività sono poi impiantati nel substrato per definire regioni di sorgente e di corpo preliminari al suo interno che si estendono adiacenti ad una parete laterale del canale. Queste regioni di sorgente e di corpo preliminari sono autoallineate alle regioni elettricamente isolanti che sono usate collettivamente come una maschera di impiantazione. Una fase di trattamento termica è poi eseguita per diffondere simultaneamente i droganti nelle regioni di sorgente, corpo e contatto preliminare nel substrato. Questa fase di trattamento termico (per esempio, fase di diffusione) è eseguita per intervallo s'ufficiente per definire regioni di sorgente e di corpo adiacenti a porzioni superiore e intermedia della parete laterale del canale, rispettivamente, e definire una regione di contatto che è unita con la regione di corpo in corrispondenza di una posizione distanziata dalla parete laterale del canale. Di conseguenza, per impedire ridistribuzione parassita di droganti di regioni di corpo e di contatto in corrispondenza dell’estremità posteriore del trattamento, 1 droganti delle regioni di corpo e di contatto non sono diffusi sostanzialmente alle loro profondità completa e finale del substrato di semiconduttore fino a dopo che sono stati formati il canale e le regioni elettricamente isolanti.
La figura 1 illustra una vista in sezione trasversale di un MOSFET a canale-porta verticale secondo la tecnica nota.
La figura 2 illustra una vista in sezione trasversale di un dispositivo di cormiutazione a semiconduttore a canale-porta verticale seconda la prima forma di realizzazione della presente invenzione.
Le figure 3A-3F illustrano viste in sezione trasversale di strutture intermedie illustranti un procedimento di formazione del dispositivo di commutazione a semiconduttore verticale della figura 2.
La presente invenzione verrà ora descritta più completamente qui di seguito con riferimento ai disegni allegati, in cui sono mostrate forme di realizzazione preferite dell'invenzione. Questa invenzione può, tuttavia, essere realizzata in differenti forme e non dovrebbe essere intesa come limitata alle forme di realizzazione qui esposte. Piuttosto, queste forme di realizzazione sono fornite in modo tale che questa descrizione sia esaustiva e completa, e trasmetta completamente l'ambito dell'invenzione ai tecnici del ramo. Nei disegni, lo spessore di strati e regioni è esagerato per chiarezza. I numeri uguali si riferiscono a elementi uguali in tutta la descrizione. Inoltre, i termini "primo tipo di conduttività) e (secondo tipo di conduttività) si riferiscono a tipi di conduttività opposti quali tipo N o P, tuttavia, ciascuna forma di realizzazione descritta e illustrata qui include pure la sua forma di realizzazione complementare.
Facendo riferimento ora a figure 2 e 3A-3F, sono descritti procedimenti di formazione di dispositivi di commutazione a semiconduttore secondo la presente invenzione. Questi dispositivi di commutazione a semiconduttore possono comprendere dispositivi a semiconduttore di potenza verticali quali IGFET (per esempio, MOSFET), transistori bipolari a porta Isolata (IG8T) e tiristori a porta isolata per esempio. Come illustrato al meglio da figure 2 e 3F, un dispositivo a semiconduttore di potenza verticale può comprendere un substrato semiconduttore contenente regioni di deriva 11 del primo tipo di conduttività (per esempio, N o N-) al suo interno su una regione tampone drogata più pesantemente (non mostrato). La regione tampone può essere collegata ohmicamente ad un elettrodo di pozzo (non mostrato) o la regione tampone può essere fornita su una regione di emettitore di secondo tipo di conduttività (non mostrata) avente un elettrodo di anodo collegato ad essa.
Come si comprenderà da parte dei tecnici del ramo, la regione di deriva 11 può essere formata sviluppando epitassialmente uno strato drogato in sito di silicio monocristallino su una superficie superiore della regione tampone. Un elettrodo 13 di porta di canale è pure fornito in un canale estendentesi dalla prima faccia del substrato semiconduttore nella regione di deriva 11. L'elettrodo di porta di canale è preferibilmente elettricamente isolato da una parete laterale e fondo del canale da uno strato 26 isolante di porta (per esempio, strato di ossido di porta). Il canale si estende in una terza dimensione (non mostrata) e può essere di configurazione a strisce, circolare, esagonale e similare, come si comprenderà da parte dei tecnici del ramo. Una regione di corpo 14 di secondo tipo di conduttività (mostrato come tipo P) è pure fornita nel substrato. La regione di corpo 14 preferibilmente si estende adiacente ad una porzione intermedia della parete laterale del canale e circonda il canale in modo tale che la parete laterale del canale definisca un'interfaccia tra lo strato isolante di porta 26 e la regione di corpo 14. Una regione di contatto 12 di secondo tipo di conduttività è pure fornito nel substrato. Come illustrato, questa regione di contatto forma una giunzione non raddrizzante con la regione di corpo 14 in corrispondenza di una posizione che è distanziata dalla parete laterale del canale. Questa giunzione non raddrizzante (per esempio, P/P+) è illustrata da linee tratteggiate. La regione di contatto 12 è preferibilmente altamente drogata per facilitare la formazione di un contatto ohmico tra la regione di contatto 12 e un elettrodo o catodo di corpo (non mostrato) su una prima faccia. Le regioni di corpo e di contatto 14 e 12 possono pure collettivamente comprendere un'azione di collettore di un IGBT verticale. In questa configurazione, la regione di deriva 11 agisce come una regione di base flottante del IGBT verticale.
Una regione 15 di sorgente di primo tipo di conduttività (mostrata come tipo N) è pure fornita nel substrato. Le regioni di sorgente 14 preferibilmente si estende adiacente ad una porzione superiore della parete laterale del canale e circonda il canale in modo tale che la porta laterale del canale definiscono un'interfaccia tra lo strato isolante di porta 26 e la regione di sorgente 15. Come illustrato, la regione di sorgente forma una giunzione di raddrizzamento (per esempio, P/N+) con la regione di corpo 14 e la regione dì contatto 12. Un elettrodo di sorgente è pure preferibilmente collegato ohmicamente in corrispondenza della prima faccia ad un elettrodo di sorgente o catodo (non mostrato). Durante la formazione di un dispositivo a semiconduttore secondo la presente Invenzione, uno strato di ossido silicio e una pluralità di regioni elettricamente isolan-ti 110 possono pure essere formati in corrispondenza della prima faccia, come spiegato più a fondo qui di seguito con riferimento a figure 3A-3F.
Come si comprenderà da parte dei tecnici del ramo, l'applicazione di una prima polarizzazione di potenziale sufficientemente grande (per esempio, positivo) all'elettrodo di porta 13 provocherà la formazione di un canale di strato di inversione di primo tipo di conduttività (per esempio, tipo N) o nella regione di corpo 14, in corrispondenza dell'interfaccia tra lo strato isolante di porta 26 e la regione di corpo 14. Questo canale dì strato di inversione agisce come un percorso a bassa resistenza o "corto" tra la regione di sorgente 15 e la regione di deriva 11.
Facendo riferimento ora a figure 3A-3F, saranno descritti procedimenti preferiti di formazione del dispositivo di commutazione a semiconduttore della figura 2. In particolare, la figura 3A illustra le fasi che consistono nel formare un primo strato di ossido 16 (per esempio, S1O2) su una prima faccia di un substrato di semiconduttore contenente una regione di deriva 11 di primo tipo di conduttività al suo interno estendentesi alla prima faccia. Il primo strato di ossido 16 può essere formato ossidando termicamente la prima faccia del substrato utilizzando tecniche convenzionali. Un primo strato di nitruro 17 (per esempio, Si3N4) è poi formato sul primo strato di ossido 16, opposto alla prima faccia. Uno strato di fotoriserva è poi configurato per definire una maschera 18. Lo strato configurato di fotoriserva o fotoresist è poi usato come una maschera di incisione durante la fase di incisione del primo strato di nitruro 17 per esporre una porzione del primo strato di ossido In corrispondenza di una periferia del primo strato di nitruro inciso 17. Facendo riferimento ancora alla figura 3A, droganti di secondo tipo di conduttività (per esempio, tipo P) sono poi impiantati attraverso il primo strato di ossido 16 e nella regione di deriva ad un livello di dose relativamente elevato, utilizzando uno strato di fotoriserva 18 e il primo strato di nitruro 17 come una maschera di impiantazione. Durante questa fase di impiantazione, una regione di contatto preliminare 12 drogata in modo relativamente elevato di secondo tipo di conduttività è formata nella regione di deriva 11. Una fase di diffusione di durata relativamente breve può pure essere eseguita per diffondere i droganti nella regione 12 di contatto preliminare nella regione di deriva 11.
Facendo riferimento alla figura 3B, un secondo strato di ossido 19 (per esempio, uno strato di ossido a bassa temperatura (LTO) è poi formato sul primo strato di nitruro 17 e su una porzione del primo strato di ossido 16 estendentesi opposta alla regione di contatto preliminare 12. Uno strato di fotoriserva (non mostrato) è poi configurato sul secondo strato di ossido 19 per esporre una porzione del secondo strato di ossido 19 estendentesi opposto al primo strato di nitruro 17. Il secondo strato di ossido 19, il primo strato di nitruro 17 e il primo strato di ossido 16 sono poi sequenzialmente incisi utilizzando tecniche di incisione convenzionali e lo strato di fotoriserva come una maschera di incisione, per definire un'apertura nel primo strato di nitruro 17. La porzione della regione di deriva 11 estendentesi opposta all'apertura nel primo strato di nitruro 17 può incidere per definire un canale 100 nella regione di deriva 11.
Facendo riferimento ora alla figura 3C, una fase di ossidazione termica è preferibilmente eseguita per formare uno strato isolante di porta 26 sulla porta laterale e sul fondo del canale 100. Qui, il secondo strato di ossido 19 può essere rimosso prima che sia formato lo strato isolante d! porta 26. Facendo riferimento ora alla figura 3D, uno strato di silicio poiieristailino è poi depositato nel canale e reso piano utilizzando tecniche convenzionali quali lucidatura chimica-meccanica (CMP) per formare un elettrodo di porta 13. L'elettrodo di porta 13 può essere drogato con un drogante adatto di primo tipo di conduttività. In particolare, l'elettrodo di porta 13 può essere drogato in sito con fosforo esponendo lo strato depositato di silicio poiieristaliino ad un'atmosfera di POCl3, come sarà composita ai tecnici del ramo. Il primo strato di nitruro 17 può pure essere usato come un arresto di planarizzazione/incisione durante la fase di lucidatura dello strato depositato di silicio policristallino.
Come illustrato al meglio dalla figura 3E, regioni elettricamente isolanti, relativamente spesse 110 possono allora essere formate ossidando termicamente l'elettrodo di porta 13 e la regione di contatto preliminare 12 di secondo tipo di conduttività utilizzando il primo strato di nitruro 17 come una maschera di impiantazione. Qui, secondo un aspetto precedente della presente invenzione, le regioni elettricamente Isolanti 110 sono formate come regioni che sono autoallineate all'apertura del primo strato di nitruro 17 e alla periferia del primo strato di nitruro 17. Facendo riferimento ora alla figura 3F, droganti di primo e secondo tipo di conduttività sono poi impiantati in sequenza nella regione di deriva 11, e 1n corrispondenza di prima e seconda energia rispettiva per formare una regione di sorgente per eliminare autoallineata relativamente incavata di primo tipo di conduttività e una regione di corpo preliminare autoallineata relativamente profonda di secondo tipo di conduttività. Qui, le regioni elettricamente isolanti 110 sono formate per essere di spessore sufficiente per agire come una maschera di impiantazione. I droganti nella regione di contatto preliminare 12 e nelle regioni di sorgente di corpo preliminare sono poi diffusi simultaneamente nella regione di deriva 11 per definire una regione di sorgente 15 estendentesi adiacente (e circondante) una porzione superiore della parete laterale del canale, una regione di corpo 14 estendentesi adiacente {e circondante) una porzione intermedia della porta laterale del canale e la regione di contatto 12 che forma una giunzione non raddrizzata (illustrata da linee tratteggiate) con la regione di corpo in corrispondenza di una posizione distanziata dalla parete laterale del canale, come illustrato.
Come sarà compreso da parte dei tecnici del ramo, la profondità della giunzione tra la regione di contatto 12 e la regione di deriva 11 è preferibilmente maggiore della profondità del canale e della profondità della giunzione tra la regione di contatto 14 e la regione di deriva 11. Questa profondità maggiore può essere ottenuta impiantando i droganti per la regione di contatto preliminare ad un'energia più elevata dei droganti per la regione di corpo preliminare e ad uno stadio precedente nel processo (si veda, per esempio, la figura 3B) in modo tale che diffusione sostanziale dei droganti della regione di contatto preliminare possa avere luogo prima che i droganti delle regioni di sorgente, corpo e contatto siano simultaneamente diffusi. In particolare, durante la fase di formazione delle regioni elettricamente isolanti 110 (che tipicamente include trattamento termico sostanziale), 1 droganti nella regione di contatto preliminare diffonderanno verso il basso nella regione di deriva 11 e fondamentalmente avranno un vantaggio iniziale rispetto ai droganti di regione di corpo e ai droganti di regione di sorgente. Vie possono allora essere formate nelle regioni elettricamente formanti 110 e nel primo strato di ossido 16 per esporre la regione di contatto 12 e la regione di sorgente 15 in corrispondenza della prima faccia del substrato semiconduttore ed esporre l'elettrodo di porta isolata 13. Fasi di metallizzazione convenzionali possono poi essere eseguite per definire elettrodi di porta, sorgente e corpo per un MOSFET verticale o elettrodi di porta e catodo per un IGBT verticale. Inoltre, come descritto in precedenza, poiché le regioni di corpo e sorgente sono formate sino a dopo che sono formati il canale e regioni elettricamente isolate, si può impedire il fenomeno di segregazione parassita.
Nei disegni e nella descrizione, sono state descritte forme di realizzazione preferite tipiche dell'invenzione e, sebbene siano impiegati termici specifici, essi sono usati solamente in un senso generico e descrittivo e non per scopi di limitazione, l'ambito dell'invenzione essendo stabilito nelle seguenti rivendicazioni.

Claims (20)

  1. RIVENDICAZIONI 1. Procedimento di formazione di un dispositivo di commutazione a semiconduttore, comprendente le fasi che consistono nel: configurare uno strato resistente all'ossidazione per definire un'apertura al suo interno, su una faccia di un substrato semiconduttore; formare un canale nel substrato semiconduttore, opposto all'apertura nello strato resistente all'ossidazione; formare un elettrodo nel canale; ossidare il substrato semiconduttore per formare regioni elettricamente isolanti in corrispondenza di una periferia dello strato resistente all'ossidazione configurato, utilizzando lo strato resistente all'ossidazione configurato come una maschera di ossidazione; e impiantare droganti di primo e secondo tipo di conduttività nel substrato semiconduttore per definire regioni di sorgente e corpo preliminari al suo interno estendentisi adiacente ad una parete laterale del canale, utilizzando le regioni elettricamente isolanti come una maschera di impiantazione.
  2. 2. Procedimento secondo la rivendicazione 1, in cui detta fase di ossidazione comprende ossidare l'elettrodo e la fase del substrato semiconduttore per formare regioni elettricamente isolanti in corrispondenza dell'apertura e in corrispondenza della periferia dello strato resistente all'ossidazione configurato.
  3. 3. Procedimento secondo la rivendicazione 2, in cui detta fase che consiste nell'impiantare droganti di primo e secondo tipo di conduttività è seguita dalla fase che consiste nel diffondere 1 droganti impiantati di primo e secondo tipo di conduttività per definire una regione di sorgente di primo tipo di conduttività estendentesi adiacente alla faccia del substrato semiconduttore e una regione di corpo di secondo tipo di conduttività estendentesi tra la regione di sorgente e un fondo del canale.
  4. 4. Procedimento secondo la rivendicazione 2, in cui detta fase che consiste nel configurare uno strato resistente all'ossidazione comprende le fasi che consistono nel: formare un primo strato di ossido sulla faccia; formare un primo strato di nitruro sul primo strato di ossido, opposto alla faccia; e incidere il primo strato di nitruro per esporre il primo strato di ossido in corrispondenza di una sua periferia.
  5. 5. Procedimento secondo la rivendicazione 4, in cui detta fase consiste nell‘incidere il primo strato di nitruro è seguito dalla fase che consiste nell'impiantare droganti del secondo tipo di conduttività del substrato semiconduttore per definire una regione di contatto preliminare di secondo tipo di conduttività al suo interno, utilizzando il primo strato di nitruro come una maschera di impiantazione.
  6. 6. Procedimento secondo la rivendicazione 5, in cui detta fase che consiste nel configurare uno strato resistente all'ossidazione comprende inoltre incidere il primo strato di nitruro per definire l'apertura, dopo detta fase di impiantazione di droganti di secondo tipo di conduttività nella faccia; e in cui detta fase di formazione di canale comprende incidere il substrato semiconduttore in corrispondenza di una posizione estendentesi opposta all'apertura del primo strato di nitruro.
  7. 7. Procedimento secondo la rivendicazione 6, in cui la fase di formazione di elettrodo comprende ossidare una parete laterale del canale e poi formare un elettrodo di porta di polisilicio di primo tipo di conduttività nel canale.
  8. 8. Procedimento secondo la rivendicazione 7, in cui detta fase di ossidazione comprende ossidare la faccia del substrato semiconduttore e dell'elettrodo di porta di polisilicio per formare regioni elettricernente isolanti in corrispondenza dell'apertura e in corrispondenza della periferia del primo strato di nitruro.
  9. 9. Procedimento secondo la rivendicazione 5, in cui detta fase che consiste nell'impiantare droganti di secondo tipo di conduttività nel substrato semiconduttore è seguita dalla fase che consiste nel formare un secondo strato di ossido sul primo strato di nitruro e su una porzione del primo strato di ossido estendentesi opposta alla regione di contatto preliminare; e in cui detta fase che consiste nel configurare uno strato resistente all'ossidazione comprende inoltre incidere il secondo strato di ossido, il primo strato di nitruro e il primo strato di ossido, in sequenza, per definire l'apertura ed esporre la faccia del substrato semiconduttore.
  10. 10. Procedimento secondo la rivendicazione 9, in cui detta fase di formazione di elettrodo comprende ossidare una parete laterale del canale e poi formare un elettrodo di porta di poiisilicio nel canale.
  11. 11. Procedimento secondo la rivendicazione 10, in cui detta fase di ossidazione comprende ossidare l'elettrodo di porta di polisilicio e ossidare la regione di contatto preliminare in corrispondenza della faccia del substrato semiconduttore, per formare regioni elettricamente Isolanti 1n corrispondenza dell'apertura e In corrispondenza della periferia del primo strato di nitruro.
  12. 12. Procedimento secondo la rivendicazione 11, in cui detta fase che consiste nell'impiantare droganti di primo e secondo tipo di conduttività è seguito dalla fase che consiste nel diffondere i droganti nelle regioni di sorgente, corpo e contatto preliminari nel substrato semiconduttore per definire una regione di sorgente di primo tipo di conduttività estendentesi adiacente alla faccia del substrato semiconduttore, la regione di corpo di secondo tipo di conduttività estendentesi tra la regione di sorgente e un fondo del canale e una regione di contatto di secondo tipo di conduttività formante giunzione di raddrizzamento e di non raddrizzamento con le regioni di sorgente e di corpo, rispettivamente.
  13. 13. Procedimento di formazione di un dispositivo di commutazione a semiconduttore,comprendente le fasi che consistono nel: formare un primo strato di ossido su una faccia di un substrato semiconduttore contenente una regione di deriva del primo tipo di conduttività al suo interno estendentesi alla faccia; formare un primo strato di nitruro sul primo strato di ossido, opposto alla faccia; incidere il primo strato di nitruro per esporre il primo strato di ossido in corrispondenza della sua periferia; poi impiantare droganti di secondo tipo di conduttività della regione di deriva per definire una regione di contatto preliminare al suo interno, utilizzando il primo strato di nitruro come una maschera di impiantazione; poi incidere il primo strato di nitruro e il primo strato di ossido per definire un'apertura al loro interno esponendo la faccia del substrato semiconduttore; incidere il substrato semiconduttore in corrispondenza dell'apertura per definire un canale al suo interno; formare un elettrodo di porta isolato nel canale; ossidare l'elettrodo di porta Isolato e la regione di contatto preliminare per formare al suo interno regioni elettricamente isolanti autoallineate, utilizzando un primo strato di nitruro come una maschera di ossidazione; impiantare droganti di primo e secondo tipo di conduttività nella regione di deriva in corrispondenza di rispettive prima e seconda energia per definire al suo interno regioni di sorgente e di corpo preliminari, utilizzando le regioni di trattamento isolanti come una maschera di impiantazione; e diffondere i droganti nelle regioni di sorgente, corpo e contatto preliminari nelle regioni di deriva per definire una regione di sorgente estendentesi adiacente ad una porzione superiore di una porta laterale del canale, una regione di corpo estendentesi adiacente ad una porzione intermedia della parete laterale del canale e una regione di contatto formante una giunzione di non raddrizzamento con la regione di corpo in corrispondenza di una posizione distanziata dalla parete laterale del canale.
  14. 14. Procedimento secondo la rivendicazione 13, in cui detta fase che consiste nel1'impiantare droganti di primo e secondo tipo di conduttività di una regione di deriva è preceduta dalla fase che consiste nel rimuovere il primo strato di nitruro.
  15. 15. Procedimento secondo la rivendicazione 14, in cui detta fase che consiste nell'impiantare droganti di primo e secondo tipo di conduttività nella regione di deriva comprende impiantare droganti attraverso il primo strato di ossido e nella faccia del substrato semiconduttore.
  16. 16. Procedimento secondo la rivendicazione 14, in cui detta fase che consiste nel formare un elettrodo di porta isolato nel canale comprende ossidare termicamente la parete laterale del canale per formare uno strato isolante di porta e poi depositare il silicio poiieristailino nel canale e poi planarizzare il silicio poiieristailino utilizzando il primo strato di nitruro come un arresto di pìanarizzazione.
  17. 17. Procedimento secondo la rivendicazione 16, in cui detta fase che consiste nel depositare silicio poiieristailino nel canale comprende drogare in sito il silicio poiieristailino esponendo il silicio policristallìno ad un'atmosfera di POCl3.
  18. 18. Procedimento secondo la rivendicazione 14, in cui detta fase che consiste nell'incidere il primo strato di nitruro e 11 primo strato di ossido per definire al loro interno un'apertura è preceduta dalla fase che consiste nel depositare un secondo strato di ossido sul primo strato di ossido e sulla regione di contatto preliminare.
  19. 19. Procedimento secondo la rivendicazione 18, in cui detta fase che consiste nel formare un elettrodo di porta isolato nel canale comprende ossidare termicamente la parete laterale del canale per formare uno strato isolante di porta e poi depositare silicio poiieristailino nel canale e poi planarizzare il silicio poiieristailino utilizzando il primo strato di nitruro come un arresto di planarizzazione.
  20. 20. Procedimento secondo la rivendicazione 19, in cui detta fase che consiste nel depositare silicio poiieristailino nel canale comprende drogare in sito il silicio poiieristaliino esponendo il silicio poiieristallino ad un'atmosfera di POCl3.
IT97MI001192A 1996-05-22 1997-05-21 Procedimenti di formazione di dispositivi a semiconduttore a canale- porta verticale aventi regioni di sorgente e di corpo autoallineate IT1291380B1 (it)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960017409A KR100218537B1 (ko) 1996-05-22 1996-05-22 트렌치 확산 모스 트랜지스터의 구조 및 제조 공정
US08/855,459 US5918114A (en) 1996-05-22 1997-05-13 Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions

Publications (3)

Publication Number Publication Date
ITMI971192A0 ITMI971192A0 (it) 1997-05-21
ITMI971192A1 true ITMI971192A1 (it) 1998-11-21
IT1291380B1 IT1291380B1 (it) 1999-01-08

Family

ID=26631856

Family Applications (1)

Application Number Title Priority Date Filing Date
IT97MI001192A IT1291380B1 (it) 1996-05-22 1997-05-21 Procedimenti di formazione di dispositivi a semiconduttore a canale- porta verticale aventi regioni di sorgente e di corpo autoallineate

Country Status (3)

Country Link
US (1) US5918114A (it)
JP (1) JP4077529B2 (it)
IT (1) IT1291380B1 (it)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6077744A (en) * 1999-02-22 2000-06-20 Intersil Corporation Semiconductor trench MOS devices
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6238981B1 (en) * 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
DE19935442C1 (de) * 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
JP3773755B2 (ja) * 2000-06-02 2006-05-10 セイコーインスツル株式会社 縦形mosトランジスタ及びその製造方法
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
GB0101695D0 (en) * 2001-01-23 2001-03-07 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
GB0113143D0 (en) * 2001-05-29 2001-07-25 Koninl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
DE10246389B4 (de) * 2002-10-04 2007-04-26 Infineon Technologies Ag Verfahren zum Herstellen eines Trench-Halbleiterbauelements
JP5403966B2 (ja) * 2008-07-29 2014-01-29 ローム株式会社 トレンチ型半導体素子及びトレンチ型半導体素子の製造方法
US8193579B2 (en) 2008-07-29 2012-06-05 Rohm Co., Ltd. Trench type semiconductor device and fabrication method for the same
JP5738094B2 (ja) * 2010-09-14 2015-06-17 セイコーインスツル株式会社 半導体装置の製造方法
US9006063B2 (en) * 2013-06-28 2015-04-14 Stmicroelectronics S.R.L. Trench MOSFET
CN108039372B (zh) * 2017-12-21 2021-12-07 上海领矽半导体有限公司 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
CN108133894B (zh) * 2017-12-21 2021-02-26 自贡国晶科技有限公司 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
JP7040315B2 (ja) * 2018-06-25 2022-03-23 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN111370463A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅功率器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685196A (en) * 1985-07-29 1987-08-11 Industrial Technology Research Institute Method for making planar FET having gate, source and drain in the same plane
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell

Also Published As

Publication number Publication date
JPH09321303A (ja) 1997-12-12
JP4077529B2 (ja) 2008-04-16
IT1291380B1 (it) 1999-01-08
US5918114A (en) 1999-06-29
ITMI971192A0 (it) 1997-05-21

Similar Documents

Publication Publication Date Title
ITMI971192A1 (it) Procedimenti di formazione di dispositivi a semiconduttore a canale- porta verticale aventi regioni di sorgente e di corpo autoallineate
US6025237A (en) Methods of forming field effect transistors having graded drain region doping profiles therein
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
KR100423249B1 (ko) 횡형 반도체장치
KR100692877B1 (ko) 교호 도전영역을 갖는 mos 게이트 장치
JP2662217B2 (ja) 垂直ゲート半導体装置及びその製造方法
JP5113317B2 (ja) 寄生バイポーラトランジスタ作用を減少したmos構造を有する集積回路
KR100418435B1 (ko) 전력 집적회로 소자의 제조 방법
CN103022140B (zh) 横向晶体管及其制造方法
US6288425B1 (en) SOI-MOSFET device
EP0918353A1 (en) A method of manufacturing a recessed insulated gate field-effect semiconductor device
JP2000299464A (ja) パワートレンチmosゲート装置およびその製造方法
WO2003046996A1 (en) Vertical mosfets having crossing trench-based gate electrodes that extend into deeper trench-based source electrodes and methods of forming same
ITMI972399A1 (it) Processo per la fabbricazione di dispositivo a gate mos con celle autoallineate
US6040212A (en) Methods of forming trench-gate semiconductor devices using sidewall implantation techniques to control threshold voltage
JP2011129547A (ja) 半導体装置およびその製造方法
WO2013064024A1 (zh) 高压肖特基二极管及其制作方法
JPH08241985A (ja) Ld−mosトランジスタ
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
TW563244B (en) Deep trench isolation structure of high voltage device and its manufacturing method
JP2009200103A (ja) 半導体装置及びその製造方法
JP3354127B2 (ja) 高電圧素子及びその製造方法
JP2007258501A (ja) 誘電体分離型半導体装置及びその製造方法
JP2941823B2 (ja) 半導体装置及びその製造方法
KR100525615B1 (ko) 고내압 전계효과 트랜지스터 및 이를 형성하는 방법

Legal Events

Date Code Title Description
0001 Granted