CN108206193B - 图像传感器及其制造方法 - Google Patents

图像传感器及其制造方法 Download PDF

Info

Publication number
CN108206193B
CN108206193B CN201611180246.7A CN201611180246A CN108206193B CN 108206193 B CN108206193 B CN 108206193B CN 201611180246 A CN201611180246 A CN 201611180246A CN 108206193 B CN108206193 B CN 108206193B
Authority
CN
China
Prior art keywords
doped region
region
active region
semiconductor layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611180246.7A
Other languages
English (en)
Other versions
CN108206193A (zh
Inventor
邱慈云
王冲
张海芳
刘煊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611180246.7A priority Critical patent/CN108206193B/zh
Priority to US15/820,547 priority patent/US20180175082A1/en
Priority to EP17207912.1A priority patent/EP3340304A1/en
Publication of CN108206193A publication Critical patent/CN108206193A/zh
Priority to US16/392,087 priority patent/US10784296B2/en
Application granted granted Critical
Publication of CN108206193B publication Critical patent/CN108206193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种图像传感器及其制造方法，涉及半导体技术领域。该图像传感器包括：半导体衬底；位于该半导体衬底上的第一有源区；位于该第一有源区之上的掺杂的半导体层；以及位于该半导体层上的接触件；其中，所述该第一有源区包括：第一掺杂区以及与该第一掺杂区邻接的第二掺杂区，该第二掺杂区位于该第一有源区的上表面，且该第二掺杂区由半导体层中的掺杂物经退火扩散至第一掺杂区的表层而成。本发明可以减少漏电流，提高器件性能。

Description

图像传感器及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种图像传感器及其制造方法。
背景技术
图1A是示意性地示出现有技术中的CIS(Contact Image Sensor，接触式图像传感器)的电路连接图。如图1A所示，该CIS包括光电二极管101和四个晶体管。这四个晶体管分别是第一晶体管102、第二晶体管103、第三晶体管104和第四晶体管105。在第一晶体管102和第二晶体管103之间有浮动扩散区FD(floating diffusion)。当光电二极管101的光子转变为电荷后将储存在FD处，这里FD将作为电容用于储存电荷。
图1B是示意性地示出CIS部分电路结构的顶视图。图1B中示出了有源区111、光电二极管101、第一晶体管102、FD、第二晶体管103和金属接触件110。图1C是示意性地示出图1B中的结构沿着线A-A’截取的横截面示意图。图1C中示出了第一晶体管102、第二晶体管103和金属接触件110。此外，图1C中还示出了P型阱区122、N型掺杂区121和耗尽区123，该部分区域形成了FD的一部分。目前，FD容易出现漏电流的情况。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种图像传感器，包括：半导体衬底；位于所述半导体衬底上的第一有源区；位于所述第一有源区之上的掺杂的半导体层；以及位于所述半导体层上的接触件；其中，所述第一有源区包括：第一掺杂区以及与所述第一掺杂区邻接的第二掺杂区，所述第二掺杂区位于所述第一有源区的上表面，且所述第二掺杂区由所述半导体层中的掺杂物经退火扩散至所述第一掺杂区的表层而成。
在一个实施例中，所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反。
在一个实施例中，所述半导体层的材料包括多晶硅。
在一个实施例中，所述第一有源区还包括：与所述第一掺杂区邻接的第三掺杂区；其中，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反。
在一个实施例中，所述图像传感器还包括：位于所述第一有源区上且在所述第一掺杂区与所述第三掺杂区邻接的部分之上的第一栅极结构。
在一个实施例中，所述图像传感器还包括：位于所述第一有源区上且在所述第一栅极结构侧面上的间隔物，其中所述间隔物将所述半导体层和所述第一栅极结构间隔开。
在一个实施例中，所述第一有源区还包括：与所述第三掺杂区邻接且与所述第一掺杂区间隔开的第四掺杂区，所述第四掺杂区的一部分位于所述第一栅极结构的下面，其中，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反。
在一个实施例中，所述图像传感器还包括：覆盖在所述第一栅极结构、所述半导体层和所述第一有源区的一部分上的阻挡层，其中，所述接触件穿过所述阻挡层从而与所述半导体层接触。
在一个实施例中，所述图像传感器还包括：位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区，以及位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区；其中，所述第二有源区包括第五掺杂区，所述第三有源区包括第六掺杂区，所述第六掺杂区的导电类型与所述第五掺杂区的导电类型相反。
在一个实施例中，所述图像传感器还包括：位于所述第二有源区上的第二栅极结构，和位于所述第三有源区上的第三栅极结构；在所述第二有源区中且位于所述第二栅极结构两侧的第一源极和第一漏极，所述第一源极和所述第一漏极分别与所述第五掺杂区邻接；以及在所述第三有源区中且位于所述第三栅极结构两侧的第二源极和第二漏极，所述第二源极和所述第二漏极分别与所述第六掺杂区邻接。
在本发明的图像传感器中，接触件形成在半导体层上，而没有与有源区直接接触，这样不会对有源区有直接损伤，减少传统工艺中因为接触件蚀刻造成的对有源区的损伤，而且可以使得形成接触件时所造成的缺陷远离由第二掺杂区和第一掺杂区形成的结型场，这样可以减少漏电流，提高器件性能。
进一步地，第二掺杂区与第一掺杂区形成的结型场为浅结，该浅结的深度和广度比较小，其面积和周长也较小，因此也可以减小漏电流，提高器件性能。
根据本发明的第二方面，提供了一种图像传感器的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底和位于所述半导体衬底上的第一有源区，所述第一有源区包括第一掺杂区；在所述第一有源区上形成掺杂的半导体层；执行退火处理以使所述半导体层中的掺杂物扩散至所述第一掺杂区的表层，从而形成第二掺杂区，其中所述第二掺杂区位于所述第一有源区的上表面；以及形成与所述半导体层连接的接触件。
在一个实施例中，形成掺杂的半导体层的步骤包括：在所述第一掺杂区上形成未掺杂的半导体层；以及对所述未掺杂的半导体层执行第一掺杂从而形成掺杂的半导体层，其中，所述第一掺杂使得所述半导体层的导电类型与所述第一掺杂区的导电类型相反。
在一个实施例中，所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反。
在一个实施例中，所述半导体层的材料包括多晶硅。
在一个实施例中，利用离子注入执行所述第一掺杂，根据所述半导体层的厚度确定所述离子注入的能量，使得所述离子注入的深度不超过所述半导体层。
在一个实施例中，所述方法还包括:在形成所述掺杂的半导体层之前，形成位于所述第一有源区上的第一栅极结构。
在一个实施例中，在形成掺杂的半导体层之前，所述方法还包括：在所述半导体结构和第一栅极结构上形成间隔物层；以及部分地蚀刻所述间隔物层以露出所述第一掺杂区的一部分；形成所述掺杂的半导体层的步骤包括：在所述第一掺杂区的被露出部分上形成掺杂的半导体层。
在一个实施例中，在部分地蚀刻所述间隔物层的步骤中，覆盖在所述第一栅极结构侧面上的所述间隔物层被蚀刻形成第一部分间隔物；在形成所述半导体层的步骤中，所述第一部分间隔物将所述半导体层和所述第一栅极结构间隔开；在形成所述未掺杂的半导体层之后，以及在对所述未掺杂的半导体层执行第一掺杂之前，所述方法还包括：蚀刻剩余的间隔物层以形成覆盖在所述第一栅极结构侧面上的第二部分间隔物。
在一个实施例中，所述第一有源区还包括：与所述第一掺杂区邻接的第三掺杂区；其中，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反，所述第一栅极结构在所述第一掺杂区与所述第三掺杂区邻接的部分之上。
在一个实施例中，所述第一有源区还包括：与所述第三掺杂区邻接且与所述第一掺杂区间隔开的第四掺杂区，所述第四掺杂区的一部分位于所述第一栅极结构的下面，其中，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反。
在一个实施例中，所述退火处理的温度范围为700℃至1000℃，所述退火处理的时间范围为5min至1h。
在一个实施例中，在执行所述退火处理之后以及在形成所述接触件之前，所述方法还包括：在所述第一栅极结构、所述半导体层和所述第一有源区的一部分上形成阻挡层；形成所述接触件的步骤包括：蚀刻所述阻挡层以形成露出所述半导体层的一部分的开口；以及在所述开口中形成与所述半导体层连接的接触件。
在一个实施例中，所述方法还包括：形成位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区以及位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区；其中，所述第二有源区包括第五掺杂区，所述第三有源区包括第六掺杂区，所述第六掺杂区的导电类型与所述第五掺杂区的导电类型相反。
在一个实施例中，所述方法还包括：形成位于所述第二有源区上的第二栅极结构，和位于所述第三有源区上的第三栅极结构；在所述退火处理之后以及在形成所述接触件之前，所述方法还包括：对所述第二有源区执行第二掺杂，以在所述第五掺杂区中在所述第二栅极结构两侧分别形成第一源极和第一漏极；以及对所述第三有源区执行第三掺杂，以在所述第六掺杂区中在所述第三栅极结构两侧分别形成第二源极和第二漏极。
上述制造方法使得接触件形成在半导体层上，而没有与有源区直接接触，这样不会对有源区有直接损伤，减少传统工艺中因为接触件蚀刻造成的对有源区的损伤，而且可以使得形成接触件时所造成的缺陷远离由第二掺杂区和第一掺杂区形成的结型场，这样可以减少漏电流，提高器件性能。
进一步地，通过上述退火处理将半导体层中的掺杂物推进到第一掺杂区中的过程中，推进的深度和广度比较小，形成比较浅的结，该结的面积和周长也较小，因此也可以减小漏电流，提高器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示意性地示出现有技术中的CIS的电路连接图。
图1B是示意性地示出CIS部分电路结构的顶视图。
图1C是示意性地示出图1B中的结构沿着线A-A’截取的横截面示意图。
图2是示出根据本发明一个实施例的图像传感器的制造方法的流程图。
图3至图13是示意性地示出根据本发明一个实施例的图像传感器的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人对上述问题进行研究发现，如图1C所示，一种情况下，N型掺杂区121和P型阱区122形成的N/P结型场可能会影响到漏电流。例如，该N/P结的面积和周长越大，可能会产生更多的漏电流。另一种情况下，在通过蚀刻工艺形成金属接触件110时，该蚀刻将可能导致金属接触件110下面的硅产生晶格缺陷，从而也导致漏电流的产生。而FD的漏电流将会导致像素噪声，例如包括FPN(Fix pattern noise，固定模式噪声)和在最终图像中的闪烁像素等。
图2是示出根据本发明一个实施例的图像传感器的制造方法的流程图。
在步骤S201，提供半导体结构，该半导体结构包括：半导体衬底和位于该半导体衬底上的第一有源区，该第一有源区包括第一掺杂区。
在步骤S202，在第一有源区上形成掺杂的半导体层。例如，该步骤S202可以包括：在第一掺杂区上形成未掺杂的半导体层；以及对该未掺杂的半导体层执行第一掺杂从而形成掺杂的半导体层。其中，该第一掺杂使得半导体层的导电类型与第一掺杂区的导电类型相反。例如，该半导体层的材料可以包括多晶硅等。
在步骤S203，执行退火处理以使半导体层中的掺杂物扩散至第一掺杂区的表层，从而形成第二掺杂区，其中该第二掺杂区位于第一有源区的上表面。例如，该第二掺杂区的上表面为第一有源区的上表面的一部分。例如，第一掺杂区的导电类型与该第二掺杂区的导电类型相反。
在步骤S204，形成与半导体层连接的接触件。
上述制造方法使得接触件形成在半导体层上，而没有与有源区直接接触，这样不会对有源区有直接损伤，减少传统工艺中因为接触件蚀刻造成的对有源区的损伤，而且可以使得形成接触件时所造成的缺陷远离由第二掺杂区和第一掺杂区形成的结型场，这样可以减少漏电流，提高器件性能。
进一步地，通过上述退火处理将半导体层中的掺杂物推进到第一掺杂区中的过程中，推进的深度和广度比较小，形成比较浅的结，该结的面积和周长也较小，因此也可以减小漏电流，提高器件性能。
图3至图13是示意性地示出根据本发明一个实施例的图像传感器的制造过程中若干阶段的结构的横截面示意图。下面结合图3至图13详细描述根据本发明一个实施例的图像传感器的制造过程。
首先，如图3所示，提供半导体结构300。
如图3所示，该半导体结构300可以包括半导体衬底301。例如该半导体衬底301可以为硅衬底或者其他材料的衬底。需要说明的是，图3中示出的虚线仅是示例性地描述的不同结构的临界线，实际上并不一定存在这样的虚线，其他附图类似。
如图3所示，该半导体结构300还可以包括位于该半导体衬底300上的第一有源区311。该第一有源区311可以包括：第一掺杂区321(例如该第一掺杂区321可以是FD的一部分)。
在一个实施例中，该第一有源区311还可以包括：与该第一掺杂区321邻接的第三掺杂区323。需要说明的是，这里的术语“邻接”是指第一掺杂区321和第三掺杂区323沿水平方向左右接触。
在一个实施例中，该第三掺杂区323的导电类型与该第一掺杂区321的导电类型相反。例如，第一掺杂区321的导电类型为P型，该第三掺杂区323的导电类型为N型；或者，第一掺杂区321的导电类型为N型，该第三掺杂区323的导电类型为P型。在一个实施例中，如图3所示，该第一掺杂区321和该第三掺杂区323可以分别延伸到半导体衬底301中。如图3所示，第一掺杂区321的上表面可以为第一有源区311的上表面的一部分。
在一个实施例中，所述制造方法还可以包括：在形成掺杂的半导体层(后续将描述)之前，形成位于该第一有源区311上的第一栅极结构331。该第一栅极结构331在第一掺杂区321与第三掺杂区323邻接的部分之上。例如，该第一栅极结构331可以包括：位于第一有源区311上的第一栅极绝缘物层3312和在该第一栅极绝缘物层3312上的第一栅极3311。该第一栅极绝缘物层3312的材料例如可以包括二氧化硅。该第一栅极3311的材料例如可以包括多晶硅。可选地，该第一栅极结构331还可以包括位于第一栅极3311上的第一硬掩模层(图中未示出，例如氮化硅)。
在一个实施例中，如图3所示，该第一有源区311还可以包括：与第三掺杂区323邻接且与第一掺杂区321间隔开的第四掺杂区324。所谓第三掺杂区323与第四掺杂区324邻接是指第四掺杂区324和第三掺杂区323既沿竖直方向上下接触，也沿水平方向左右接触。该第四掺杂区324的一部分位于第一栅极结构331的下面。该第四掺杂区324的上表面可以为第一有源区311的上表面的一部分。其中，该第四掺杂区324的导电类型与第三掺杂区323的导电类型相反。例如，该第三掺杂区323的导电类型可以为N型，该第四掺杂区324的导电类型可以为P型。该第四掺杂区324与该第三掺杂区323形成光电二极管的PN结。
在一个实施例中，如图3所示，所述制造方法还可以包括:形成位于半导体衬底301上且与第一有源区311间隔开的第二有源区312以及位于半导体衬底301上且与第二有源区312间隔开的第三有源区313。例如，可以通过沟槽隔离部340将第二有源区312与第一有源区311间隔开，以及将第三有源区313与第二有源区312间隔开。该沟槽隔离部340可以包括形成在各个有源区周围的沟槽和填充该沟槽的绝缘物层(例如二氧化硅)。
如图3所示，该第二有源区312可以包括第五掺杂区325，该第三有源区313可以包括第六掺杂区326。优选地，该第五掺杂区325和该第六掺杂区326分别延伸到半导体衬底301中。例如，该第六掺杂区326的导电类型与该第五掺杂区325的导电类型相反。又例如，该第五掺杂区325的导电类型与第一掺杂区321的导电类型相同。
在一个实施例中，如图3所示，所述制造方法还可以包括：形成位于该第二有源区312上的第二栅极结构332，和位于该第三有源区313上的第三栅极结构333。
例如，该第二栅极结构332可以包括：位于第二有源区312上的第二栅极绝缘物层3322和在该第二栅极绝缘物层3322上的第二栅极3321。该第二栅极绝缘物层3322的材料例如可以包括二氧化硅。该第二栅极3321的材料例如可以包括多晶硅。可选地，该第二栅极结构332还可以包括位于第二栅极3321上的第二硬掩模层(图中未示出，例如氮化硅)。
例如，该第三栅极结构333可以包括：位于第三有源区313上的第三栅极绝缘物层3332和在该第三栅极绝缘物层3332上的第三栅极3331。该第三栅极绝缘物层3332的材料例如可以包括二氧化硅。该第三栅极3331的材料例如可以包括多晶硅。可选地，该第三栅极结构333还可以包括位于第三栅极3331上的第三硬掩模层(图中未示出，例如氮化硅)。
上述第二有源区312和其上的第二栅极结构、以及上述第三有源区313和其上的第三栅极结构333可以是用于形成逻辑电路的晶体管。
需要说明的是，为了避免遮蔽本发明的构思，图3中没有示出本领域所公知的一些细节。但是本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
此外，还需要说明的是，本发明中提及的有源区(例如第一有源区、第二有源区和第三有源区)可以是平面型器件的有源区，也可以是鳍片型器件的有源区，因此本发明的范围并不仅限于此。
接下来，如图4所示，例如通过沉积工艺在半导体结构300和第一栅极结构331上形成间隔物层420。例如该间隔物层420的材料可以包括：硅的氧化物和/或硅的氮化物等。
接下来，如图5所示，部分地蚀刻间隔物层420以露出第一掺杂区321的一部分。优选地，如图5所示，覆盖在第一栅极结构331侧面上的间隔物层被蚀刻形成第一部分间隔物4201。可选地，该部分地蚀刻间隔物层的步骤可以包括：在间隔物层420上形成图案化的第一掩模层(图中未示出，例如光致抗蚀剂)，该第一掩模层露出需要被蚀刻的部分间隔物层，例如露出位于第一掺杂区321之上的部分间隔物层。可选地，该部分地蚀刻间隔物层的步骤还可以包括：以该第一掩模层作为掩模，(例如通过湿法蚀刻工艺)蚀刻被露出的间隔物层的部分，去除位于第一掺杂区321之上的间隔物层的一部分。其中在被蚀刻的部分中，位于第一栅极结构侧面上的间隔物层的一部分形成第一部分间隔物4201。可选地，该部分地蚀刻间隔物层的步骤还可以包括：去除该第一掩模层。在一个实施例中，在上述部分地蚀刻间隔物层的步骤中，还可以露出沟槽隔离部340的一部分，如图5所示。
接下来，在第一掺杂区的被露出部分上形成掺杂的半导体层。
例如，如图6所示，在第一掺杂区321的被露出部分上形成未掺杂的半导体层530。该半导体层的材料例如可以包括多晶硅。在该步骤中，第一部分间隔物4201将该半导体层530和第一栅极结构331间隔开。可选地，该形成未掺杂的半导体层的步骤可以包括：在图5所示的半导体结构上形成覆盖该半导体结构的半导体层。可选地，该形成未掺杂的半导体层的步骤还可以包括：在半导体层上形成图案化的第二掩模层(图中未示出，例如光致抗蚀剂)，该第二掩模层覆盖在第一掺杂区321之上的半导体层的部分上，然后例如通过干法蚀刻工艺去除未被覆盖的半导体层的部分。该干法蚀刻停止在间隔物层420上。可选地，该形成未掺杂的半导体层的步骤还可以包括：去除该第二掩模层。
在一个实施例中，在形成未掺杂的半导体层之后以及在执行第一掺杂(后续将描述)之前，所述制造方法还可以包括：如图7所示，蚀刻剩余的间隔物层以形成覆盖在第一栅极结构331侧面上的第二部分间隔物4202。该第一部分间隔物4201和该第二部分间隔物4202分别位于第一栅极结构331的两侧，可以统称为间隔物420。在一个实施例中，如图7所示，在该蚀刻剩余的间隔物层的步骤中，在第二栅极结构332和第三栅极结构333的侧面上也形成了间隔物420。
接下来，如图8所示，对未掺杂的半导体层530执行第一掺杂从而形成掺杂的半导体层。该第一掺杂使得该半导体层530的导电类型与第一掺杂区321的导电类型相反。该第一掺杂可以作为后续形成第二掺杂区的准备条件，还可以使得在后续步骤中在该半导体层上形成接触件时使得接触件与该半导体层形成欧姆接触。
优选地，利用离子注入工艺执行所述第一掺杂。
在一个实施例中，第一掺杂区321的导电类型可以为P型，利用N型离子注入执行所述第一掺杂，使得半导体层530的导电类型为N型。例如，可以利用N型掺杂物(例如磷离子)执行该N型离子注入，该离子注入的剂量可以为1×104atom/cm2至1×106atom/cm2(例如可以为1×105atom/cm2)。
在另一个实施例中，第一掺杂区321的导电类型可以为N型，利用P型离子注入执行所述第一掺杂，使得半导体层530的导电类型为P型。例如，可以利用P型掺杂物(例如硼离子)执行该P型离子注入，该离子注入的剂量可以为1×104atom/cm2至1×106atom/cm2(例如可以为1×105atom/cm2)。
优选地，可以根据半导体层的厚度确定上述离子注入的能量，使得该离子注入的深度不超过该半导体层，也即，使得该离子注入不注入到第一掺杂区321中。这样有利于使得第一有源区不会因为该离子注入而导致出现缺陷。例如该半导体层的厚度可以为
Figure BDA0001185170970000121
至
Figure BDA0001185170970000122
(例如
Figure BDA0001185170970000123
或
Figure BDA0001185170970000124
)。
在一个实施例中，执行该第一掺杂的步骤可以包括：可以在图7所示的半导体结构上形成图案化的第三掩模层(图中未示出，例如光致抗蚀剂)，该第三掩模层露出半导体层530，而覆盖半导体结构的其他部分。可选地，执行该第一掺杂的步骤还可以包括：例如通过离子注入工艺对半导体层530执行上述第一掺杂。可选地，执行该第一掺杂的步骤还可以包括：去除该第三掩模层。
在另一个实施例中，也可以在形成半导体层的过程中直接形成掺杂的半导体层。
接下来，如图9所示，执行退火处理(可以称为第一退火处理)以使半导体层530中的掺杂物扩散至第一掺杂区321的表层，从而形成第二掺杂区322。其中该第二掺杂区322位于第一有源区311的上表面。例如，该第二掺杂区322的上表面为第一有源区311的上表面的一部分。该第二掺杂区322的导电类型与该第一掺杂区321的导电类型相反。例如，该第一掺杂区的导电类型可以为P型，该第二掺杂区的导电类型可以为N型。又例如，该第一掺杂区的导电类型可以为N型，该第二掺杂区的导电类型可以为P型。在一个实施例中，该退火处理的温度范围可以为700℃至1000℃，该退火处理的时间范围可以为5min至1h。例如，该退火处理的温度可以为750℃，该退火处理的时间可以为20min。
通过退火处理形成这里的第二掺杂区322，该第二掺杂区332与该第一掺杂区321可以形成结型场，例如可以形成N/P结，用于调节FD的电容。由于该退火处理在将半导体层530中的掺杂物推进到第一掺杂区321中的过程中，推进的深度和广度比较小(现有技术中利用例如在Si表面直接离子注入形成N/P结，形成的N/P结的深度和广度比较大)，因此间接形成浅的结型场，其面积和周长也较小，避免了Si表面直接离子注入造成的损伤，因此可以减小漏电流。
在一个实施例中，在所述退火处理之后，所述制造方法还可以包括：如图10所示，对第二有源区312执行第二掺杂，以在第五掺杂区325中在第二栅极结构332两侧分别形成第一源极531和第一漏极541。例如通过离子注入工艺执行该第二掺杂。例如第五掺杂区325可以为P型，则通过N型离子注入执行该第二掺杂。可选地，在退火处理之后，所述制造方法还可以包括：对第三有源区313执行第三掺杂，以在第六掺杂区326中在第三栅极结构333两侧分别形成第二源极532和第二漏极542。例如通过离子注入工艺执行该第三掺杂。例如第六掺杂区326可以为N型，则通过P型离子注入执行该第三掺杂。当然，本领域技术人员应该理解，上述第二掺杂和第三掺杂的顺序并不受限制，例如可以先进行第二掺杂，再进行第三掺杂；也可以先进行第三掺杂，再进行第二掺杂，因此本发明的范围并不仅限于此。
可选地，在进行第二掺杂和第三掺杂之后，还可以对半导体结构执行退火处理(可以称为第二退火处理)。该退火处理可以用于激活源极和漏极中的掺杂物。
在一个实施例中，在执行所述退火处理(第一退火处理)之后以及在形成接触件(后面将描述)之前，所述制造方法还可以包括：如图11所示，在第一栅极结构331、半导体层530和第一有源区311的一部分上形成阻挡层650。例如该阻挡层650可以为SAB(Salicideblock，硅化金属阻止区)，该阻挡层可以用于保护器件表面。该阻挡层650还形成在间隔物420的一部分上。
在一个实施例中，前面所述的第二掺杂和第三掺杂在该形成阻挡层650的步骤之前。
接下来，形成与半导体层连接的接触件。
在一个实施例中，可以结合图12和图13描述该形成接触件的步骤的过程。可选地，该形成接触件的步骤可以包括：如图12所示，
蚀刻阻挡层650以形成露出半导体层530的一部分的开口760。可选地，该形成接触件的步骤还可以包括：如图13所示，在开口760中形成与半导体层530连接的接触件870。例如该接触件870的材料可以包括：铜、铝或钨等金属。
至此，提供了根据本发明一个实施例的图像传感器的制造方法。
上述制造方法使得接触件形成在半导体层上，而没有与有源区直接接触，这样不会对有源区有直接损伤，减少传统工艺中因为接触件蚀刻造成的对有源区的损伤，而且可以使得形成接触件时所造成的缺陷或损伤远离结型场(例如由第二掺杂区和第一掺杂区形成的结型场)，这样可以减少漏电流，提高器件性能。
进一步地，通过上述退火处理(这里指第一退火处理)将半导体层中的掺杂物推进到第一掺杂区中的过程中，推进的深度和广度比较小，形成比较浅的结，该结的面积和周长也较小，因此也可以减小漏电流，提高器件性能。
在一个实施例中，在形成接触件之后，还可以采用现有技术进行后段制程(BackEnd Of Line，简称为BEOL)。
本发明还提供了一种图像传感器。下面结合图13详细描述根据本发明一个实施例的图像传感器。
如图13所示，该图像传感器可以包括：半导体衬底301。例如该半导体衬底301可以为硅衬底或者其他材料的衬底。
如图13所示，该图像传感器还可以包括：位于半导体衬底301上的第一有源区311。该第一有源区311可以包括：第一掺杂区321以及与该第一掺杂区321邻接的第二掺杂区322。在本发明中，所谓第一掺杂区321和第二掺杂区322邻接是指第一掺杂区321和第二掺杂区322至少沿竖直方向上下接触，在本实施例中，第一掺杂区321和第二掺杂区322还沿水平方向左右接触。该第二掺杂区322位于第一有源区311的上表面(例如，该第二掺杂区322的上表面为第一有源区311的上表面的一部分)，且该第二掺杂区322由半导体层(后面将描述)530中的掺杂物经退火扩散至第一掺杂区321的表层而成。
在一个实施例中，该第一掺杂区321的导电类型与该第二掺杂区322的导电类型相反。例如，该第一掺杂区321的导电类型可以为P型，该第二掺杂区322的导电类型可以为N型。又例如，该第一掺杂区321的导电类型可以为N型，该第二掺杂区322的导电类型可以为P型。该第二掺杂区322与该第一掺杂区321形成位于第一有源区中的结型场，该结型场为浅结。
如图13所示，该图像传感器还可以包括：位于第一有源区311之上的掺杂的半导体层530。例如，该半导体层530的导电类型与该第二掺杂区322的导电类型相同。该半导体层530的材料例如可以包括多晶硅。
如图13所示，该图像传感器还可以包括：位于半导体层530上的接触件870。例如该接触件870的材料可以包括：铜、铝或钨等金属。
在一个实施例中，如图13所示，第一有源区311还可以包括：与第一掺杂区321邻接的第三掺杂区323。该第三掺杂区323的导电类型与该第一掺杂区321的导电类型相反。例如，该第一掺杂区321的导电类型可以为P型，该第三掺杂区323的导电类型可以为N型。又例如，该第一掺杂区321的导电类型可以为N型，该第三掺杂区323的导电类型可以为P型。
在一个实施例中，如图13所示，第一掺杂区321和第三掺杂区323可以分别延伸到半导体衬底301中。
在一个实施例中，如图13所示，第一有源区311还可以包括：与第三掺杂区323邻接且与第一掺杂区321间隔开的第四掺杂区324。该第四掺杂区324的一部分位于第一栅极结构331(后面将描述)的下面。其中，第四掺杂区324的导电类型与第三掺杂区323的导电类型相反。该第四掺杂区324与该第三掺杂区323形成光电二极管的PN结。
在一个实施例中，如图13所示，该图像传感器还可以包括：位于第一有源区311上且在第一掺杂区321与第三掺杂区323邻接的部分之上的第一栅极结构331。例如，该第一栅极结构331可以包括：位于第一有源区311上的第一栅极绝缘物层3312和在该第一栅极绝缘物层3312上的第一栅极3311。该第一栅极绝缘物层3312的材料例如可以包括二氧化硅。该第一栅极3311的材料例如可以包括多晶硅。
在一个实施例中，如图13所示，该图像传感器还可以包括：位于第一有源区311上且在第一栅极结构331侧面上的间隔物420。该间隔物420可以包括分别在第一栅极结构331两侧的第一部分间隔物4201和第二部分间隔物4202。该间隔物420(例如第一部分间隔物4201)将半导体层530和第一栅极结构331间隔开。
在一个实施例中，如图13所示，该图像传感器还可以包括：覆盖在第一栅极结构331、半导体层530和第一有源区311的一部分上的阻挡层650。其中，接触件870穿过该阻挡层650从而与半导体层530接触。例如该阻挡层650可以为SAB。该阻挡层可以用于保护器件表面。
在一个实施例中，如图13所示，该图像传感器还可以包括：位于半导体衬底301上且与第一有源区311间隔开的第二有源区312以及位于半导体衬底301上且与该第二有源区312间隔开的第三有源区313。例如，可以通过沟槽隔离部340将第二有源区312与第一有源区311间隔开，以及将第三有源区313与第二有源区312间隔开。如图13所示，该第二有源区312可以包括第五掺杂区325，该第三有源区313可以包括第六掺杂区326。该第五掺杂区325和该第六掺杂区326可以分别延伸到半导体衬底301中。例如，该第六掺杂区326的导电类型与该第五掺杂区325的导电类型相反。
在一个实施例中，如图13所示，该图像传感器还可以包括：位于第二有源区312上的第二栅极结构332，和位于第三有源区313上的第三栅极结构333。
例如，该第二栅极结构332可以包括：位于第二有源区312上的第二栅极绝缘物层3322和在该第二栅极绝缘物层3322上的第二栅极3321。该第二栅极绝缘物层3322的材料例如可以包括二氧化硅。该第二栅极3321的材料例如可以包括多晶硅。
例如，该第三栅极结构333可以包括：位于第三有源区313上的第三栅极绝缘物层3332和在该第三栅极绝缘物层3332上的第三栅极3331。该第三栅极绝缘物层3332的材料例如可以包括二氧化硅。该第三栅极3331的材料例如可以包括多晶硅。
在一个实施例中，如图13所示，该图像传感器还可以包括：在第二有源区312中且位于第二栅极结构332两侧的第一源极531和第一漏极541。该第一源极531和该第一漏极541分别与第五掺杂区325邻接，即，该第一源极531和该第一漏极541既在水平方向上与第五掺杂区325接触，也在竖直方向上与第五掺杂区325接触。
在一个实施例中，如图13所示，该图像传感器还可以包括：在第三有源区313中且位于第三栅极结构333两侧的第二源极532和第二漏极542。该第二源极532和该第二漏极542分别与第六掺杂区326邻接，即，该第二源极532和该第二漏极542既在水平方向上与第六掺杂区326接触，也在竖直方向上与第六掺杂区326接触。
在一个实施例中，如图13所示，间隔物420还可以形成在第二栅极结构332和第三栅极结构333的侧面上。
在本发明的图像传感器中，接触件形成在半导体层上，而没有与有源区直接接触，这样不会对有源区有直接损伤，减少传统工艺中因为接触件蚀刻造成的对有源区的损伤，而且可以使得形成接触件时所造成的缺陷或损伤远离结型场(例如由第二掺杂区和第一掺杂区形成的结型场)，这样可以减少漏电流，提高器件性能。
进一步地，第二掺杂区与第一掺杂区形成的结型场为浅结，该浅结的深度和广度比较小，其面积和周长也较小，因此也可以减小漏电流，提高器件性能。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (23)

1.一种图像传感器，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的第一有源区；
位于所述第一有源区之上的掺杂的半导体层；以及
位于所述半导体层上的接触件；
其中，所述第一有源区包括：第一掺杂区、与所述第一掺杂区邻接的第二掺杂区以及与所述第一掺杂区邻接的第三掺杂区，所述第二掺杂区位于所述第一有源区的上表面，且所述第二掺杂区由所述半导体层中的掺杂物经退火扩散至所述第一掺杂区的表层而成，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反。
2.根据权利要求1所述的图像传感器，其特征在于，
所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反。
3.根据权利要求1所述的图像传感器，其特征在于，
所述半导体层的材料包括多晶硅。
4.根据权利要求1所述的图像传感器，其特征在于，还包括：
位于所述第一有源区上且在所述第一掺杂区与所述第三掺杂区邻接的部分之上的第一栅极结构。
5.根据权利要求4所述的图像传感器，其特征在于，还包括：
位于所述第一有源区上且在所述第一栅极结构侧面上的间隔物，其中所述间隔物将所述半导体层和所述第一栅极结构间隔开。
6.根据权利要求4所述的图像传感器，其特征在于，
所述第一有源区还包括：与所述第三掺杂区邻接且与所述第一掺杂区间隔开的第四掺杂区，所述第四掺杂区的一部分位于所述第一栅极结构的下面，
其中，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反。
7.根据权利要求4所述的图像传感器，其特征在于，还包括：
覆盖在所述第一栅极结构、所述半导体层和所述第一有源区的一部分上的阻挡层，其中，所述接触件穿过所述阻挡层从而与所述半导体层接触。
8.根据权利要求1所述的图像传感器，其特征在于，还包括：
位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区，以及位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区；
其中，所述第二有源区包括第五掺杂区，所述第三有源区包括第六掺杂区，所述第六掺杂区的导电类型与所述第五掺杂区的导电类型相反。
9.根据权利要求8所述的图像传感器，其特征在于，还包括：
位于所述第二有源区上的第二栅极结构，和位于所述第三有源区上的第三栅极结构；
在所述第二有源区中且位于所述第二栅极结构两侧的第一源极和第一漏极，所述第一源极和所述第一漏极分别与所述第五掺杂区邻接；以及
在所述第三有源区中且位于所述第三栅极结构两侧的第二源极和第二漏极，所述第二源极和所述第二漏极分别与所述第六掺杂区邻接。
10.一种图像传感器的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：半导体衬底和位于所述半导体衬底上的第一有源区，所述第一有源区包括第一掺杂区以及与所述第一掺杂区邻接的第三掺杂区，其中，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反；
在所述第一有源区上形成掺杂的半导体层；
执行退火处理以使所述半导体层中的掺杂物扩散至所述第一掺杂区的表层，从而形成第二掺杂区，其中所述第二掺杂区位于所述第一有源区的上表面；以及
形成与所述半导体层连接的接触件。
11.根据权利要求10所述的方法，其特征在于，形成掺杂的半导体层的步骤包括：
在所述第一掺杂区上形成未掺杂的半导体层；以及
对所述未掺杂的半导体层执行第一掺杂从而形成掺杂的半导体层，其中，所述第一掺杂使得所述半导体层的导电类型与所述第一掺杂区的导电类型相反。
12.根据权利要求10所述的方法，其特征在于，
所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反。
13.根据权利要求10所述的方法，其特征在于，
所述半导体层的材料包括多晶硅。
14.根据权利要求11所述的方法，其特征在于，
其中，利用离子注入执行所述第一掺杂，根据所述半导体层的厚度确定所述离子注入的能量，使得所述离子注入的深度不超过所述半导体层。
15.根据权利要求11所述的方法，其特征在于，还包括:
在形成所述掺杂的半导体层之前，形成位于所述第一有源区上的第一栅极结构。
16.根据权利要求15所述的方法，其特征在于，
在形成掺杂的半导体层之前，所述方法还包括：在所述半导体结构和第一栅极结构上形成间隔物层；以及部分地蚀刻所述间隔物层以露出所述第一掺杂区的一部分；
形成所述掺杂的半导体层的步骤包括：在所述第一掺杂区的被露出部分上形成掺杂的半导体层。
17.根据权利要求16所述的方法，其特征在于，
在部分地蚀刻所述间隔物层的步骤中，覆盖在所述第一栅极结构侧面上的所述间隔物层被蚀刻形成第一部分间隔物；
在形成所述半导体层的步骤中，所述第一部分间隔物将所述半导体层和所述第一栅极结构间隔开；
在形成所述未掺杂的半导体层之后，以及在对所述未掺杂的半导体层执行第一掺杂之前，所述方法还包括：蚀刻剩余的间隔物层以形成覆盖在所述第一栅极结构侧面上的第二部分间隔物。
18.根据权利要求15所述的方法，其特征在于，所述第一栅极结构在所述第一掺杂区与所述第三掺杂区邻接的部分之上。
19.根据权利要求18所述的方法，其特征在于，
所述第一有源区还包括：与所述第三掺杂区邻接且与所述第一掺杂区间隔开的第四掺杂区，所述第四掺杂区的一部分位于所述第一栅极结构的下面，
其中，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反。
20.根据权利要求10的方法，其特征在于，
所述退火处理的温度范围为700℃至1000℃，
所述退火处理的时间范围为5min至1h。
21.根据权利要求15的方法，其特征在于，
在执行所述退火处理之后以及在形成所述接触件之前，所述方法还包括：在所述第一栅极结构、所述半导体层和所述第一有源区的一部分上形成阻挡层；
形成所述接触件的步骤包括：蚀刻所述阻挡层以形成露出所述半导体层的一部分的开口；以及在所述开口中形成与所述半导体层连接的接触件。
22.根据权利要求10的方法，其特征在于，
所述方法还包括：
形成位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区以及位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区；
其中，所述第二有源区包括第五掺杂区，所述第三有源区包括第六掺杂区，所述第六掺杂区的导电类型与所述第五掺杂区的导电类型相反。
23.根据权利要求22的方法，其特征在于，
所述方法还包括：形成位于所述第二有源区上的第二栅极结构，和位于所述第三有源区上的第三栅极结构；
在所述退火处理之后以及在形成所述接触件之前，所述方法还包括：
对所述第二有源区执行第二掺杂，以在所述第五掺杂区中在所述第二栅极结构两侧分别形成第一源极和第一漏极；以及
对所述第三有源区执行第三掺杂，以在所述第六掺杂区中在所述第三栅极结构两侧分别形成第二源极和第二漏极。
CN201611180246.7A 2016-12-20 2016-12-20 图像传感器及其制造方法 Active CN108206193B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611180246.7A CN108206193B (zh) 2016-12-20 2016-12-20 图像传感器及其制造方法
US15/820,547 US20180175082A1 (en) 2016-12-20 2017-11-22 Image sensor and manufacturing method therefor
EP17207912.1A EP3340304A1 (en) 2016-12-20 2017-12-18 Image sensor and manufacturing method therefor
US16/392,087 US10784296B2 (en) 2016-12-20 2019-04-23 Image sensor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611180246.7A CN108206193B (zh) 2016-12-20 2016-12-20 图像传感器及其制造方法

Publications (2)

Publication Number Publication Date
CN108206193A CN108206193A (zh) 2018-06-26
CN108206193B true CN108206193B (zh) 2020-11-13

Family

ID=60673781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611180246.7A Active CN108206193B (zh) 2016-12-20 2016-12-20 图像传感器及其制造方法

Country Status (3)

Country Link
US (2) US20180175082A1 (zh)
EP (1) EP3340304A1 (zh)
CN (1) CN108206193B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109246370B (zh) * 2018-11-19 2021-04-27 德淮半导体有限公司 图像传感器、其制作方法和操作方法以及成像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US7071505B2 (en) * 2003-06-16 2006-07-04 Micron Technology, Inc. Method and apparatus for reducing imager floating diffusion leakage
US7498188B2 (en) * 2004-09-02 2009-03-03 Aptina Imaging Corporation Contacts for CMOS imagers and method of formation
US8158988B2 (en) * 2008-06-05 2012-04-17 International Business Machines Corporation Interlevel conductive light shield
JP5387212B2 (ja) * 2009-07-31 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20120110193A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 불순물 도핑 방법 및 이를 이용한 씨모스 이미지 센서의 제조 방법
WO2013190759A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 固体撮像素子及びその製造方法
KR101978450B1 (ko) * 2012-12-21 2019-05-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
CN107634056B (zh) * 2016-07-07 2021-06-29 联华电子股份有限公司 半导体装置及其形成方法

Also Published As

Publication number Publication date
EP3340304A1 (en) 2018-06-27
US20190252422A1 (en) 2019-08-15
US10784296B2 (en) 2020-09-22
US20180175082A1 (en) 2018-06-21
CN108206193A (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
US9099321B2 (en) Method for fabricating power semiconductor device
US10446648B2 (en) Semiconductor device and manufacturing method thereof
US9984939B2 (en) Well implantation process for FinFET device
JP5161475B2 (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
KR101598074B1 (ko) 반도체 소자 및 그의 제조방법
US20150054064A1 (en) Power semiconductor device with super junction structure and interlaced, grid-type trench network
US20080308868A1 (en) High voltage metal oxide semiconductor transistor and fabrication method thereof
CN108206193B (zh) 图像传感器及其制造方法
CN108206194B (zh) 图像传感器及其制造方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
TWI662687B (zh) 半導體裝置及其製造方法
KR101163224B1 (ko) 듀얼 폴리게이트 형성방법 및 이를 이용한 반도체소자의 제조방법
KR100649821B1 (ko) 반도체소자의 트랜지스터 제조방법
US20080286920A1 (en) Method for manufacturing semiconductor device
TWI614898B (zh) 終止區結構及其製造方法
TWI529927B (zh) 超級接面功率元件之主動晶胞結構及其製造方法
JPH1174283A (ja) 高速バイポーラトランジスタ及びその製造方法
JP2017183668A (ja) 固体撮像装置の製造方法
CN105576014A (zh) 肖特基二极管及其制造方法
TWI619248B (zh) 具有凹槽結構的金屬氧化半導體元件及其製造方法
KR20080006268A (ko) 터널링 전계 효과 트랜지스터의 제조 방법
US10644130B2 (en) Metal-oxide-semiconductor field-effect transistor with spacer over gate
TWI565006B (zh) 記憶元件的製造方法
CN113327896A (zh) 一种半导体器件的制造方法
KR102044468B1 (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant