CN113611717A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN113611717A
CN113611717A CN202110865147.7A CN202110865147A CN113611717A CN 113611717 A CN113611717 A CN 113611717A CN 202110865147 A CN202110865147 A CN 202110865147A CN 113611717 A CN113611717 A CN 113611717A
Authority
CN
China
Prior art keywords
gate trench
oxide layer
substrate
sides
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110865147.7A
Other languages
English (en)
Inventor
董立群
张磊
顾珍
王奇伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202110865147.7A priority Critical patent/CN113611717A/zh
Publication of CN113611717A publication Critical patent/CN113611717A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种半导体器件的制备方法，包括：提供衬底，所述衬底包括光电二极管区和浮动扩散区，在所述衬底上依次形成第一氧化层及掩膜层；依次刻蚀所述掩膜层、所述第一氧化层及所述衬底的部分深度，以在所述衬底中形成栅极沟槽，所述栅极沟槽位于所述光电二极管区和所述浮动扩散区之间；利用湿法刻蚀工艺沿所述栅极沟槽的两侧横向刻蚀所述第一氧化层，以去除所述第一氧化层的部分横向宽度；以及，利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角，从而使得所述栅极沟槽顶部两侧的尖角圆化。本发明减少了器件白色像素的产生，以提高器件的电性能。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
CMOS图像传感器是将光学图像转换为电信号的半导体器件，CMOS图像传感器广泛应用于手机摄像、工业检测、安防等领域。随着CMOS图像传感器中像素尺寸的不断缩小，为了获得更好的满阱容量，像素区的离子注入深度越来越深，会导致光电二极管比较深处的电子传输效率降低，CMOS图像传感器读取速度慢，从而导致图像出现拖尾等现象影响图像质量，垂直栅工艺的提出可以有效提高电子传输效率，垂直栅工艺是将传统的平面沟道变为深入光电二极管内部的栅极沟槽，使电子的传输通道倍增，提高电子传输效率，有利于改善图像拖尾现象以提升CMOS图像传感器的满阱容量。然而，在栅极沟槽的刻蚀工艺中，采用的等离子体刻蚀会对衬底表面产生损伤形成缺陷，这些缺陷会形成一个个活性很强的能量带，这就允许了热量的生成以及少数载流子的复合产生光子，即白色像素，若栅极沟槽顶部的两侧存在尖角，会导致尖端现象，产生白色像素，从而影响器件的电性能。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，减少器件白色像素的产生，以提高器件的电性能。
为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
提供衬底，所述衬底包括光电二极管区和浮动扩散区，在所述衬底上依次形成第一氧化层及掩膜层；
依次刻蚀所述掩膜层、所述第一氧化层及所述衬底的部分深度，以在所述衬底中形成栅极沟槽，所述栅极沟槽位于所述光电二极管区和所述浮动扩散区之间；
利用湿法刻蚀工艺沿所述栅极沟槽的两侧横向刻蚀所述第一氧化层，以去除所述第一氧化层的部分横向宽度；以及，
利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角，以使所述栅极沟槽顶部两侧的尖角圆化。
可选的，在利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角之后，还包括对所述栅极沟槽两侧的衬底进行离子注入。
可选的，对所述栅极沟槽两侧的衬底进行硼离子注入。
可选的，所述栅极沟槽的一侧的第一氧化层被去除的部分的横向宽度为
Figure BDA0003187310680000021
可选的，所述湿法刻蚀工艺的刻蚀剂包括NH4F溶液和HF溶液。
可选的，所述第一氧化层的厚度为
Figure BDA0003187310680000022
可选的，所述栅极沟槽的深度为
Figure BDA0003187310680000023
所述栅极沟槽的横向宽度为100nm～130nm。
可选的，利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角时形成第二氧化层，所述第二氧化层至少覆盖所述栅极沟槽的内壁以及所述栅极沟槽两侧裸露的所述衬底，所述第二氧化层的厚度为
Figure BDA0003187310680000024
可选的，形成所述第二氧化层之后，利用湿法刻蚀工艺依次去除所述第二氧化层及所述掩膜层。
可选的，在利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角之后，还包括在所述栅极沟槽内形成栅极结构。
在本发明提供的一种半导体器件的制备方法中，提供衬底，衬底包括光电二极管区和浮动扩散区，在衬底上依次形成第一氧化层及掩膜层；依次刻蚀掩膜层、第一氧化层及衬底的部分深度，以在衬底中形成栅极沟槽，栅极沟槽位于光电二极管区和浮动扩散区之间；利用湿法刻蚀工艺沿栅极沟槽的两侧横向刻蚀第一氧化层，以去除第一氧化层的部分横向宽度；以及，利用ISSG工艺氧化栅极沟槽顶部两侧的尖角，从而使得栅极沟槽顶部两侧的尖角圆化。本发明通过先横向刻蚀去除第一氧化层的部分横向宽度，显露出栅极沟槽顶部的两侧，然后利用ISSG工艺氧化栅极沟槽顶部两侧的尖角，使栅极沟槽顶部两侧的尖角圆化，能够减轻由于栅极沟槽两侧的尖角引起的尖端放电现象，从而减少白色像素的产生，以提高器件的电性能。
附图说明
图1为本发明一实施例提供的半导体器件的制备方法的流程图；
图2A～2G为本发明一实施例提供的半导体器件的制备方法的相应步骤的剖面示意图；
其中，附图标记为：
10-衬底；11-光电二极管区；12-浮动扩散区；21-第一氧化层；22-掩膜层；23-含碳层；24-抗反射涂层；25-图形化的光刻胶层；26-开口；30-栅极沟槽；40-第二氧化层；50-第三氧化层；60-多晶硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的半导体器件的制备方法的流程图。本实施例提供了一种半导体器件的制备方法，减少器件白色像素的产生，以提高器件的电性能。请参阅图1，半导体器件的制备方法包括：
步骤S1：提供衬底，衬底包括光电二极管区和浮动扩散区，在衬底上依次形成第一氧化层及掩膜层；
步骤S2：依次刻蚀掩膜层、第一氧化层及衬底的部分深度，以在衬底中形成栅极沟槽，栅极沟槽位于光电二极管区和浮动扩散区之间；
步骤S3：利用湿法刻蚀工艺沿栅极沟槽的两侧横向刻蚀第一氧化层，以去除第一氧化层的部分横向宽度；以及，
步骤S4：利用ISSG工艺氧化栅极沟槽顶部两侧的尖角，从而使得栅极沟槽顶部两侧的尖角圆化。
图2A～2G为本实施例提供的半导体器件的制备方法的相应步骤的剖面示意图，下面结合图2A～2G对本实施例提供的半导体器件的制备方法进行详细说明。
请参考图2A，执行步骤S1：提供衬底10，衬底10包括光电二极管区11和浮动扩散区12，在衬底10上依次形成第一氧化层21及掩膜层22。
具体的，衬底10的材质包括的材质包括硅、锗、镓、氮或碳中的一种或多种。衬底10中形成有光电二极管区11和浮动扩散区12，通过对衬底10进行两次离子注入以形成光电二极管区11，其中第一次离子注入和第二次离子注入的离子类型不同，若第一次离子注入的离子类型为P型形成P型半导体区域，则第二次离子注入的离子类型为N型形成N型半导体区域；若第一次离子注入的离子类型为N型形成N型半导体区域，则第二次离子注入的离子类型为P型形成P型半导体区域，两次离子注入形成的N型半导体区域与P型半导体区域之间形成PN结，以构成光电二极管区11。通过对衬底10进行离子注入形成浮动扩散区12，形成浮动扩散区12的离子注入的离子类型为N型或P型，具体示实际情况而定。为了将光电二极管区11的电子传输至浮动扩散区12，进而被读取，后续工艺需要在衬底10中形成栅极沟槽，电子经过栅极沟槽转移到浮动扩散区12。
在衬底10上依次形成第一氧化层21、掩膜层22、含碳层23、抗反射涂层24及图形化的光刻胶层25，其中第一氧化层21作为牺牲氧化层，避免掩膜层22直接与衬底10接触，也类似于刻蚀缓冲层；含碳层23是由于需要形成高深宽比的栅极沟槽而形成的。在本实施例中，采用化学气相沉积形成第一氧化层21、掩膜层22、含碳层23及抗反射涂层24；采用旋涂光刻胶，对光刻胶进行曝光显影形成图形化的光刻胶层25，图形化的光刻胶层25具有开口26。在本实施例中，掩膜层22的材质可为氮化硅，含碳层23的材质可为不定形碳，不定形碳具有较好的透光性，便于在光刻中层对准，并且具有较高的刻蚀选择比易于刻蚀形成高深宽比的栅极沟槽，且容易去除，但不限于上述的材质，具体材质视实际情况而定。在本实施例中，第一氧化层21的厚度可为
Figure BDA0003187310680000041
掩膜层22的厚度可为
Figure BDA0003187310680000042
含碳层23的厚度可为
Figure BDA0003187310680000043
抗反射涂层24的厚度可为
Figure BDA0003187310680000044
但不限于上述的厚度范围，具体厚度示实际情况而定。
请参考图2B，执行步骤S2：依次刻蚀掩膜层22、第一氧化层21及衬底10的部分深度，以在衬底10中形成栅极沟槽30，栅极沟槽30位于光电二极管区11和浮动扩散区12之间。
具体的，沿着开口26依次刻蚀抗反射涂层24、含碳层23、掩膜层22、第一氧化层21及衬底10的部分深度，以在衬底10中形成栅极沟槽30，栅极沟槽30位于光电二极管区11和浮动扩散区12之间。在刻蚀抗反射涂层24、含碳层23、掩膜层22、第一氧化层21及衬底10的部分深度时，使图形化的光刻胶层25、抗反射涂层24及含碳层23被同步刻蚀去除，以节省工序。在本实施例中，栅极沟槽30为圆柱形，栅极沟槽30的深度可为
Figure BDA0003187310680000051
栅极沟槽30的宽度可为100nm～130nm，但不限于此深度和宽度。栅极沟槽30可延伸至光电二极管区11所在的深度，具有一定深度的栅极沟槽30有利于光电二极管区11中的电子转移，栅极沟槽30的具体深度示实际情况而定。
请参考图2C，执行步骤S3：利用湿法刻蚀工艺沿栅极沟槽的两侧横向刻蚀第一氧化层21，以去除第一氧化层21的部分横向宽度。
具体的，利用湿法刻蚀工艺沿栅极沟槽30的两侧横向刻蚀第一氧化层21，以去除第一氧化层21的部分横向宽度，以使栅极沟槽30顶部两侧的尖角显露出来，即栅极沟槽30顶部两侧的衬底10的部分表面显露出来。由于栅极沟槽30顶部两侧存在尖角，容易形成尖端放电，产生白色像素，影响器件的电性能，因此将栅极沟槽30顶部两侧的尖角显露出来，便于后续工艺对其进行处理，以改善栅极沟槽30顶部两侧的尖角的尖锐度，使栅极沟槽30顶部两侧的尖角圆化。在本实施例中，选择对掩膜层22选择比较高的刻蚀剂，即刻蚀剂对掩膜层22的影响很小，主要刻蚀第一氧化层21，湿法刻蚀工艺的刻蚀剂可为NH4F和HF的混合溶液，但不限于此溶液。在本实施例中，栅极沟槽30的一侧的第一氧化层21被去除的部分的横向宽度可为
Figure BDA0003187310680000052
但不限于此厚度，具体示实际情况而定。
请参考图2D，执行步骤S4：利用ISSG工艺氧化栅极沟槽30顶部两侧的尖角，从而使得栅极沟槽30顶部两侧的尖角圆化。
具体的，采用ISSG工艺在氧化栅极沟槽30顶部两侧的尖角，同时在栅极沟槽30的内壁上形成了第二氧化层40以及第二氧化层40覆盖栅极沟槽30两侧裸露的衬底10。原位水汽生成(In-Situ steam Generation，ISSG)工艺是一种高温工艺，在低压高温环境下，以氢气与氧气为原料的氧化层生长过程，并且ISSG工艺能够有效地改善氧化层薄膜致密性。由于栅极沟槽30顶部两侧的对应的尖角显露了出来，在ISSG工艺环境下，具体是在氧气和氢气下，会氧化栅极沟槽30顶部两侧的衬底10，使栅极沟槽30顶部两侧的尖角圆化，因此减轻尖端放电的现象，减少白色像素，以提高器件的电性能。在采用ISSG工艺氧化栅极沟槽30顶部两侧的尖角同时，会氧化部分的掩膜层22。在本实施例中，第二氧化层40的厚度可为
Figure BDA0003187310680000061
但不限于此厚度范围，具体厚度示实际情况而定。
在利用ISSG工艺氧化栅极沟槽30顶部两侧的尖角之后，对栅极沟槽30两侧的衬底10进行离子注入，除了栅极沟槽30外的其它表面上都有掩膜层22阻挡，第二氧化层40可作为离子注入牺牲层。对栅极沟槽30进行离子注入的作用是在栅极沟槽30边缘和光电二极管区11间形成耗尽层(图中未示出)，耗尽层能够减少电子溢出，减少白色像素的产生。在本实施例中，对第二氧化层40进行离子注入的离子可为硼离子。
请参考图2E，进一步地，在对栅极沟槽30进行离子注入之后，采用湿法刻蚀工艺依次去除第二氧化层40及掩膜层22。在本实施例中，采用氢氟酸溶液去除第二氧化层40，由于掩膜层22的材质为氮化硅，采用磷酸溶液去除掩膜层22，但不限于此溶液，具体示实际情况而定。
请参考图2F及图2G，进一步地，在采用湿法刻蚀工艺依次去除第二氧化层40及掩膜层22在栅极沟槽30内形成栅极结构，具体在栅极沟槽30的内壁上形成第三氧化层50，第三氧化层50作为栅氧化层，在本实施例中，第三氧化层50的厚度可为
Figure BDA0003187310680000062
进而，在栅极沟槽30中填充多晶硅层60以构成栅极结构，光电二极管区11中的电子通过栅极结构能够快速的转移到浮动扩散区12中，提高电子的转移效率。
综上，在本发明提供的一种半导体器件的制备方法中，提供衬底，衬底包括光电二极管区和浮动扩散区，在衬底上依次形成第一氧化层及掩膜层；依次刻蚀掩膜层、第一氧化层及衬底的部分深度，以在衬底中形成栅极沟槽，栅极沟槽位于光电二极管区和浮动扩散区之间；利用湿法刻蚀工艺沿栅极沟槽的两侧横向刻蚀第一氧化层，以去除第一氧化层的部分横向宽度；以及，利用ISSG工艺氧化栅极沟槽顶部两侧的尖角，从而使得栅极沟槽顶部两侧的尖角圆化。本发明通过先横向刻蚀去除第一氧化层的部分横向宽度，显露出栅极沟槽顶部的两侧，然后利用ISSG工艺氧化栅极沟槽顶部两侧的尖角，使栅极沟槽顶部两侧的尖角圆化，能够减轻由于栅极沟槽两侧的尖角引起的尖端放电现象，从而减少白色像素的产生，以提高器件的电性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底包括光电二极管区和浮动扩散区，在所述衬底上依次形成第一氧化层及掩膜层；
依次刻蚀所述掩膜层、所述第一氧化层及所述衬底的部分深度，以在所述衬底中形成栅极沟槽，所述栅极沟槽位于所述光电二极管区和所述浮动扩散区之间；
利用湿法刻蚀工艺沿所述栅极沟槽的两侧横向刻蚀所述第一氧化层，以去除所述第一氧化层的部分横向宽度；以及，
利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角，以使所述栅极沟槽顶部两侧的尖角圆化。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，在利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角之后，还包括对所述栅极沟槽两侧的衬底进行离子注入。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，对所述栅极沟槽两侧的衬底进行硼离子注入。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述栅极沟槽的一侧的第一氧化层被去除的部分的横向宽度为
Figure FDA0003187310670000011
5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂包括NH4F溶液和HF溶液。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一氧化层的厚度为
Figure FDA0003187310670000012
7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述栅极沟槽的深度为
Figure FDA0003187310670000013
所述栅极沟槽的横向宽度为100nm～130nm。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角时形成第二氧化层，所述第二氧化层至少覆盖所述栅极沟槽的内壁以及所述栅极沟槽两侧裸露的所述衬底，所述第二氧化层的厚度为
Figure FDA0003187310670000014
9.如权利要求8所述的半导体器件的制备方法，其特征在于，形成所述第二氧化层之后，利用湿法刻蚀工艺依次去除所述第二氧化层及所述掩膜层。
10.如权利要求1所述的半导体器件的制备方法，其特征在于，在利用ISSG工艺氧化所述栅极沟槽顶部两侧的尖角之后，还包括在所述栅极沟槽内形成栅极结构。
CN202110865147.7A 2021-07-29 2021-07-29 半导体器件的制备方法 Pending CN113611717A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110865147.7A CN113611717A (zh) 2021-07-29 2021-07-29 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110865147.7A CN113611717A (zh) 2021-07-29 2021-07-29 半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN113611717A true CN113611717A (zh) 2021-11-05

Family

ID=78338576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110865147.7A Pending CN113611717A (zh) 2021-07-29 2021-07-29 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN113611717A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831868A (zh) * 2023-01-06 2023-03-21 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021870A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
KR20150062487A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이미지 센서
CN112259569A (zh) * 2020-10-30 2021-01-22 上海华力微电子有限公司 图像传感器及图像传感器像素结构的形成方法
CN112614860A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 垂直栅半导体器件的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021870A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
KR20150062487A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이미지 센서
CN112259569A (zh) * 2020-10-30 2021-01-22 上海华力微电子有限公司 图像传感器及图像传感器像素结构的形成方法
CN112614860A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 垂直栅半导体器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831868A (zh) * 2023-01-06 2023-03-21 合肥晶合集成电路股份有限公司 半导体器件的制备方法
CN115831868B (zh) * 2023-01-06 2023-05-12 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Similar Documents

Publication Publication Date Title
EP2057675B1 (en) Implant at shallow trench isolation corner
KR101879929B1 (ko) 반도체 디바이스 및 그 제조 방법
KR960006714B1 (ko) 반도체 장치의 제조 방법
TW202114240A (zh) 光偵測器
US20060276014A1 (en) Self-aligned high-energy implantation for deep junction structure
US8460993B2 (en) Method for fabricating CMOS image sensor with plasma damage-free photodiode
TW201409714A (zh) 半導體裝置及其製造方法
CN111785724A (zh) 闪存器件的形成方法
CN113611717A (zh) 半导体器件的制备方法
US7537971B2 (en) Method for fabricating CMOS image sensor
CN108091662B (zh) 提高离子注入区的深宽比的制造方法
CN113611600A (zh) 半导体器件的制备方法
CN110190080A (zh) 图像传感器及其形成方法
CN115732521A (zh) 具有竖直转移栅极的图像传感器
CN114725147A (zh) 一种图像传感器及其制造方法
CN114883353A (zh) 一种图像传感器及其制造方法
CN113594031A (zh) 半导体器件的制备方法
JPH0730091A (ja) 固体撮像装置の製造方法
KR100518868B1 (ko) 이미지센서 및 그 제조방법
CN106549029B (zh) 形成图像传感器器件中的多晶硅栅极结构的方法
CN211480035U (zh) 一种半导体器件
US20230275164A1 (en) Image Sensor and Method for Forming the Same
CN109786337B (zh) 半导体结构及其形成方法
KR100680943B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100900152B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination