CN113611600A - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN113611600A CN113611600A CN202110865223.4A CN202110865223A CN113611600A CN 113611600 A CN113611600 A CN 113611600A CN 202110865223 A CN202110865223 A CN 202110865223A CN 113611600 A CN113611600 A CN 113611600A
- Authority
- CN
- China
- Prior art keywords
- substrate
- oxide layer
- etching
- layer
- gate trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 51
- 239000002245 particle Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 229910052799 carbon Inorganic materials 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 3
- 239000013618 particulate matter Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 8
- 238000002360 preparation method Methods 0.000 abstract description 5
- 239000006117 anti-reflective coating Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000027756 respiratory electron transport chain Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供了一种半导体器件的制备方法，包括：提供衬底，在所述衬底上形成氧化层；对所述衬底进行离子注入以在所述衬底中形成光电二极管区和浮动扩散区；刻蚀以去除所述氧化层表面的颗粒物；以及，刻蚀所述氧化层和所述衬底的部分厚度以在所述衬底中形成栅极沟槽，所述栅极沟槽位于所述光电二极管区和所述浮动扩散区之间。本发明减少了栅极沟槽的刻蚀缺陷，以提高器件的电性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
CMOS图像传感器是将光学图像转换为电信号的半导体器件，CMOS图像传感器广泛应用于手机摄像、工业检测、安防等领域。随着CMOS图像传感器中像素尺寸的不断缩小，为了获得更好的满阱容量，像素区的离子注入深度越来越深，会导致光电二极管比较深处的电子传输效率降低，CMOS图像传感器读取速度慢，从而导致图像出现拖尾等现象影响图像质量，垂直栅工艺的提出可以有效提高电子传输效率，垂直栅工艺是将传统的平面沟道变为深入光电二极管内部的栅极沟槽，使电子的传输通道倍增，提高电子传输效率，有利于改善图像拖尾现象以提升CMOS图像传感器的满阱容量。然而，在栅极沟槽的刻蚀工艺中，若衬底上的其它材料层中存在过多的杂质，杂质会影响栅极沟槽的刻蚀，可能会导致栅极沟槽的刻蚀均匀性较差或是导致栅极沟槽刻蚀不开难以形成栅极沟槽的刻蚀缺陷，刻蚀均匀性较差会导致电场均匀性较差，刻蚀不开会导致电子传输效率低或是电子难以传输等问题，从而影响器件的电性能。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，以减少栅极沟槽的刻蚀缺陷，提高器件的电性能。
为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
提供衬底，在所述衬底上形成氧化层；
对所述衬底进行离子注入以在所述衬底中形成光电二极管区和浮动扩散区；
刻蚀以去除所述氧化层表面的颗粒物；以及，
刻蚀所述氧化层和所述衬底的部分厚度以在所述衬底中形成栅极沟槽，所述栅极沟槽位于所述光电二极管区和所述浮动扩散区之间。
可选的，所述颗粒物由对所述衬底进行离子注入以形成所述光电二极管区和所述浮动扩散区的步骤产生，采用湿法刻蚀工艺去除所述氧化层表面的颗粒物。
可选的，所述湿法刻蚀工艺的刻蚀剂包括氨水和双氧水。
可选的，刻蚀以去除所述氧化层表面的颗粒物时，还去除所述氧化层的部分厚度。
可选的，在所述衬底上形成所述氧化层时，所述氧化层的厚度为
可选的，去除的所述氧化层的厚度为
可选的，所述栅极沟槽的深度为
所述栅极沟槽的横向宽度为100nm～130nm。
可选的，去除所述颗粒物之后，刻蚀所述氧化层和所述衬底的部分厚度以在所述衬底中形成所述栅极沟槽之前，还包括：
在所述氧化层上依次形成掩膜层、含碳层、抗反射涂层及图形化的光刻胶层；
以所述图形化的光刻胶层为掩模依次刻蚀所述抗反射涂层、所述含碳层及所述掩膜层以形成开口；以及，
沿着所述开口向下刻蚀所述氧化层和所述衬底的部分厚度，且同时去除所述掩膜层的至少部分厚度、所述含碳层、所述抗反射涂层及所述图形化的光刻胶层。
可选的，所述掩膜层的厚度为
可选的，所述含碳层的厚度为
在本发明提供的一种半导体器件的制备方法中，提供衬底，在衬底上形成氧化层；对衬底进行离子注入以在衬底中形成光电二极管区和浮动扩散区；刻蚀以去除氧化层表面的颗粒物；以及，刻蚀氧化层和衬底的部分厚度以在衬底中形成栅极沟槽，栅极沟槽位于光电二极管区和浮动扩散区之间。本发明通过去除氧化层表面的颗粒物，在形成栅极沟槽时，以使栅极沟槽的刻蚀更均匀，同时更易刻蚀形成栅极沟槽，避免栅极沟槽的刻蚀均匀性较差或栅极沟槽刻蚀不开的现象，以减少栅极沟槽的刻蚀缺陷，当栅极沟槽的刻蚀均匀性较好，则栅极沟槽的电场均匀性较好，从而提高器件的电性能。
附图说明
图1为本发明一实施例提供的半导体器件的制备方法的流程图；
图2A～2D为本发明一实施例提供的半导体器件的制备方法的相应步骤的剖面示意图；
其中，附图标记为：
10-衬底；11-光电二极管区；12-浮动扩散区；21-氧化层；22-掩膜层；23-含碳层；24-抗反射涂层；25-图形化的光刻胶层；30-栅极沟槽。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的半导体器件的制备方法的流程图。本实施例提供一种半导体器件的制备方法，以减少栅极沟槽的刻蚀缺陷，提高器件的电性能。
请参考图1，半导体器件的制备方法包括：
步骤S1：提供衬底，在衬底上形成氧化层；
步骤S2：对衬底进行离子注入以在衬底中形成光电二极管区和浮动扩散区；
步骤S3：刻蚀以去除氧化层表面的颗粒物；以及，
步骤S4：刻蚀氧化层和衬底的部分厚度以在衬底中形成栅极沟槽，栅极沟槽位于光电二极管区和浮动扩散区之间。
图2A～2D为本实施例提供的半导体器件的制备方法的相应步骤的剖面示意图，下面结合附图2A～2D对本实施例提供的半导体器件的制备方法进行详细说明。
请参考图2A，执行步骤S1：提供衬底10，在衬底10上形成氧化层21。
具体的，衬底10的材质包括的材质包括硅、锗、镓、氮或碳中的一种或多种。在衬底10上形成氧化层21，氧化层21作为后续工艺的牺牲氧化层和刻蚀缓冲层。在本实施例中，氧化层21的厚度可为
其中
为厚度单位埃，但不限于此厚度范围，具体厚度示实际情况而定。
请参考图2A，执行步骤S2：对衬底10进行离子注入以在衬底10中形成光电二极管区11和浮动扩散区12。
具体的，衬底10中形成有光电二极管区11和浮动扩散区12，通过对衬底10进行两次离子注入以形成光电二极管区11，其中第一次离子注入和第二次离子注入的离子类型不同，若第一次离子注入的离子类型为P型形成P型半导体区域，则第二次离子注入的离子类型为N型形成N型半导体区域；若第一次离子注入的离子类型为N型形成N型半导体区域，则第二次离子注入的离子类型为P型形成P型半导体区域，两次离子注入形成的N型半导体区域与P型半导体区域之间形成PN结，以构成光电二极管区11。通过对衬底10进行离子注入形成浮动扩散区12，形成浮动扩散区12的离子注入的离子类型为N型或P型，具体示实际情况而定。为了将光电二极管区11的电子传输至浮动扩散区12，进而被读取，后续工艺需要在衬底10中形成栅极沟槽，电子经过栅极沟槽转移到浮动扩散区12。
请参考图2B及图2C，执行步骤S3：刻蚀以去除氧化层21表面的颗粒物。
具体的，由于对衬底10进行离子注入形成光电二极管区11时，光电二极管区11的深度一般较深，即在对衬底10进行离子注入形成光电二极管区11时，要求离子注入的能量较大，而离子注入的能量较大，可能会在氧化层21表面残留较多的颗粒物，在氧化层21中残留的颗粒物小于氧化层21表面残留的颗粒物，较多残留的颗粒物会影响后续栅极沟槽的刻蚀，可能会导致栅极沟槽的刻蚀均匀性较差或是栅极沟槽刻蚀不开，而形成栅极沟槽的刻蚀缺陷，刻蚀均匀性较差会导致电场均匀性较差，刻蚀不开会导致电子传输效率低或是电子难以传输等问题，从而影响器件的电性能。
为了减轻栅极沟槽的刻蚀缺陷，因此利用湿法刻蚀工艺去除氧化层21表面的颗粒物，在刻蚀以去除氧化层21表面的颗粒物时，还去除氧化层21的部分厚度。在去除氧化层21的部分厚度后，即能够去除氧化层21中残留的大部分颗粒物。在本实施例中，氧化层21去除的厚度可为
但不限于此厚度范围，具体厚度示实际情况而定，可以根据离子注入的能量判定需氧化层21去除的厚度，然后通过刻蚀时间控制氧化层21去除的厚度，在尽量去除较多残留的颗粒物的同时，需要保证氧化层21的剩余厚度，在后续工艺中，剩余的氧化层21需作为刻蚀缓冲层，避免后续形成的掩膜层22直接与衬底10接触。在本实施例中，湿法刻蚀的刻蚀剂包括氨水和双氧水，但不限于此刻蚀剂，具体刻蚀剂示实际情况而定。
进一步地，在去除氧化层21的至少部分厚度之后，在氧化层21上依次形成掩膜层22、含碳层23、抗反射涂层24及图形化的光刻胶层25，其中含碳层23是由于需要形成高深宽比的栅极沟槽而形成的。在本实施例中，采用化学气相沉积形成掩膜层22、含碳层23及抗反射涂层24；采用旋涂光刻胶，对光刻胶进行曝光显影以形成图形化的光刻胶层25。在本实施例中，掩膜层22的材质可为氮化硅，含碳层23的材质可为不定形碳，不定形碳具有较好的透光性，便于在光刻中层对准，并且具有较高的刻蚀选择比易于刻蚀形成高深宽比的栅极沟槽，且容易去除，但不限于上述的材质，具体材质示实际情况而定。在本实施例中，掩膜层22的厚度可为
含碳层23的厚度可为
抗反射涂层24的厚度可为
但不限于上述的厚度范围，具体厚度示实际情况而定。
请参考图2D，执行步骤S4：刻蚀氧化层21和衬底10的部分厚度以在衬底10中形成栅极沟槽30，栅极沟槽30位于光电二极管区11和浮动扩散区12之间。
具体的，以图形化的光刻胶层25为掩膜依次刻蚀抗反射涂层24、含碳层23及掩膜层22以形成开口(图中未示出)，同步沿着开口向下依次刻蚀氧化层21和衬底10的部分厚度，以在衬底10中形成栅极沟槽30，栅极沟槽30位于光电二极管区11和浮动扩散区12之间，光电二极管区11的电子通过栅极沟槽30转移到浮动扩散区12中。在刻蚀抗反射涂层24、含碳层23、掩膜层22、氧化层21及衬底10形成栅极沟槽30时，使掩膜层22的至少部分厚度、图形化的光刻胶层25、抗反射涂层24及含碳层23会被同步刻蚀去除，已节省工序。在本实施例中，栅极沟槽30为圆柱形，栅极沟槽30的深度可为
栅极沟槽30的横向宽度可为100nm～130nm，但不限于此深度和宽度。栅极沟槽30可延伸至光电二极管区11所在的深度，高深宽比的栅极沟槽30有利于光电二极管区11中的电子转移，能够提高电子的转移效率，栅极沟槽30的具体深度示实际情况而定。
由于在前道工艺中，去除了氧化层21表面的颗粒物，在形成栅极沟槽30时，减轻颗粒物对刻蚀进程的影响，以使栅极沟槽30的刻蚀更均匀，同时更易刻蚀形成栅极沟槽30，避免栅极沟槽30的刻蚀均匀性较差或栅极沟槽30刻蚀不开的现象，以减少栅极沟槽30的刻蚀缺陷，若栅极沟槽30的刻蚀形貌较好，刻蚀均匀性好，则栅极沟槽30的电场均匀性较好，从而提高器件的电性能。
进一步地，在形成栅极沟槽30后，还包括通过湿法刻蚀去除掩膜层22，然后在栅极沟槽30的内壁上形成栅氧化层(图中未示出)；进而，在栅极沟槽30中填充形成多晶硅层(图中未示出)以构成栅极结构，光电二极管区11中的电子通过栅极结构能够快速的转移到浮动扩散区12中，提高电子的转移效率。
综上，在本发明提供的一种半导体器件的制备方法中，提供衬底，在衬底上形成氧化层；对衬底进行离子注入以在衬底中形成光电二极管区和浮动扩散区；刻蚀以去除氧化层表面的颗粒物；以及，刻蚀氧化层和衬底的部分厚度以在衬底中形成栅极沟槽，栅极沟槽位于光电二极管区和浮动扩散区之间。本发明通过去除氧化层表面的颗粒物，在形成栅极沟槽时，以使栅极沟槽的刻蚀更均匀，同时更易刻蚀形成栅极沟槽，避免栅极沟槽的刻蚀均匀性较差或栅极沟槽刻蚀不开的现象，以减少栅极沟槽的刻蚀缺陷，若栅极沟槽的刻蚀均匀性较好，则栅极沟槽的电场均匀性较好，从而提高器件的电性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，在所述衬底上形成氧化层；
对所述衬底进行离子注入以在所述衬底中形成光电二极管区和浮动扩散区；
刻蚀以去除所述氧化层表面的颗粒物；以及，
刻蚀所述氧化层和所述衬底的部分厚度以在所述衬底中形成栅极沟槽，所述栅极沟槽位于所述光电二极管区和所述浮动扩散区之间。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述颗粒物由对所述衬底进行离子注入以形成所述光电二极管区和所述浮动扩散区的步骤产生，采用湿法刻蚀工艺去除所述氧化层表面的颗粒物。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂包括氨水和双氧水。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，刻蚀以去除所述氧化层表面的颗粒物时，还去除所述氧化层的部分厚度。
5.如权利要求4所述的半导体器件的制备方法，其特征在于，在所述衬底上形成所述氧化层时，所述氧化层的厚度为
6.如权利要求5所述的半导体器件的制备方法，其特征在于，去除的所述氧化层的厚度为
7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述栅极沟槽的深度为
所述栅极沟槽的横向宽度为100nm～130nm。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，去除所述颗粒物之后，刻蚀所述氧化层和所述衬底的部分厚度以在所述衬底中形成所述栅极沟槽之前，还包括：
在所述氧化层上依次形成掩膜层、含碳层、抗反射涂层及图形化的光刻胶层；
以所述图形化的光刻胶层为掩模依次刻蚀所述抗反射涂层、所述含碳层及所述掩膜层以形成开口；以及，
沿着所述开口向下刻蚀所述氧化层和所述衬底的部分厚度，且同时去除所述掩膜层的至少部分厚度、所述含碳层、所述抗反射涂层及所述图形化的光刻胶层。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述掩膜层的厚度为
10.如权利要求8所述的半导体器件的制备方法，其特征在于，所述含碳层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110865223.4A CN113611600A (zh) | 2021-07-29 | 2021-07-29 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110865223.4A CN113611600A (zh) | 2021-07-29 | 2021-07-29 | 半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113611600A true CN113611600A (zh) | 2021-11-05 |
Family
ID=78306007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110865223.4A Pending CN113611600A (zh) | 2021-07-29 | 2021-07-29 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611600A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831868A (zh) * | 2023-01-06 | 2023-03-21 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3945856A (en) * | 1974-07-15 | 1976-03-23 | Ibm Corporation | Method of ion implantation through an electrically insulative material |
| US4567645A (en) * | 1983-09-16 | 1986-02-04 | International Business Machines Corporation | Method for forming a buried subcollector in a semiconductor substrate by ion implantation |
| CN1092907A (zh) * | 1994-01-14 | 1994-09-28 | 赖辉 | 新型半导体器件 |
| KR20080084258A (ko) * | 2007-03-15 | 2008-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| CN101971306A (zh) * | 2008-03-12 | 2011-02-09 | 夏普株式会社 | 半导体装置、其制造方法和显示装置 |
| CN105097437A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 形成应变硅层的方法、pmos器件的制作方法及半导体器件 |
| CN105185747A (zh) * | 2015-09-25 | 2015-12-23 | 上海华力微电子有限公司 | 一种降低cmos图像传感器白像素的集成工艺 |
| CN105609408A (zh) * | 2015-12-23 | 2016-05-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN112259569A (zh) * | 2020-10-30 | 2021-01-22 | 上海华力微电子有限公司 | 图像传感器及图像传感器像素结构的形成方法 |
-
2021
- 2021-07-29 CN CN202110865223.4A patent/CN113611600A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3945856A (en) * | 1974-07-15 | 1976-03-23 | Ibm Corporation | Method of ion implantation through an electrically insulative material |
| US4567645A (en) * | 1983-09-16 | 1986-02-04 | International Business Machines Corporation | Method for forming a buried subcollector in a semiconductor substrate by ion implantation |
| CN1092907A (zh) * | 1994-01-14 | 1994-09-28 | 赖辉 | 新型半导体器件 |
| KR20080084258A (ko) * | 2007-03-15 | 2008-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| CN101971306A (zh) * | 2008-03-12 | 2011-02-09 | 夏普株式会社 | 半导体装置、其制造方法和显示装置 |
| CN105097437A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 形成应变硅层的方法、pmos器件的制作方法及半导体器件 |
| CN105185747A (zh) * | 2015-09-25 | 2015-12-23 | 上海华力微电子有限公司 | 一种降低cmos图像传感器白像素的集成工艺 |
| CN105609408A (zh) * | 2015-12-23 | 2016-05-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN112259569A (zh) * | 2020-10-30 | 2021-01-22 | 上海华力微电子有限公司 | 图像传感器及图像传感器像素结构的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831868A (zh) * | 2023-01-06 | 2023-03-21 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
| CN115831868B (zh) * | 2023-01-06 | 2023-05-12 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101879929B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| EP2057675B1 (en) | Implant at shallow trench isolation corner | |
| US8303831B2 (en) | Methods for fabricating semiconductor devices | |
| US9779963B2 (en) | Method of fabricating a semiconductor structure | |
| CN103474442A (zh) | Coms图像传感器及其制作方法 | |
| CN113611600A (zh) | 半导体器件的制备方法 | |
| CN113611717A (zh) | 半导体器件的制备方法 | |
| CN108010835B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| US8809172B2 (en) | Self-aligned patterning for deep implantation in a semiconductor structure | |
| CN110190080A (zh) | 图像传感器及其形成方法 | |
| CN115732521A (zh) | 具有竖直转移栅极的图像传感器 | |
| CN113594031A (zh) | 半导体器件的制备方法 | |
| CN113113291A (zh) | 基片清洁方法 | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| KR100920837B1 (ko) | 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 | |
| CN106549029B (zh) | 形成图像传感器器件中的多晶硅栅极结构的方法 | |
| CN112563122A (zh) | 半导体结构及其形成方法 | |
| CN115841941B (zh) | 一种半导体结构的形成方法 | |
| CN117238842B (zh) | 深沟槽的形成方法以及背照式图像传感器制造方法 | |
| CN113851376B (zh) | 半导体结构的形成方法 | |
| TWI786490B (zh) | 半導體結構及其形成方法 | |
| CN109786337B (zh) | 半导体结构及其形成方法 | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| CN116344563A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |