CN115841941B - 一种半导体结构的形成方法 - Google Patents
一种半导体结构的形成方法 Download PDFInfo
- Publication number
- CN115841941B CN115841941B CN202310097869.1A CN202310097869A CN115841941B CN 115841941 B CN115841941 B CN 115841941B CN 202310097869 A CN202310097869 A CN 202310097869A CN 115841941 B CN115841941 B CN 115841941B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist layer
- initial
- dummy
- dummy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 220
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000059 patterning Methods 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000523 sample Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 238000005137 deposition process Methods 0.000 description 5
- 238000000427 thin-film deposition Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本公开实施例公开了一种半导体结构的形成方法，其中，所述方法包括：提供衬底；在所述衬底上形成第一虚设层；在所述衬底上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第一虚设层；图案化所述初始第一光刻胶层，并去除所述第一虚设层以及位于所述第一虚设层上的所述初始第一光刻胶层，以形成第一光刻胶层。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
在CIS器件中，随着像素尺寸的缩小，光电二极管的面积也会减小，可存储的电子数量也会减少，进而会降低图像传感器的性能。为了解决这个问题，光电二极管使用更深的深度来保持存储电子的体积，这导致了更深的植入能量。因此需要更高的光刻胶（PR）高度来阻挡不需要的区域上的注入，但当PR高度超过3μm时，又会很难定义图案。
发明内容
有鉴于此，本公开实施例提供了一种半导体结构的形成方法。
根据本公开实施例的第一方面，提供了一种半导体结构的形成方法，所述方法包括：
提供衬底；
在所述衬底上形成第一虚设层；
在所述衬底上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第一虚设层；
图案化所述初始第一光刻胶层，并去除所述第一虚设层以及位于所述第一虚设层上的所述初始第一光刻胶层，以形成第一光刻胶层。
在一些实施例中，沿垂直于所述衬底的方向，所述第一虚设层的高度范围为1.2μm~1.8μm；所述第一光刻胶层的高度大于3μm。
在一些实施例中，所述形成第一虚设层，包括：
在所述衬底上形成初始第一虚设层；
在所述初始第一虚设层上形成第二光刻胶层；
利用第一掩膜图案化所述第二光刻胶层，并根据图案化后的第二光刻胶层，图案化所述初始第一虚设层，以形成第一虚设层。
在一些实施例中，所述图案化所述初始第一光刻胶层，包括：
利用第二掩膜图案化所述初始第一光刻胶层；其中，所述第二掩膜的形状与所述第一掩膜的形状相同。
在一些实施例中，所述第一光刻胶层和所述第二光刻胶层的极性相反。
在一些实施例中，还包括：
在形成第一虚设层后，形成覆盖所述第一虚设层的初始第二虚设层。
在一些实施例中，所述初始第二虚设层包括第一子部和位于所述第一子部上的第二子部，沿平行于所述衬底的方向，所述第一子部的宽度大于所述第二子部的宽度。
在一些实施例中，所述第一子部的高度小于所述第一虚设层的高度；所述第二子部的上表面高于所述第一虚设层的上表面，以覆盖所述第一虚设层。
在一些实施例中，还包括：
形成所述初始第二虚设层后，在所述第一子部上形成第三光刻胶层，所述第三光刻胶层覆盖所述第二子部。
在一些实施例中，还包括：
图案化所述第三光刻胶层；
根据图案化后的第三光刻胶层，图案化所述初始第二虚设层，以形成第二虚设层，所述第二虚设层覆盖所述第一虚设层。
在一些实施例中，所述在所述衬底上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第一虚设层；图案化所述初始第一光刻胶层，并去除所述第一虚设层以及位于所述第一虚设层上的所述初始第一光刻胶层，以形成第一光刻胶层，包括：
在所述衬底上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第二虚设层；
图案化所述初始第一光刻胶层，并去除所述第一虚设层、所述第二虚设层以及位于所述第二虚设层上的所述初始第一光刻胶层，以形成第一光刻胶层。
在一些实施例中，所述第三光刻胶层和所述第一光刻胶层的极性相反。
在一些实施例中，所述在所述衬底上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第一虚设层；图案化所述初始第一光刻胶层，并去除所述第一虚设层以及位于所述第一虚设层上的所述初始第一光刻胶层，以形成第一光刻胶层，包括：
在所述第一子部上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第二子部；
图案化所述初始第一光刻胶层，并去除所述第一虚设层、部分所述第一子部、所述第二子部、和位于所述第二子部上的所述初始第一光刻胶层，以形成第一光刻胶层。
在一些实施例中，所述第一虚设层的材料和所述第一光刻胶层的材料的刻蚀选择比大于或等于5:1。
在一些实施例中，所述第一虚设层和所述初始第二虚设层的材料包括二氧化硅或无定型碳。
本公开实施例中，通过先形成一层第一虚设层，然后形成覆盖第一虚设层的初始第一光刻胶层，位于第一虚设层上方的初始第一光刻胶层的高度要小于初始第一光刻胶层整体的高度，因此易于曝光去除位于第一虚设层上方的初始第一光刻胶层，保留位于第一虚设层两侧的更高高度的第一光刻胶层，如此，能够得到更高的图案，且能更好的定义图案，保持图案的稳定。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供半导体结构的形成方法的流程图；
图2a为本公开实施例提供的半导体结构在形成过程中的示意图一；
图2b为本公开实施例提供的半导体结构在形成过程中的示意图二；
图2c为本公开实施例提供的半导体结构在形成过程中的示意图三；
图2d为本公开实施例提供的半导体结构在形成过程中的示意图四；
图2e为本公开实施例提供的半导体结构在形成过程中的示意图五；
图2f为本公开实施例提供的半导体结构在形成过程中的示意图六；
图2g为本公开实施例提供的半导体结构在形成过程中的示意图七；
图3a为本公开另一实施例提供的半导体结构在形成过程中的示意图一；
图3b为本公开另一实施例提供的半导体结构在形成过程中的示意图二；
图3c为本公开另一实施例提供的半导体结构在形成过程中的示意图三；
图3d为本公开另一实施例提供的半导体结构在形成过程中的示意图四；
图3e为本公开另一实施例提供的半导体结构在形成过程中的示意图五；
图3f为本公开另一实施例提供的半导体结构在形成过程中的示意图六；
图3g为本公开另一实施例提供的半导体结构在形成过程中的示意图七；
图3h为本公开另一实施例提供的半导体结构在形成过程中的示意图八；
图4a为本公开又一实施例提供的半导体结构在形成过程中的示意图一；
图4b为本公开又一实施例提供的半导体结构在形成过程中的示意图二；
图4c为本公开又一实施例提供的半导体结构在形成过程中的示意图三；
图4d为本公开又一实施例提供的半导体结构在形成过程中的示意图四；
图5为本公开另一实施例提供的初始第二虚设层的结构示意图。
附图标记说明：
10-衬底；
210-初始第一虚设层；21-第一虚设层；220-初始第二虚设层；221-第一子部；222-第二子部；22-第二虚设层；
310-初始第一光刻胶层；31-第一光刻胶层；32-第二光刻胶层；32’-图案化后的第二光刻胶层；33-第三光刻胶层；33’-图案化后的第三光刻胶层；
41-第一掩膜；42-第二掩膜；43-第三掩膜。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
基于此，本公开实施例提供了一种半导体结构的形成方法，具体请参见附图1，如图所示，所述方法包括以下步骤：
步骤101：提供衬底；
步骤102：在所述衬底上形成第一虚设层；
步骤103：在所述衬底上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第一虚设层；
步骤104：图案化所述初始第一光刻胶层，并去除所述第一虚设层以及位于所述第一虚设层上的所述初始第一光刻胶层，以形成第一光刻胶层。
下面结合具体实施例对本公开实施例提供的半导体结构的形成方法再作进一步详细的说明。
图2a至2g为本公开实施例提供的半导体结构在形成过程中的结构示意图，图3a至图3h为本公开另一实施例提供的半导体结构在形成过程中的结构示意图，图4a至图4d为本公开另一实施例提供的半导体结构在形成过程中的结构示意图。
先参见图2a至图2g，对本公开其中一实施例提供的半导体结构的形成方法进行详细的说明。
先参见图2a，执行步骤101，提供衬底10。
在一实施例中，所述衬底10可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、SOI（绝缘体上硅，Silicon On Insulator）衬底或GOI（绝缘体上锗，Germanium On Insulator）衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底（例如氮化镓衬底或砷化镓衬底等），还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI（绝缘体上锗硅）等。
接下来，参见图2a至图2d，执行步骤102，在所述衬底10上形成第一虚设层21。
在一实施例中，所述形成第一虚设层21，包括：
在所述衬底10上形成初始第一虚设层210；
在所述初始第一虚设层210上形成第二光刻胶层32；
利用第一掩膜41图案化所述第二光刻胶层32，并根据图案化后的第二光刻胶层32’，图案化所述初始第一虚设层210，以形成第一虚设层21。
具体地，先参见图2a，在所述衬底10上依次形成初始第一虚设层210和第二光刻胶层32。
在实际操作中，所述初始第一虚设层210和所述第二光刻胶层32可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
接着，参见图2b，在所述第二光刻胶32层上形成第一掩膜41。
接着，参见图2c，利用所述第一掩膜41图案化所述第二光刻胶层32，以形成图案化后的第二光刻胶层32’。
接着，参见图2d，根据图案化后的第二光刻胶层32’，图案化所述初始第一虚设层210，以形成第一虚设层21。
所述方法还包括：在形成第一虚设层21后，去除所述图案化后的第二光刻胶层32’。
在一实施例中，所述第一虚设层21的材料包括二氧化硅或无定型碳。
接下来，参见图2e，执行步骤103，在所述衬底10上形成初始第一光刻胶层310，所述初始第一光刻胶层310覆盖所述第一虚设层21。
在实际操作中，所述初始第一光刻胶层310可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
接着，参见图2f和图2g，执行步骤104，图案化所述初始第一光刻胶层310，并去除所述第一虚设层21以及位于所述第一虚设层21上的所述初始第一光刻胶层310，以形成第一光刻胶层31。
本公开实施例中，通过先形成一层第一虚设层，然后形成覆盖第一虚设层的初始第一光刻胶层，位于第一虚设层上方的初始第一光刻胶层的高度要小于初始第一光刻胶层整体的高度，因此易于曝光去除位于第一虚设层上方的初始第一光刻胶层，保留位于第一虚设层两侧的更高高度的第一光刻胶层，如此，能够得到更高的图案，且能更好的定义图案，保持图案的稳定。
在一实施例中，所述图案化所述初始第一光刻胶层310，包括：
利用第二掩膜42图案化所述初始第一光刻胶层310；其中，所述第二掩膜42的形状与所述第一掩膜41的形状相同。
本公开实施例中，可以使用同一个掩膜形成第一虚设层和第一光刻胶层，减少了掩膜的使用，进而简化工艺，降低成本。
具体地，先参见图2f，在所述初始第一光刻胶层310上形成第二掩膜42。
接着，参见图2g，根据第二掩膜42，图案化所述初始第一光刻胶层310，去除所述第一虚设层21以及位于所述第一虚设层21上的所述初始第一光刻胶层310，以形成第一光刻胶层31。
在一实施例中，沿垂直于所述衬底10的方向，所述第一虚设层21的高度范围为1.2μm~1.8μm；所述第一光刻胶层31的高度大于3μm。
在一具体实施例中，所述第一虚设层的高度为1.5μm。
第一光刻胶层的高度大于3μm，后续能够更好的阻挡不需要的区域的能量的注入，而第一虚设层在此范围内，能够在保证初始第一光刻胶层的整体高度，也即第一光刻胶层的高度在满足大于3μm的条件下，又使得位于第一虚设层上的初始第一光刻胶层的厚度不至于太厚，易于被曝光去除。
在一实施例中，所述第一光刻胶层31和所述第二光刻胶层32的极性相反。
正性光刻胶的性质是曝光的区域被溶解，负性光刻胶的性质是曝光的区域被保留，又因为第一虚设层和第一光刻胶层使用同一掩膜形成，且初始第一光刻胶层在形成为第一光刻胶层的过程中，是将位于第一虚设层上方的部分去除，而形成第一虚设层时，是将第一虚设层上方的第二光刻胶层保留，因此第一光刻胶层和第二光刻胶层的极性相反。
在图2a至图2g所示的实施例中，因为是被第一掩膜41覆盖的第二光刻胶层32被保留，即曝光的区域被溶解，被第二掩膜42覆盖的初始第一光刻胶层310被去除，即曝光的区域被保留，因此，所述第二光刻胶层32为正性光刻胶层，所述第一光刻胶层31为负性光刻胶层。
在其他实施例中，所述第一光刻胶层为正性光刻胶层，所述第二光刻胶层为负性光刻胶层。
在一实施例中，所述第一虚设层21的材料和所述第一光刻胶层31的材料的刻蚀选择比大于或等于5:1。
第一虚设层的材料和第一光刻胶层的材料的刻蚀选择比大于或等于5:1，如此，第一虚设层和第一光刻胶层之间具有高刻选择比，那么在刻蚀去除第一虚设层时，不会破坏第一光刻胶层的形状。
接下来，参见图3a至图3h，对本公开另一实施例提供的半导体结构的形成方法进行详细的说明。需要说明的是，图3a至图3h所示的实施例中，图3a之前的步骤与图2a至图2d相同，因此这里不再赘述。
先参见图3a，所述方法还包括：在形成第一虚设层21后，形成覆盖所述第一虚设层21的初始第二虚设层220。
在实际操作中，所述初始第二虚设层220可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
在一实施例中，所述初始第二虚设层220的材料包括二氧化硅或无定型碳。
在一实施例中，所述初始第二虚设层220包括第一子部221和位于所述第一子部221上的第二子部222，沿平行于所述衬底10的方向，所述第一子部221的宽度大于所述第二子部222的宽度。
在其他一些实施例中，所述第一子部的宽度也可以等于所述第二子部的宽度。
所述第一子部221的高度小于所述第一虚设层21的高度；所述第二子部222的上表面高于所述第一虚设层21的上表面，以覆盖所述第一虚设层21。
在其他一些实施例中，如图5所示，所述第一子部221的高度大于所述第一虚设层21的高度，所述第二子部222的上表面高于所述第一虚设层21的上表面，以覆盖所述第一虚设层21。
接着，参见图3b，所述方法还包括：形成所述初始第二虚设层220后，在所述第一子部221上形成第三光刻胶层33，所述第三光刻胶层33覆盖所述第二子部222。
在实际操作中，所述第三光刻胶层33可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
接着，参见图3c至图3e，所述方法还包括：图案化所述第三光刻胶层33；根据图案化后的第三光刻胶层33’，图案化所述初始第二虚设层220，以形成第二虚设层22，所述第二虚设层22覆盖所述第一虚设层21。
具体地，先参见图3c，在所述第三光刻胶层33上形成第三掩膜43。
接着，参见图3d，利用第三掩膜43图案化所述第三光刻胶层33，以形成图案化后的第三光刻胶层33’。
接着，参见图3e，根据图案化后的第三光刻胶层33’，图案化所述初始第二虚设层220，以形成第二虚设层22，所述第二虚设层22覆盖所述第一虚设层21。
所述方法还包括：在形成第二虚设层22后，去除所述第二虚设层22上的图案化后的第三光刻胶层33’。
接着，参见图3f至图3h，所述在所述衬底10上形成初始第一光刻胶层310，所述初始第一光刻胶层310覆盖所述第一虚设层21；图案化所述初始第一光刻胶层310，并去除所述第一虚设层21以及位于所述第一虚设层21上的所述初始第一光刻胶层310，以形成第一光刻胶层31，包括：
在所述衬底10上形成初始第一光刻胶层310，所述初始第一光刻胶层310覆盖所述第二虚设层22；
图案化所述初始第一光刻胶层310，并去除所述第一虚设层21、所述第二虚设层22以及位于所述第二虚设层22上的所述初始第一光刻胶层310，以形成第一光刻胶层31。
具体地，先参见图3f，在所述衬底10上形成初始第一光刻胶层310，所述初始第一光刻胶层310覆盖所述第二虚设层22和所述第一虚设层21。
接着，参见图3g，在所述初始第一光刻胶层310上形成第二掩膜42。
接着，参见图3h，利用所述第二掩膜42，图案化所述初始第一光刻胶层310，并去除所述第一虚设层21、所述第二虚设层22以及位于所述第二虚设层22上的所述初始第一光刻胶层310，以形成第一光刻胶层31。
在本实施例中，通过进一步在第一虚设层上形成第二虚设层，如此，在第二虚设层上形成初始第一光刻胶层后，因为增加了第二虚设层的高度，因此能够进一步增加初始第一光刻胶层整体的高度，如此，相比于图2g所示的实施例中的第一光刻胶层的高度，本实施例中的第一光刻胶层的高度更高。
在一实施例中，所述第二掩膜42的形状与所述第三掩膜43的形状相同。
在本实施例中，可以使用同一个掩膜形成第二虚设层和第一光刻胶层，减少了掩膜的使用，进而简化工艺，降低成本。
在一实施例中，所述第三光刻胶层33和所述第一光刻胶层31的极性相反。
因为在形成第一光刻胶层时，可以使用与形成第二虚设层时相同的掩膜，且初始第一光刻胶层在形成为第一光刻胶层的过程中，是将位于第二虚设层上方的部分去除，而形成第二虚设层时，是将第二虚设层上方的第三光刻胶层保留，因此第一光刻胶层和第三光刻胶层的极性相反。
在图3a至图3h所示的实施例中，因为是被第三掩膜43覆盖的第三光刻胶层33被保留，即曝光的区域被溶解，被第二掩膜42覆盖的初始第一光刻胶层310被去除，即曝光的区域被保留，因此，所述第三光刻胶层33为正性光刻胶层，所述第一光刻胶层31为负性光刻胶层。
在其他一些实施例中，所述第三光刻胶层为负性光刻胶层，所述第一光刻胶层为正性光刻胶层。
在一实施例中，所述第二虚设层22的材料和所述第一光刻胶层31的材料的刻蚀选择比大于或等于5:1。
第二虚设层的材料和第一光刻胶层的材料的刻蚀选择比大于或等于5:1，如此，第二虚设层和第一光刻胶层之间具有高刻选择比，那么在刻蚀去除第二虚设层时，不会破坏第一光刻胶层的形状。
接下来，参见图4a至图4d，对本公开另一实施例提供的半导体结构的形成方法进行详细的说明。需要说明的是，图4a至图4d所示的实施例中，图4a之前的步骤与图2a至图2d相同，因此这里不再赘述。
先参见图4a，形成覆盖所述第一虚设层21的初始第二虚设层220。
在实际操作中，所述初始第二虚设层220可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺、原子层沉积（ALD）工艺或其组合。
在一实施例中，所述初始第二虚设层220的材料包括二氧化硅或无定型碳。
在一实施例中，所述初始第二虚设层220包括第一子部221和位于所述第一子部221上的第二子部222，沿平行于所述衬底10的方向，所述第一子部221的宽度大于所述第二子部222的宽度。
在其他一些实施例中，所述第一子部的宽度也可以等于所述第二子部的宽度。
所述第一子部221的高度小于所述第一虚设层21的高度；所述第二子部222的上表面高于所述第一虚设层21的上表面，以覆盖所述第一虚设层21。
在其他一些实施例中，如图5所示，所述第一子部221的高度大于所述第一虚设层21的高度，所述第二子部222的上表面高于所述第一虚设层21的上表面，以覆盖所述第一虚设层21。
接着，参见图4b至图4d，所述在所述衬底10上形成初始第一光刻胶层310，所述初始第一光刻胶层310覆盖所述第一虚设层21；图案化所述初始第一光刻胶层310，并去除所述第一虚设层21以及位于所述第一虚设层21上的所述初始第一光刻胶层310，以形成第一光刻胶层31，包括：
在所述第一子部221上形成初始第一光刻胶层310，所述初始第一光刻胶层310覆盖所述第二子部222；
图案化所述初始第一光刻胶层310，并去除所述第一虚设层21、部分所述第一子部221、所述第二子部222、和位于所述第二子部222上的所述初始第一光刻胶层310，以形成第一光刻胶层31。
具体地，先参见图4b，在所述第一子部221上形成初始第一光刻胶层310，所述初始第一光刻胶层310覆盖所述第二子部222。
接着，参见图4c，在所述初始第一光刻胶层310上形成第二掩膜42。
参见图4d，利用所述第二掩膜42，图案化所述初始第一光刻胶层310，并去除所述第一虚设层21、部分所述第一子部221、所述第二子部222、和位于所述第二子部222上的所述初始第一光刻胶层310，以形成第一光刻胶层31。
如图4d所示，在刻蚀去除部分所述第一子部221时，保留位于第一光刻胶层31下方的第一子部221。
在本实施例中，不仅在第一虚设层的基础上增加了初始第二虚设层，进而增加了初始第一光刻胶层整体的高度，并且，因为最终形成的第一光刻胶层位于初始第二虚设层的第一子部上，因此进一步增加了最终形成的图案的高度。
在一实施例中，所述初始第二虚设层220的材料和所述第一光刻胶层31的材料的刻蚀选择比大于或等于5:1。
初始第二虚设层的材料和第一光刻胶层的材料的刻蚀选择比大于或等于5:1，如此，初始第二虚设层和第一光刻胶层之间具有高刻选择比，那么在刻蚀去除初始第二虚设层的第二子部和部分第一子部时，不会破坏第一光刻胶层的形状。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。
Claims (13)
1.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成第一虚设层；
形成第二虚设层，所述第二虚设层覆盖所述第一虚设层；
在所述衬底上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第二虚设层；
图案化所述初始第一光刻胶层，并去除所述第一虚设层、所述第二虚设层以及位于所述第二虚设层上的所述初始第一光刻胶层，以形成第一光刻胶层。
2.根据权利要求1所述的方法，其特征在于，
沿垂直于所述衬底的方向，所述第一虚设层的高度范围为1.2μm~1.8μm；所述第一光刻胶层的高度大于3μm。
3.根据权利要求1所述的方法，其特征在于，
所述形成第一虚设层，包括：
在所述衬底上形成初始第一虚设层；
在所述初始第一虚设层上形成第二光刻胶层；
利用第一掩膜图案化所述第二光刻胶层，并根据图案化后的第二光刻胶层，图案化所述初始第一虚设层，以形成第一虚设层。
4.根据权利要求3所述的方法，其特征在于，
所述图案化所述初始第一光刻胶层，包括：
利用第二掩膜图案化所述初始第一光刻胶层；其中，所述第二掩膜的形状与所述第一掩膜的形状相同。
5.根据权利要求3所述的方法，其特征在于，
所述第一光刻胶层和所述第二光刻胶层的极性相反。
6.根据权利要求1所述的方法，其特征在于，
所述形成第二虚设层，包括：
在形成第一虚设层后，形成覆盖所述第一虚设层的初始第二虚设层。
7.根据权利要求6所述的方法，其特征在于，
所述初始第二虚设层包括第一子部和位于所述第一子部上的第二子部，沿平行于所述衬底的方向，所述第一子部的宽度大于所述第二子部的宽度。
8.根据权利要求7所述的方法，其特征在于，
所述第一子部的高度小于所述第一虚设层的高度；所述第二子部的上表面高于所述第一虚设层的上表面，以覆盖所述第一虚设层。
9.根据权利要求7所述的方法，其特征在于，
所述形成第二虚设层，还包括：
形成所述初始第二虚设层后，在所述第一子部上形成第三光刻胶层，所述第三光刻胶层覆盖所述第二子部；
图案化所述第三光刻胶层；
根据图案化后的第三光刻胶层，图案化所述初始第二虚设层，以形成第二虚设层。
10.根据权利要求9所述的方法，其特征在于，
所述第三光刻胶层和所述第一光刻胶层的极性相反。
11.根据权利要求1所述的方法，其特征在于，
所述第一虚设层的材料和所述第一光刻胶层的材料的刻蚀选择比大于或等于5:1。
12.根据权利要求6所述的方法，其特征在于，
所述第一虚设层和所述初始第二虚设层的材料包括二氧化硅或无定型碳。
13.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一虚设层；
形成覆盖所述第一虚设层的初始第二虚设层，所述初始第二虚设层包括第一子部和位于所述第一子部上的第二子部；
在所述第一子部上形成初始第一光刻胶层，所述初始第一光刻胶层覆盖所述第二子部；
图案化所述初始第一光刻胶层，并去除所述第一虚设层、部分所述第一子部、所述第二子部、和位于所述第二子部上的所述初始第一光刻胶层，以形成第一光刻胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310097869.1A CN115841941B (zh) | 2023-02-10 | 2023-02-10 | 一种半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310097869.1A CN115841941B (zh) | 2023-02-10 | 2023-02-10 | 一种半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115841941A CN115841941A (zh) | 2023-03-24 |
| CN115841941B true CN115841941B (zh) | 2023-05-09 |
Family
ID=85579597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310097869.1A Active CN115841941B (zh) | 2023-02-10 | 2023-02-10 | 一种半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115841941B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107831A (ja) * | 1990-08-27 | 1992-04-09 | Sharp Corp | 半導体装置の製造方法 |
| US6576405B1 (en) * | 1999-07-01 | 2003-06-10 | Zilog, Inc. | High aspect ratio photolithographic method for high energy implantation |
| US8003455B2 (en) * | 2009-05-21 | 2011-08-23 | International Business Machines Corporation | Implantation using a hardmask |
-
2023
- 2023-02-10 CN CN202310097869.1A patent/CN115841941B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115841941A (zh) | 2023-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| US7087532B2 (en) | Formation of controlled sublithographic structures | |
| US11374046B2 (en) | Semiconductor structure and method of manufacturing the same | |
| US8101497B2 (en) | Self-aligned trench formation | |
| WO2008150722A1 (en) | Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features | |
| US10163646B2 (en) | Method for forming semiconductor device structure | |
| US7666800B2 (en) | Feature patterning methods | |
| US8124537B2 (en) | Method for etching integrated circuit structure | |
| CN1146034C (zh) | 下埋式微细金属连线的制造方法 | |
| US8105918B2 (en) | Semiconductor device and method of fabricating the same including forming pillar neck patterns | |
| CN115841941B (zh) | 一种半导体结构的形成方法 | |
| CN101339902A (zh) | 制造半导体高压器件的方法 | |
| US11450553B2 (en) | Semiconductor structure and method of forming the same | |
| CN112086346B (zh) | 半导体器件及其形成方法 | |
| CN113611600A (zh) | 半导体器件的制备方法 | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| CN113851376B (zh) | 半导体结构的形成方法 | |
| US20220310391A1 (en) | Method for manufacturing mask structure, semiconductor structure and manufacturing method thereof | |
| US20220320155A1 (en) | Semiconductor structure and method of manufacturing the same | |
| CN100499043C (zh) | 在双极器件形成外延基极层的方法 | |
| JP2817286B2 (ja) | 半導体装置の製造方法 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| US7125778B2 (en) | Method for fabricating a self-aligning mask | |
| KR100955920B1 (ko) | 반도체소자의 살리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240610 Address after: No. 2788 Xinhuai Avenue, Economic and Technological Development Zone, Hefei City, Anhui Province, 230601 Patentee after: Changxin Xinqiao Storage Technology Co.,Ltd. Country or region after: China Address before: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province Patentee before: CHANGXIN MEMORY TECHNOLOGIES, Inc. Country or region before: China |
|
| TR01 | Transfer of patent right |