CN112563122A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112563122A
CN112563122A CN201910919338.XA CN201910919338A CN112563122A CN 112563122 A CN112563122 A CN 112563122A CN 201910919338 A CN201910919338 A CN 201910919338A CN 112563122 A CN112563122 A CN 112563122A
Authority
CN
China
Prior art keywords
layer
forming
mask
semiconductor structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910919338.XA
Other languages
English (en)
Inventor
潘璋
张婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910919338.XA priority Critical patent/CN112563122A/zh
Priority to US17/025,753 priority patent/US11189492B2/en
Publication of CN112563122A publication Critical patent/CN112563122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有若干相互分立的核心层，且所述核心层顶部表面具有隔离层；在所述基底上形成暴露出隔离层顶部表面的牺牲层；形成所述牺牲层之后，去除所述隔离层；去除所述隔离层之后，去除所述牺牲层；去除所述牺牲层之后，在所述核心层侧壁表面形成掩膜层；形成所述掩膜层之后，去除所述核心层。所述方法能够提高相邻掩膜层间距的均一性，使得形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小，使集成电路的集成度越来越高，这对半导体制造工艺也提出了更高的要求。刻蚀是半导体制造中的重要工艺，是将掩膜版上的图案转移到材料层上的过程，而随着特征尺寸的不断减小，光刻工艺中由于波长极限的存在，使得刻蚀工艺遇到瓶颈，无法提供更小尺寸的沟槽的刻蚀。
为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，自对准多重图案技术是一种在半导体器件制备过程中得到广泛的接受和应用的解决途径。目前常用的自对准多重图案技术包括自对准双图案技术(Self aligned double patterning，简称SADP)和自对准四重图案技术(Self aligned quadruple patterning，简称SAQP)。自对准多重图案技术可以在现有的光刻技术下，制备更小节点的器件，以提供更小的过程波动。
然而，现有的自对准多重图案技术由于必须引入复杂的膜层叠层来实现图案的转移，在刻蚀膜层在半导体衬底形成目标图案时，容易出现图形转移质量差，形成的目标图案失真的问题，对器件的稳健性造成负面影响。
因此，使用现有的自对准多重图案技术形成的半导体结构性能有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高相邻掩膜层间距的均一性，使得形成的半导体结构的性能较好。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有若干相互分立的核心层，且所述核心层顶部表面具有隔离层；在所述基底上形成暴露出隔离层顶部表面的牺牲层；形成所述牺牲层之后，去除所述隔离层；去除所述隔离层之后，去除所述牺牲层；去除所述牺牲层之后，在所述核心层侧壁表面形成掩膜层；形成所述掩膜层之后，去除所述核心层。
可选的，所述隔离层的材料包括：氧化硅、氮化硅或者氮氧化硅。
可选的，所述牺牲层的形成方法包括：在所述基底上形成牺牲膜，所述牺牲膜覆盖所述隔离层顶部表面和侧壁表面；回刻蚀所述牺牲膜，形成牺牲层，且所述牺牲层顶部表面齐平或者低于所述隔离层底部表面。
可选的，所述牺牲膜的材料包括：光阻材料或者含碳氧的有机材料。
可选的，所述掩膜层的形成方法包括：在所述基底表面形成掩膜材料层，且所述掩膜材料层覆盖核心层顶部表面和侧壁表面；回刻蚀所述掩膜材料层，直至暴露出基底表面和核心层顶部表面，形成所述掩膜层。
可选的，所述核心层的材料包括：无定形硅、无定形碳或者多晶硅。
可选的，还包括：在形成牺牲层之前，在所述核心层侧壁表面形成第一保护层，且所述掩膜层的材料和第一保护层的材料不同；去除所述核心层之后，去除所述第一保护层。
可选的，还包括：形成掩膜层之后，去除核心层之前，在所述掩膜层侧壁表面形成第二保护层，且所述第二保护层的材料和掩膜层的材料不同；去除所述核心层之后，去除所述第二保护层。
可选的，采用第一刻蚀工艺，去除所述第一保护层和第二保护层；所述第一刻蚀工艺对第一保护层的刻蚀速率大于对掩膜层的刻蚀速率，所述第一刻蚀工艺对第二保护层的刻蚀速率大于对掩膜层的刻蚀速率。
可选的，所述第一保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。
可选的，所述第一保护层的厚度范围为10埃～20埃。
可选的，所述形成所述第一保护层的工艺包括：原位水汽生成工艺、化学气相沉积工艺或者物理气相沉积工艺。
可选的，所述第二保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。
可选的，所述第二保护层的厚度范围为大于20埃，小于相邻掩膜层间距的二分之一。
可选的，形成所述第二保护层的工艺包括：炉管工艺、化学气相沉积工艺或者物理气相沉积工艺。
可选的，去除所述核心层的方法包括：采用第二刻蚀工艺，去除所述核心层；去除所述核心层之后，采用第三刻蚀工艺，去除第二刻蚀工艺过程中产生的蚀刻副产物。
可选的，所述第二刻蚀工艺为干法刻蚀工艺；所述第三刻蚀工艺为湿法刻蚀工艺。
可选的，所述基底包括衬底和位于衬底表面的硬掩膜层。
可选的，还包括：去除所述第一保护层和第二保护层之后，以所述掩膜层为掩膜，刻蚀所述基底。
相应的，本发明技术方案还提供一种采用上述任一项方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过在形成掩膜层之前，去除位于所述核心层顶部表面的隔离层，从而避免刻蚀工艺对所述掩膜层造成刻蚀损伤，进而有利于所述掩膜层保持较好的形貌。并且，去除隔离层之后，去除所述牺牲层，使得去除牺牲层的工艺也在形成掩膜层之前完成，从而避免刻蚀工艺对所述掩膜层进一步造成刻蚀损伤，进而进一步有利于掩膜层保持较好的形貌。因此，能够提高相邻掩膜层间距的均一性，使得形成的半导体结构的性能较好。
进一步，由于所述掩膜层位于第一保护层侧壁表面，所述第二保护层位于掩膜层侧壁表面，即，第一保护层和第二保护层分别位于掩膜层的两侧。并且，所述第一保护层的材料和掩膜层的材料不同，所述第二保护层的材料和掩膜层的材料不同。进而，去除所述核心层的过程中，所述第一保护层和第二保护层能够保护掩膜层侧壁表面，避免对掩膜层造成刻蚀损伤。同时，由于所述第一刻蚀工艺对第一保护层的刻蚀速率大于对掩膜层的刻蚀速率，所述第一刻蚀工艺对第二保护层的刻蚀速率大于对掩膜层的刻蚀速率，使得采用第一刻蚀工艺，去除所述第一保护层和第二保护层的过程中，能够避免对掩膜层造成刻蚀损伤。综上，所述方法有利于提高相邻掩膜层间距的均一性，进而有利于提高形成的半导体结构的性能。
附图说明
图1至图6是一种半导体结构的形成方法各步骤的结构示意图；
图7至图17是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图6是一种半导体结构形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有若干相互分立的核心层110，所述核心层110顶部表面具有隔离层120。
请参考图2，在所述基底100表面、核心层110顶部表面和侧壁表面形成掩膜材料层130。
请参考图3，回刻蚀所述掩膜材料层130，直至暴露出基底100表面和隔离120层顶部表面，在所述核心层110侧壁表面和隔离层120侧壁表面形成掩膜层140。
请参考图4，在所述基底100上形成牺牲膜150，且所述牺牲膜150覆盖掩膜层140侧壁表面以及隔离层120顶部表面和侧壁表面。
请参考图5，回刻蚀所述牺牲膜150，形成牺牲层160，且所述牺牲层160顶部表面齐平于所述隔离层120底部表面。
请参考图6，形成所述牺牲层160之后，去除所述隔离层120；去除所述隔离层120之后，去除所述牺牲层160和所述核心层110。
上述方法中，所述掩膜材料层130的形成工艺包括原子层沉积工艺，采用所述原子层沉积工艺有利于形成厚度较薄的掩膜材料层130，使得后续回刻蚀工艺之后，形成的掩膜层140的厚度较薄。进而以厚度较薄的掩膜层140为掩膜，刻蚀所述基底100，实现图形转移，有利于满足形成特征尺寸不断缩小的半导体器件。
然而，由于去除所述隔离层120的过程中，不仅对隔离层120具有刻蚀速率，而且对掩膜层140也具有一定刻蚀速率，从而会对掩膜层140造成一定的刻蚀损伤，导致所述掩膜层140的形貌较差，不利于图形稳定转移，使得相邻掩膜层间距的均一性较差。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有若干相互分立的核心层，且所述核心层顶部表面具有隔离层；在所述基底上形成暴露出隔离层顶部表面的牺牲层；形成所述牺牲层之后，去除所述隔离层；去除所述隔离层之后，去除所述牺牲层；去除所述牺牲层之后，在所述核心层侧壁表面形成掩膜层；形成所述掩膜层之后，去除所述核心层。所述方法能够提高相邻掩膜层间距的均一性，使得形成的半导体结构的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图17是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图7，提供基底200，所述基底200上具有若干相互分立的核心层210，且所述核心层210顶部表面具有隔离层220。
在本实施例中，所述基底200包括衬底201和位于衬底201表面的硬掩膜层202。
所述初始衬底201的材料为半导体材料。在本实施例中，所述初始衬底201的材料为硅。在其他实施例中，所述第一基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。所述硬掩膜层的作用在于，一方面，
所述硬掩膜层202的材料包括：硅、氧化硅、氮化硅、氮化钛、氮氧化硅或者碳氧化硅。
在本实施例中，硬掩膜层202为堆叠结构，所述硬掩膜层202包括位于衬底上的第一硬掩膜部(图中未示出)和位于第一硬掩膜部表面的第二硬掩膜部(图中未示出)，且所述第一硬掩膜部的材料为掺氮的碳氧化硅，第二硬掩膜部的材料为氮化硅。
在其他实施例中，所述硬掩膜层还可以为单层结构，
所述核心层210为后续形成掩膜层提供支撑。
所述核心层210的材料包括：无定形硅、无定形碳或者多晶硅。
在本实施例中，所述核心层210的材料为无定形硅。
所述隔离层220的材料包括：氧化硅、氮化硅或者氮氧化硅。
在本实施例中，所述隔离层220的材料为氧化硅。
请参考图8，在所述核心层210侧壁表面形成第一保护层230。
所述第一保护层230和后续形成的掩膜层的材料不同，以后续起到对掩膜层保护作用。
所述第一保护层230的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。
所述第一保护层230的厚度范围为10埃～20埃。
选择所述厚度范围的意义在于：若所述第一保护层230的厚度小于10埃，则厚度太薄的第一保护层230在后续去除核心层210的过程中，仍不能充分对掩膜层起到保护作用，无法有效减少对掩膜层的刻蚀损耗，从而形成的半导体结构的性能仍较低；若所述第一保护层230的厚度大于20埃，在满足能够充分对掩膜层起到保护作用的情况下，一方面，形成厚度太厚的第一保护层230会相应增加工艺成本和工艺时间，另一方面，后续去除核心层210之后，去除第一保护层230的时间和成本也相应增加，因而，不利于提高效率和节省工艺成本。
在本实施例中，所述第一保护层230的厚度为12埃。
所述形成所述第一保护层230的工艺包括：原位水汽生成工艺、化学气相沉积工艺或者物理气相沉积工艺。
在本实施例中，通过采用所述原位水汽生成工艺，氧化所述核心层210，由于所述核心层210的材料为无定形硅，形成的第一保护层230的材料为氧化硅。
在本实施例中，采用所述原位水汽生成工艺形成第一保护层230的意义在于：一方面，有利于生成致密性较高的氧化硅，从而第一保护层230的致密性较高，利于后续对掩膜层的保护；另一方面，有利于精确控制生成的膜层的厚度，即，能够生成厚度较薄的第一保护层230，减少对后续掩膜层的厚度造成影响，满足工艺需求。
通过所述原位水汽生成工艺，能够满足仅在核心层210侧壁表面形成所述厚度较薄的第一保护层230的同时，不需要其他工艺进一步处理，因而步骤简单，易于操作，从而节省了工艺时间。
在本实施例中，后续形成牺牲层之前，形成所述第一保护层；在其他实施例中，后续形成牺牲层之前，还可以不形成所述第一保护层。
接着，在所述基底上形成暴露出隔离层顶部表面的牺牲层，具体形成所述牺牲层的过程请参考图9至图10。
请参考图9，在所述基底200上形成牺牲膜240，所述牺牲膜240覆盖所述隔离层220顶部表面和侧壁表面。
所述牺牲膜240为后续形成牺牲层提供材料。
在本实施例中，所述牺牲膜240的顶部表面高于所述隔离层220顶部表面。
所述牺牲膜240的材料包括：光阻材料或者含碳氧的有机材料。
在本实施例中，所述牺牲膜240的材料为含碳氧的有机材料；形成所述牺牲膜240的工艺为旋涂工艺。
请参考图10，回刻蚀所述牺牲膜240，形成牺牲层241，且所述牺牲层241顶部表面齐平或者低于所述隔离层220底部表面。
在本实施例中，所述牺牲层241顶部表面齐平于所述隔离层220底部表面。
由于所述牺牲层241通过回刻蚀牺牲膜240而形成，相应的，所述牺牲层241的材料包括：光阻材料或者含碳氧的有机材料。
在本实施例中，所述牺牲层241的材料为含碳氧的有机材料。
回刻蚀所述牺牲膜240的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
在本实施例中，回刻蚀所述牺牲膜240的工艺为干法刻蚀工艺。
请参考图11，形成所述牺牲层241之后，去除所述隔离层220。
去除所述隔离层220的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除所述隔离层220的工艺为干法刻蚀工艺；所述干法刻蚀工艺参数包括：采用的刻蚀气体包括氨气和氟化氢，其中氨气和氟化氢的体积比例关系为100:80～100:100，温度为20摄氏度～45摄氏度。
由于所述去除位于所述核心层210顶部表面的隔离层220的工艺，在形成掩膜层之前，从而避免了刻蚀工艺对后续形成的所述掩膜层造成刻蚀损伤，进而有利于所述掩膜层保持较好的形貌。因此，能够提高相邻掩膜层间距的均一性，使得形成的半导体结构的性能较好。
在本实施例中，所述牺牲层241覆盖第一保护层230侧壁表面，从而能够避免去除隔离层220的工艺对第一保护层230造成的刻蚀损伤，有利于后续在第一保护层230侧壁表面形成的掩膜材料层的形貌。
请参考图12，去除所述隔离层220之后，去除所述牺牲层241。
去除所述牺牲层241的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或者灰化工艺。
在本实施例中，所述牺牲层241的材料为含碳氧的有机材料，可以采用灰化工艺去除所述牺牲层241。所述灰化工艺较易完全去除所述牺牲层241，且易于操作，从而利于节省工艺时间。
去除隔离层220之后，去除所述牺牲层241，使得去除牺牲层241的工艺也在后续形成掩膜层之前完成，从而避免刻蚀工艺对所述掩膜层进一步造成刻蚀损伤，进而进一步有利于掩膜层保持较好的形貌。因此，能够提高相邻掩膜层间距的均一性，使得形成的半导体结构的性能较好。
去除所述牺牲层之后，在所述核心层侧壁表面形成掩膜层，具体形成所述掩膜层的过程请参考图13至图14。
请参考图13，在所述基底200表面形成掩膜材料层250，且所述掩膜材料层250覆盖核心层210顶部表面和侧壁表面。
所述掩膜材料层250为后续形成掩膜层提供材料。
在本实施例中，所述掩膜材料层250位于第一保护层230侧壁表面和顶部表面、以及核心层210顶部表面。
所述掩膜材料层250的材料和第一保护层230的材料不同。
所述掩膜材料层250的材料包括：氮化钛、氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述掩膜材料层250的材料为氮化硅。
形成所述掩膜材料层250的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
在本实施例中，形成所述掩膜材料层250的工艺为原子层沉积工艺。所述原子层沉积工艺是在原子量极的厚度上进行沉积的过程，且阶梯覆盖性好，使得形成的掩膜材料层250厚度均匀性较好，从而后续形成的掩膜层的厚度均匀性较好，有利于提高相邻掩膜层间距的均一性，进而有利于提高形成的半导体结构的性能。
请参考图14，回刻蚀所述掩膜材料层250，直至暴露出基底200表面和核心层210顶部表面，形成所述掩膜层260。
所述掩膜层260用于作为后续刻蚀基底200的掩膜，实现图形转移。
在本实施例中，所述掩膜层260位于核心层210侧壁表面的第一保护层230的侧壁表面。
由于所述掩膜层260由回刻蚀所述掩膜材料层250而形成，相应的，所述掩膜层260的材料包括：氮化钛、氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述掩膜层260的材料为氮化硅。
请参考图15，形成掩膜层260之后，在所述掩膜层260侧壁表面形成第二保护层270，且所述第二保护层270的材料和掩膜层260的材料不同。
在本实施例中，所述第二保护层270还位于基底200表面、核心层210顶部表面、第一保护层230顶部表面以及掩膜层260顶部表面。
所述第二保护层270的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
所述第二保护层270的厚度范围为大于20埃，小于相邻掩膜层260间距的二分之一。
选择所述厚度范围的意义在于：若所述第二保护层270的厚度小于20埃，则厚度太薄的第二保护层270在后续去除核心层的过程中，仍不能充分对掩膜层260起到保护作用，无法有效减少对掩膜层260的刻蚀损耗，从而形成的半导体结构的性能仍较低；若所述第二保护层270的厚度大于相邻掩膜层260间距的二分之一，在满足能够充分对掩膜层260起到保护作用的情况下，一方面，则形成第二保护层270的过程中，相邻第二保护层270容易合并一起，不利于后续去除合并在一起的第二保护层270，从而影响以掩膜层260为掩膜进行图形转移的准确性；另一方面，形成厚度太厚的第二保护层270会相应增加工艺成本和工艺时间，因而，不利于提高效率和节省工艺成本。
所述形成所述第二保护层270的工艺包括：炉管工艺、化学气相沉积工艺或者物理气相沉积工艺。
在本实施例中，形成所述第二保护层270的工艺为炉管工艺。采用炉管工艺形成的第二保护层270后续容易被去除。
在本实施例中，所述第二保护层270的材料和第一保护层230的材料相同，从而后续的刻蚀工艺易于同时去除第一保护层230和第二保护层270，从而节省工艺步骤。
请参考图16，形成所述第二保护层270，去除所述核心层210。
由于所述掩膜层260位于第一保护层230侧壁表面，所述第二保护层270位于掩膜层260侧壁表面，即，第一保护层230和第二保护层270分别位于掩膜层260的两侧。并且，所述第一保护层230的材料和掩膜层260的材料不同，所述第二保护层270的材料和掩膜层260的材料不同。进而，去除所述核心层210的过程中，所述第一保护层230和第二保护层270能够保护掩膜层260侧壁表面，避免对掩膜层260造成刻蚀损伤，因而，有利于提高相邻掩膜层260间距的均一性，进而有利于提高形成的半导体结构的性能。
去除所述核心层210的方法包括：采用第二刻蚀工艺，去除所述核心层210；去除所述核心层210之后，采用第三刻蚀工艺，去除第二刻蚀工艺过程中产生的蚀刻副产物。
在本实施例中，所述第二刻蚀工艺还刻蚀位于核心层210顶部表面的第二保护层270，从而暴露出核心层210顶部表面。
所述第二刻蚀工艺为干法刻蚀工艺；所述第三刻蚀工艺为湿法刻蚀工艺。
请参考图17，采用第一刻蚀工艺，去除所述第一保护层230和第二保护层270。
所述第一刻蚀工艺对第一保护层230的刻蚀速率大于对掩膜层260的刻蚀速率，所述第一刻蚀工艺对第二保护层270的刻蚀速率大于对掩膜层260的刻蚀速率，使得采用第一刻蚀工艺，去除所述第一保护层230和第二保护层270的过程中，能够避免对掩膜层260造成刻蚀损伤，因而，有利于提高相邻掩膜层260间距的均一性，进而有利于提高形成的半导体结构的性能。
所述第一刻蚀工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第一刻蚀工艺为湿法刻蚀工艺；所述第一刻蚀工艺的参数包括：采用的刻蚀溶液为稀氢氟酸和臭氧水的混合溶液，其中稀氢氟酸中氢氟酸和水的体积比例为200:1，臭氧水中臭氧的浓度为30ppm，稀氢氟酸和臭氧水的体积混合范围为1：3～1：5。
在本实施例中，去除所述第一保护层230和第二保护层270之后，还包括：以所述掩膜层260为掩膜，刻蚀所述基底200，从而实现图形转移。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有若干相互分立的核心层，且所述核心层顶部表面具有隔离层；
在所述基底上形成暴露出隔离层顶部表面的牺牲层；
形成所述牺牲层之后，去除所述隔离层；
去除所述隔离层之后，去除所述牺牲层；
去除所述牺牲层之后，在所述核心层侧壁表面形成掩膜层；
形成所述掩膜层之后，去除所述核心层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的材料包括：氧化硅、氮化硅或者氮氧化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述基底上形成牺牲膜，所述牺牲膜覆盖所述隔离层顶部表面和侧壁表面；回刻蚀所述牺牲膜，形成牺牲层，且所述牺牲层顶部表面齐平或者低于所述隔离层底部表面。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述牺牲膜的材料包括：光阻材料或者含碳氧的有机材料。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的形成方法包括：在所述基底表面形成掩膜材料层，且所述掩膜材料层覆盖核心层顶部表面和侧壁表面；回刻蚀所述掩膜材料层，直至暴露出基底表面和核心层顶部表面，形成所述掩膜层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心层的材料包括：无定形硅、无定形碳或者多晶硅。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成牺牲层之前，在所述核心层侧壁表面形成第一保护层，且所述掩膜层的材料和第一保护层的材料不同；去除所述核心层之后，去除所述第一保护层。
8.如权利要求1或者7所述的半导体结构的形成方法，其特征在于，还包括：形成掩膜层之后，去除核心层之前，在所述掩膜层侧壁表面形成第二保护层，且所述第二保护层的材料和掩膜层的材料不同；去除所述核心层之后，去除所述第二保护层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，采用第一刻蚀工艺，去除所述第一保护层和第二保护层；所述第一刻蚀工艺对第一保护层的刻蚀速率大于对掩膜层的刻蚀速率，所述第一刻蚀工艺对第二保护层的刻蚀速率大于对掩膜层的刻蚀速率。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一保护层的厚度范围为10埃～20埃。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，所述形成所述第一保护层的工艺包括：原位水汽生成工艺、化学气相沉积工艺或者物理气相沉积工艺。
13.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
14.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二保护层的厚度范围为大于20埃，小于相邻掩膜层间距的二分之一。
15.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第二保护层的工艺包括：炉管工艺、化学气相沉积工艺或者物理气相沉积工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层的方法包括：采用第二刻蚀工艺，去除所述核心层；去除所述核心层之后，采用第三刻蚀工艺，去除第二刻蚀工艺过程中产生的蚀刻副产物。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺为干法刻蚀工艺；所述第三刻蚀工艺为湿法刻蚀工艺。
18.如权利要求8所述的半导体结构的形成方法，其特征在于，所述基底包括衬底和位于衬底表面的硬掩膜层。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，还包括：去除所述第一保护层和第二保护层之后，以所述掩膜层为掩膜，刻蚀所述基底。
20.一种采用权利要求1至19任一项方法形成的半导体结构。
CN201910919338.XA 2019-09-26 2019-09-26 半导体结构及其形成方法 Pending CN112563122A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910919338.XA CN112563122A (zh) 2019-09-26 2019-09-26 半导体结构及其形成方法
US17/025,753 US11189492B2 (en) 2019-09-26 2020-09-18 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910919338.XA CN112563122A (zh) 2019-09-26 2019-09-26 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112563122A true CN112563122A (zh) 2021-03-26

Family

ID=75030359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910919338.XA Pending CN112563122A (zh) 2019-09-26 2019-09-26 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11189492B2 (zh)
CN (1) CN112563122A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023040261A1 (zh) * 2021-09-16 2023-03-23 长鑫存储技术有限公司 硬掩膜的制作方法、图形的制作方法及半导体结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804391B2 (en) * 2018-06-15 2020-10-13 Samsung Electronics Co., Ltd. Vertical field-effect transistor (VFET) devices and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023040261A1 (zh) * 2021-09-16 2023-03-23 长鑫存储技术有限公司 硬掩膜的制作方法、图形的制作方法及半导体结构

Also Published As

Publication number Publication date
US20210098256A1 (en) 2021-04-01
US11189492B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
US10685838B1 (en) Semiconductor structure providing for an increased pattern density on a substrate and method for forming same
CN108321079B (zh) 半导体结构及其形成方法
US11367832B2 (en) Method of making magnetoresistive random access memory device
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
KR102399361B1 (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
US20220263018A1 (en) Multiply Spin-Coated Ultra-Thick Hybrid Hard Mask for Sub 60nm MRAM Devices
US20140162453A1 (en) Semiconductor device and method for fabricating the same
CN112563122A (zh) 半导体结构及其形成方法
US10957550B2 (en) Semiconductor structure and formation method thereof
CN114334619A (zh) 半导体结构的形成方法
CN107968046B (zh) 一种半导体器件的制造方法
US11393685B2 (en) Semiconductor structure and fabrication method thereof
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN111986983A (zh) 半导体结构及其形成方法
KR20090104252A (ko) 반도체 소자 및 이의 제조 방법
US7498226B2 (en) Method for fabricating semiconductor device with step gated asymmetric recess
US7534711B2 (en) System and method for direct etching
CN113851376B (zh) 半导体结构的形成方法
CN112563200B (zh) 半导体器件及其形成方法
WO2024087320A1 (zh) 半导体结构的形成方法及半导体结构
US11935925B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
WO2023279835A1 (zh) 半导体结构及其制备方法
US7482225B2 (en) Method of fabricating floating gate of flash memory device
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
CN115223863A (zh) 半导体结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination