CN111986983A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN111986983A CN111986983A CN201910425793.4A CN201910425793A CN111986983A CN 111986983 A CN111986983 A CN 111986983A CN 201910425793 A CN201910425793 A CN 201910425793A CN 111986983 A CN111986983 A CN 111986983A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- hard mask
- side wall
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 365
- 239000000463 material Substances 0.000 claims description 107
- 239000011241 protective layer Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- -1 silicon carbide nitride Chemical class 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构及其形成方法，方法包括：提供待刻蚀层，所述待刻蚀层上具有图形化的牺牲层以及位于牺牲层上的硬掩膜层，所述图形化的牺牲层暴露出部分所述待刻蚀层的表面；去除所述硬掩膜层；在去除所述硬掩膜层之后，在所述牺牲层侧壁形成侧墙；在形成侧墙之后，去除所述牺牲层。所形成的半导体结构性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，自对准多重图案技术是一种在半导体器件制备过程中得到广泛的接受和应用的解决途径。
目前常用的自对准多重图案技术包括自对准双图案技术(Self aligned doublepatterning，简称SADP)和对准四重图案技术(Self aligned quadruple patterning，简称SAQP)。自对准多重图案技术可以在现有的光刻技术下，制备更小节点的器件，以提供更小的过程波动。
而现有的自对准多重图案技术由于必须引入复杂的膜层叠层来实现图案的转移，在刻蚀膜层在半导体衬底形成目标图案时，容易出现图形转移质量差，形成的目标图案失真的问题，对器件的稳健性造成负面影响。
因此，使用现有的自对准多重图案技术形成的半导体器件性能有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够提升半导体结构的性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层上具有图形化的牺牲层以及位于牺牲层上的硬掩膜层，所述图形化的牺牲层暴露出部分所述待刻蚀层的表面；去除所述硬掩膜层；在去除所述硬掩膜层之后，在所述牺牲层侧壁形成侧墙；在形成侧墙之后，去除所述牺牲层。
可选的，所述牺牲层和硬掩膜层的形成方法包括：在所述待刻蚀层上形成牺牲材料层；在所述牺牲材料层上形成硬掩膜材料层；在所述硬掩膜材料层上形成图形层，所述图形层暴露出部分硬掩膜材料层表面；以所述图形层为掩膜，刻蚀所述硬掩膜材料层和所述牺牲材料层，在待刻蚀层上形成牺牲层以及位于牺牲层上的硬掩膜层。
可选的，所述牺牲层的材料与所述硬掩膜层的材料不同；所述牺牲层的材料与所述侧墙的材料不同；所述硬掩膜层与所述侧墙的材料不同。
可选的，所述硬掩膜层的材料包括氧化物，所述氧化物包括氧化硅。
可选的，所述牺牲层的材料包括多晶硅。
可选的，所述侧墙的材料包括氮化物或氮碳化物；所述氮化物或氮碳化物包括氮化硅或氮碳化硅。
可选的，在去除所述硬掩膜层之前，还包括：在所述待刻蚀层上、牺牲层侧壁形成第一保护层。
可选的，所述第一保护层的形成方法包括：在所述待刻蚀层上、牺牲层的侧壁以及硬掩膜层的侧壁和顶部形成第一保护材料层，所述第一保护材料层表面高于所述硬掩膜层的顶部；回刻蚀所述第一保护材料层，直至暴露出所述牺牲层侧壁表面，形成所述第一保护层。
可选的，所述第一保护层的顶部表面低于或齐平于所述牺牲层的顶部表面；所述第一保护层的材料包括有机材料。
可选的，在所述待刻蚀层上、牺牲层的侧壁以及硬掩膜层的侧壁和顶部形成第一保护层之前，还包括：在所述待刻蚀层上、牺牲层的侧壁以及硬掩膜层的顶部和侧壁形成初始第二保护层。
可选的，所述初始第二保护层的材料与所述硬掩膜层的材料相同；所述初始第二保护层的材料包括氧化物，所述氧化物包括氧化硅。
可选的，所述初始第二保护层的厚度范围为1nm～6nm。
可选的，所述初始第二保护层的形成工艺包括：原子层沉积工艺或化学气相沉积工艺。
可选的，去除所述硬掩膜层时，位于所述硬掩膜层侧壁和顶部的部分初始第二保护层与所述硬掩膜层同时去除，在所述牺牲层的侧壁形成第二保护层。
可选的，去除所述硬掩膜层之前，去除位于所述硬掩膜层侧壁和顶部的部分初始第二保护层，在所述牺牲层的侧壁形成第二保护层。
可选的，在所述牺牲层侧壁形成侧墙之前，还包括：去除所述第一保护层；去除牺牲层侧壁的第二保护层。
可选的，所述侧墙的形成方法包括：在所述待刻蚀层上、牺牲层的顶部和侧壁形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出所述牺牲层的顶部，在牺牲层的侧壁形成所述侧墙。
可选的，所述侧墙材料层的形成工艺包括：化学气相沉积工艺或原子层沉积工艺。
相应的，本发明实施例还提供一种采用上述任一项方法所形成的半导体结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
待刻蚀层上具有牺牲层以及位于牺牲层上的硬掩膜层，通过先去除位于牺牲层上的硬掩膜层，再在所述牺牲层侧壁形成侧墙，可以避免在形成侧墙后再去除硬掩膜层时，去除硬掩膜层的工艺对侧墙顶部的侧壁造成损伤的情况，从而形成的侧墙形貌良好，后续以侧墙为掩膜继续刻蚀时，提高了图案传递的精度，半导体结构的尺寸精度可控制，从而使得形成的半导体器件性能得到提升。
进一步，在形成牺牲层及位于牺牲层上的硬掩膜层后，在牺牲层的侧壁以及硬掩膜层的顶部和侧壁形成第二保护层，可以避免第一保护层与牺牲层直接接触产生化学反应而在牺牲层侧壁形成化合物，导致后续去除牺牲层时，所述化合物难以去除而影响侧墙形貌的情况。
附图说明
图1至图4是一种半导体结构形成过程的剖面结构示意图；
图5至图10是本发明实施例一种半导体结构形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，使用现有的自对准多重图案技术形成的半导体结构性能有待改善。
图1至图4是一种半导体结构形成过程的剖面结构示意图。
请参考图1，提供待刻蚀层100，所述待刻蚀层100上具有图案化的牺牲层103，以及位于牺牲层103上的硬掩膜层102，所述牺牲层103暴露出部分待刻蚀层表面。
请参考图2，在所述硬掩膜层102和牺牲层103的侧壁形成侧墙104。
请参考图3，在所述待刻蚀层100上和所述牺牲层104侧壁形成保护层105，所述保护层105的表面低于所述牺牲层104的顶部表面；形成保护层105后，去除所述硬掩膜层102。
请参考图4，去除所述牺牲层103和保护层105，在所述待刻蚀层100上形成分立的侧墙104。
在形成所述半导体结构的过程中，由于所述硬掩膜层102的材料包括氧化硅，所述侧墙104的材料包括氮化硅，在采用湿法刻蚀工艺去除硬掩膜层102时，所述侧墙104也会受到一定的损伤，而由于形成的侧墙104的尺寸较小，对侧墙104的精度要求较高，则侧墙104受到的损伤对侧墙的形貌影响就较大，再继续去除牺牲层103形成分立的侧墙104时，会形成顶部尺寸和底部尺寸不一致的侧墙104，后续用侧墙104为掩膜继续刻蚀待刻蚀层100时，则会将有缺陷的侧墙104的图案传递，导致形成的半导体结构尺寸精度无法控制，形成的半导体结构性能较差。
为了解决上述问题，本发明提供一种半导体结构的结构和形成方法，通过在形成牺牲层及位于牺牲层上的硬掩膜层后，先去除位于牺牲层上的硬掩膜层，再在所述牺牲层侧壁形成侧墙，避免了先形成侧墙再去除硬掩膜层时，去除硬掩膜层的工艺对侧墙的侧壁造成损伤的情况，从而形成的侧墙形貌良好，从而提高了图案传递的精度，半导体结构的尺寸精度可控制，从而使得形成的半导体器件性能得到提升。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明实施例一种半导体结构形成过程的剖面结构示意图。
请参考图5，提供待刻蚀层200，所述待刻蚀层200上具有图形化的牺牲层202以及位于牺牲层202上的硬掩膜层203，所述图形化的牺牲层202暴露出部分所述待刻蚀层200的表面。
在本实施例中，所述待刻蚀层200包括：基底；位于基底上的第二牺牲材料层；位于第二牺牲材料层上的第二掩膜材料层。在其他实施例中，所述待刻蚀层200可以不包括位于基底上的第二牺牲材料层。
所述基底的材料为半导体材料。在本实施例中，所述基底的材料为硅。其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
所述牺牲层202和硬掩膜层203的形成方法包括：在所述待刻蚀层200上形成牺牲材料层(未图示)；在所述牺牲材料层上形成硬掩膜材料层(未图示)；在所述硬掩膜材料层上形成图形层(未图示)，所述图形层暴露出部分硬掩膜材料层表面；以所述图形层为掩膜，刻蚀所述硬掩膜材料层和所述牺牲材料层，在待刻蚀层上形成牺牲层202以及位于牺牲层202上的硬掩膜层203。
在本实施例中，所述牺牲层202的材料与所述硬掩膜层203的材料不同。
所述硬掩膜层203的材料包括氧化物、氮化物以及氮碳化物，所述氧化物、氮化物以及氮碳化物的材料包括氧化硅、氮化硅和氮碳化硅。在本实施例中，所述硬掩膜层203的材料包括氧化硅。
所述牺牲层202的材料包括多晶硅或氧化硅。在本实施例中，所述牺牲层202的材料包括多晶硅。
所述牺牲层202的材料与所述硬掩膜层203的材料不同的意义在于：所述牺牲层202与所述硬掩膜层203具有不同的刻蚀比，后续在去除所述硬掩膜层203时，可以避免对所述牺牲层202造成损伤，从而影响所述牺牲层202的形貌，进而影响后续图案的传递的稳健性。
请参考图6，在所述待刻蚀层200上、牺牲层202的侧壁以及硬掩膜层203的顶部和侧壁形成初始第二保护层204。
在所述待刻蚀层200上、牺牲层202的侧壁以及硬掩膜层203的顶部和侧壁形成初始第二保护层204的意义在于：所述初始第二保护层204可以保护所述牺牲层202的侧壁，避免后续形成的第一保护层与牺牲层202直接接触产生化学反应而在牺牲层202侧壁形成化合物，导致后续去除牺牲层202时，所述化合物难以去除而影响侧墙形貌的情况。
在本实施例中，所述初始第二保护层204的材料与所述硬掩膜层203的材料相同。在其他实施例中，所述初始第二保护层204的材料可以与所述硬掩膜层203的材料不同。
所述初始第二保护层204的材料包括氧化物；在本实施例中，所述氧化物包括氧化硅。
所述初始第二保护层204的材料与所述硬掩膜层203的材料相同的意义在于：后续在去除所述硬掩膜层203时，需要先去除位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204，所述初始第二保护层204的材料与所述硬掩膜层203的材料相同，则位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204和所述硬掩膜层203可以同时去除，有利于简化工艺流程，提高生产效率。
在本实施例中，所述初始第二保护层204的厚度范围为1nm～6nm。
所述初始第二保护层204的厚度范围为1nm～6nm的意义在于：若所述初始第二保护层204的厚度小于1nm，则形成工艺较难控制，无法满足厚度的精度要求；若所述初始第二保护层204的厚度大于6nm，则形成的初始第二保护层204过厚，后续在去除位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204时，需加大刻蚀条件，从而不利于生产效率的提高。
所述初始第二保护层204的形成工艺包括：原子层沉积工艺或化学气相沉积工艺。在本实施例中，所述初始第二保护层204的形成工艺包括原子层沉积工艺。
在其他实施例中，能够不在所述待刻蚀层200上、牺牲层202的侧壁以及硬掩膜层203的顶部和侧壁形成初始第二保护层204。
请参考图7，在所述待刻蚀层200上、牺牲层202侧壁表面的初始第二保护层204上形成第一保护层207。
所述第一保护层207的形成方法包括：在所述初始第二保护层204上、牺牲层202的侧壁以及硬掩膜层203的侧壁和顶部形成第一保护材料层(未图示)，所述第一保护材料层表面高于所述硬掩膜层203的顶部；回刻蚀所述第一保护材料层，直至暴露出所述牺牲层202侧壁表面的初始第二保护层204，形成所述第一保护层207。
在所述待刻蚀层200上、牺牲层202侧壁表面的初始第二保护层204上形成第一保护层207的意义在于：所述第一保护层207可以保护待刻蚀层200，避免在去除硬掩膜层203也同时去掉待刻蚀层200表面的初始第二保护层204，从而继续对所述待刻蚀层200的表面造成损伤，从而影响后续形成图形的形貌。
所述第一保护层207的顶部表面低于或齐平于所述牺牲层202的顶部表面；在本实施例中，所述第一保护层207的顶部表面低于所述牺牲层202的顶部表面。
在本实施例中，所述第一保护层207的材料包括有机材料。
所述第一保护层207的顶部表面低于所述牺牲层202的顶部表面，暴露出所述硬掩膜层203以及位于所述硬掩膜层203顶部表面和侧壁表面的初始第二保护层204，为后续去除所述硬掩膜层203提供空间。
请参考图8，去除位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204，去除所述硬掩膜层203，在所述牺牲层202的侧壁形成第二保护层205。
在本实施例中，位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204与所述硬掩膜层203同时去除。
在其他实施例中，去除所述硬掩膜层203之前，先去除位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204。
去除所述硬掩膜层203以及位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204的工艺包括各向同性湿法刻蚀工艺或各向异性干法刻蚀工艺。
在本实施例中，选用各向同性湿法刻蚀工艺去除所述硬掩膜层203以及位于所述硬掩膜层203侧壁和顶部的部分初始第二保护层204，所述各向同性湿法刻蚀工艺相较于各向异性干法刻蚀工艺来说，各向同性湿法刻蚀工艺对所述牺牲层202的顶部表面损伤较小，有利于所述牺牲层202形貌完整性的保持。
请参考图9，去除所述第一保护层207；去除所述第一保护层207之后，去除所述牺牲层202侧壁的第二保护层205。
在本实施例中，去除所述第一保护层207的工艺包括各向异性干法刻蚀工艺。
在本实施例中，去除所述牺牲层202侧壁的第二保护层205的工艺包括各向同性湿法刻蚀工艺。
请继续参考图9，去除所述第一保护层207和所述牺牲层202侧壁的第二保护层205之后，在所述待刻蚀层200上、牺牲层202的顶部和侧壁形成侧墙材料层208。
所述侧墙材料层208的形成工艺包括：化学气相沉积工艺或原子层沉积工艺。在本实施例中，所述侧墙材料层208的形成工艺包括化学气相沉积工艺。
在本实施例中，所述侧墙材料层208的材料与所述牺牲层202的材料不同；所述侧墙材料层208的材料与所述硬掩膜层203的材料也不同。
在本实施例中，所述侧墙材料层208的材料包括氮化物或氮碳化物；所述氮化物或氮碳化物包括氮化硅或氮碳化硅。
所述侧墙材料层208的材料与所述牺牲层202的材料不同，因此在回刻蚀所述侧墙材料层208形成侧墙时所述牺牲层202可以作为刻蚀停止层；后续形成侧墙之后去除所述牺牲层202时，去除所述牺牲层202的工艺不会对侧墙造成损伤，从而形成的侧墙的形貌良好。
所述侧墙材料层208的材料与所述硬掩膜层203的材料也不同，所述待刻蚀层200包含了所述硬掩膜层203的材料，故所述侧墙材料层208的材料与所述硬掩膜层203的材料不同，可以避免在回刻蚀所述侧墙材料层208形成侧墙时，对待刻蚀层200造成损伤，从而影响后续形成图案的精准度。
请参考图10，回刻蚀所述侧墙材料层208，直至暴露出所述牺牲层202的顶部，在所述牺牲层202的侧壁形成侧墙209。
在所述牺牲层202侧壁形成侧墙209之后，去除所述牺牲层202，在所述待刻蚀层200上形成分立的侧墙209，请继续参考图10。
去除所述牺牲层202的工艺包括各向异性干法刻蚀工艺或者各向同性湿法刻蚀工艺；在本实施例中，去除所述牺牲层202的工艺包括各向同性湿法刻蚀工艺。
至此，形成的侧墙209形貌良好，后续以侧,209为掩膜继续刻蚀所述待刻蚀层200时，提高了图案传递的精度，半导体结构的尺寸精度可控制，从而使得形成的半导体器件性能得到提升。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图10，包括：待刻蚀层200；位于待刻蚀层200上的侧墙209。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层上具有图形化的牺牲层以及位于牺牲层上的硬掩膜层，所述图形化的牺牲层暴露出部分所述待刻蚀层的表面；
去除所述硬掩膜层；
在去除所述硬掩膜层之后，在所述牺牲层侧壁形成侧墙；
在形成侧墙之后，去除所述牺牲层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层和硬掩膜层的形成方法包括：在所述待刻蚀层上形成牺牲材料层；在所述牺牲材料层上形成硬掩膜材料层；在所述硬掩膜材料层上形成图形层，所述图形层暴露出部分硬掩膜材料层表面；以所述图形层为掩膜，刻蚀所述硬掩膜材料层和所述牺牲材料层，在待刻蚀层上形成牺牲层以及位于牺牲层上的硬掩膜层。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的材料与所述硬掩膜层的材料不同；所述牺牲层的材料与所述侧墙的材料不同；所述硬掩膜层与所述侧墙的材料不同。
4.如权利要求3所述半导体结构的形成方法，其特征在于，所述硬掩膜层的材料包括氧化物，所述氧化物包括氧化硅。
5.如权利要求3所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括多晶硅。
6.如权利要求3所述半导体结构的形成方法，其特征在于，所述侧墙的材料包括氮化物或氮碳化物；所述氮化物或氮碳化物包括氮化硅或氮碳化硅。
7.如权利要求1所述半导体结构的形成方法，其特征在于，在去除所述硬掩膜层之前，还包括：在所述待刻蚀层上、牺牲层侧壁形成第一保护层。
8.如权利要求7所述半导体结构的形成方法，其特征在于，所述第一保护层的形成方法包括：在所述待刻蚀层上、牺牲层的侧壁以及硬掩膜层的侧壁和顶部形成第一保护材料层，所述第一保护材料层表面高于所述硬掩膜层的顶部；回刻蚀所述第一保护材料层，直至暴露出所述牺牲层侧壁表面，形成所述第一保护层。
9.如权利要求7所述半导体结构的形成方法，其特征在于，所述第一保护层的顶部表面低于或齐平于所述牺牲层的顶部表面；所述第一保护层的材料包括有机材料。
10.如权利要求7所述半导体结构的形成方法，其特征在于，在所述待刻蚀层上、牺牲层的侧壁以及硬掩膜层的侧壁和顶部形成第一保护层之前，还包括：在所述待刻蚀层上、牺牲层的侧壁以及硬掩膜层的顶部和侧壁形成初始第二保护层。
11.如权利要求10所述半导体结构的形成方法，其特征在于，所述初始第二保护层的材料与所述硬掩膜层的材料相同；所述初始第二保护层的材料包括氧化物，所述氧化物包括氧化硅。
12.如权利要求10所述半导体结构的形成方法，其特征在于，所述初始第二保护层的厚度范围为1nm～6nm。
13.如权利要求10所述半导体结构的形成方法，其特征在于，所述初始第二保护层的形成工艺包括：原子层沉积工艺或化学气相沉积工艺。
14.如权利要求10所述半导体结构的形成方法，其特征在于，去除所述硬掩膜层时，位于所述硬掩膜层侧壁和顶部的部分初始第二保护层与所述硬掩膜层同时去除，在所述牺牲层的侧壁形成第二保护层。
15.如权利要求10所述半导体结构的形成方法，其特征在于，去除所述硬掩膜层之前，去除位于所述硬掩膜层侧壁和顶部的部分初始第二保护层，在所述牺牲层的侧壁形成第二保护层。
16.如权利要求14或15所述半导体结构的形成方法，其特征在于，在所述牺牲层侧壁形成侧墙之前，还包括：去除所述第一保护层；去除牺牲层侧壁的第二保护层。
17.如权利要求1所述半导体结构的形成方法，其特征在于，所述侧墙的形成方法包括：在所述待刻蚀层上、牺牲层的顶部和侧壁形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出所述牺牲层的顶部，在牺牲层的侧壁形成所述侧墙。
18.如权利要求14所述半导体结构的形成方法，其特征在于，所述侧墙材料层的形成工艺包括：化学气相沉积工艺或原子层沉积工艺。
19.一种如权利要求1至18任一项方法所形成的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910425793.4A CN111986983A (zh) | 2019-05-21 | 2019-05-21 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910425793.4A CN111986983A (zh) | 2019-05-21 | 2019-05-21 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111986983A true CN111986983A (zh) | 2020-11-24 |
Family
ID=73436237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910425793.4A Pending CN111986983A (zh) | 2019-05-21 | 2019-05-21 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111986983A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506728A (zh) * | 2021-06-29 | 2021-10-15 | 长江存储科技有限责任公司 | 半导体结构的制作方法以及半导体结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8524605B1 (en) * | 2012-04-16 | 2013-09-03 | Vigma Nanoelectronics | Fabrication and mask design methods using spatial frequency sextupling technique |
| CN104241099A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 自对准双图形工艺 |
| CN104701158A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN105895510A (zh) * | 2015-02-13 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 形成半导体装置的制造方法与图案化方法 |
| CN109767976A (zh) * | 2017-11-10 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 图案化光刻胶、自对准多重图案、半导体器件及制造方法 |
-
2019
- 2019-05-21 CN CN201910425793.4A patent/CN111986983A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8524605B1 (en) * | 2012-04-16 | 2013-09-03 | Vigma Nanoelectronics | Fabrication and mask design methods using spatial frequency sextupling technique |
| CN104241099A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 自对准双图形工艺 |
| CN104701158A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN105895510A (zh) * | 2015-02-13 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 形成半导体装置的制造方法与图案化方法 |
| CN109767976A (zh) * | 2017-11-10 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 图案化光刻胶、自对准多重图案、半导体器件及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506728A (zh) * | 2021-06-29 | 2021-10-15 | 长江存储科技有限责任公司 | 半导体结构的制作方法以及半导体结构 |
| CN113506728B (zh) * | 2021-06-29 | 2024-04-23 | 长江存储科技有限责任公司 | 半导体结构的制作方法以及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8343871B2 (en) | Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning | |
| JP5391423B2 (ja) | 解像度以下のケイ素フィーチャおよびそれを形成するための方法 | |
| JP5532303B2 (ja) | 半導体デバイスのクリティカルディメンジョンを縮小する方法 | |
| CN104078366A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| US8053370B2 (en) | Semiconductor device and fabrications thereof | |
| CN111627808A (zh) | 半导体结构及其形成方法 | |
| CN111986983A (zh) | 半导体结构及其形成方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN104078330A (zh) | 自对准三重图形的形成方法 | |
| CN111524793A (zh) | 一种半导体结构及形成方法 | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| US9230967B2 (en) | Method for forming self-aligned isolation trenches in semiconductor substrate and semiconductor device | |
| US11393685B2 (en) | Semiconductor structure and fabrication method thereof | |
| US11587836B2 (en) | Method of manufacturing a semiconductor structure by forming a mask layer using side wall spacers as an alignment mark | |
| CN111952165A (zh) | 半导体结构及其形成方法 | |
| CN112908836B (zh) | 半导体结构及其形成方法 | |
| CN113496874B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113327843B (zh) | 半导体结构的形成方法 | |
| US11270891B2 (en) | Method for making self-aligned double pattern | |
| CN112530804A (zh) | 半导体结构及其形成方法 | |
| CN117423619A (zh) | 鳍的形成方法 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| CN116230506A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |