CN112530804A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112530804A CN112530804A CN201910877330.1A CN201910877330A CN112530804A CN 112530804 A CN112530804 A CN 112530804A CN 201910877330 A CN201910877330 A CN 201910877330A CN 112530804 A CN112530804 A CN 112530804A
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial
- stop
- forming
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 160
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 286
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 123
- 238000001312 dry etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 238000004380 ashing Methods 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构及其形成方法，方法包括：提供待刻蚀层；在所述待刻蚀层上形成第一牺牲材料层；在所述第一牺牲材料层上形成第一停止材料层，所述第一停止材料层的材料与所述第一牺牲材料层的材料不同，所述第一停止材料层的材料与所述待刻蚀层表面的材料不同；在所述第一停止材料层上形成图形化层，所述图形化层暴露出部分所述第一停止材料层表面；以所述图形化层为掩膜刻蚀所述第一停止材料层和所述第一牺牲材料层，在所述待刻蚀层上形成第一牺牲层和位于第一牺牲层上的第一停止层；去除所述第一停止层。所述半导体结构的性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，自对准多重图案技术是一种在半导体器件制备过程中得到广泛的接受和应用的解决途径。
目前常用的自对准多重图案技术包括自对准双图案技术(Self aligned doublepatterning，简称SADP)和对准四重图案技术(Self aligned quadruple patterning，简称SAQP)。自对准多重图案技术可以在现有的光刻技术下，制备更小节点的器件，以提供更小的过程波动。
而现有的自对准多重图案技术由于必须引入复杂的膜层叠层来实现图案的转移，在刻蚀膜层在半导体衬底形成目标图案时，容易出现图形转移质量差，形成的目标图案失真的问题，对器件的稳健性造成负面影响。
因此，使用现有的自对准多重图案技术形成的半导体器件性能有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成第一牺牲材料层；在所述第一牺牲材料层上形成第一停止材料层，所述第一停止材料层的材料与所述第一牺牲材料层的材料不同，所述第一停止材料层的材料与所述待刻蚀层表面的材料不同；在所述第一停止材料层上形成图形化层，所述图形化层暴露出部分所述第一停止材料层表面；以所述图形化层为掩膜刻蚀所述第一停止材料层和所述第一牺牲材料层，在所述待刻蚀层上形成第一牺牲层和位于第一牺牲层上的第一停止层；去除所述第一停止层。
可选的，所述第一停止层的材料包括无定形碳、碳化硅、碳氮化硅、锗或者无定形硅。
可选的，去除所述第一停止层的工艺包括灰化工艺；所述灰化工艺的反应温度为200摄氏度～500摄氏度。
可选的，所述第一牺牲层的材料与所述第一停止层的材料不同，所述第一牺牲层的材料与所述待刻蚀层表面的材料不同。
可选的，所述第一牺牲层的材料包括氧化硅或氮化硅。
可选的，形成所述第一停止材料层的工艺包括化学气相沉积工艺或旋涂工艺。
可选的，刻蚀所述第一停止材料层和所述第一牺牲材料层的工艺包括干法刻蚀工艺。
可选的，去除所述第一停止层之后，还包括：在所述第一牺牲层侧壁形成第一侧墙；形成第一侧墙之后，去除所述第一牺牲层；去除所述第一牺牲层之后，以所述第一侧墙为掩膜刻蚀所述待刻蚀层。
可选的，所述第一侧墙的材料包括硅。
可选的，去除所述第一牺牲层的工艺包括干法刻蚀工艺。
可选的，所述待刻蚀层包括基底和位于基底上的第二停止材料层；所述第二停止材料层的材料与所述第一停止材料层的材料不同，所述第二停止材料层的材料与所述第一牺牲材料层的材料不同。
可选的，所述第二停止材料层的材料包括氮化硅或氧化硅。
可选的，所述图形化层的形成工艺包括多重图形对准工艺。
可选的，所述图形化层的形成方法包括：在所述第一停止材料层上形成第二牺牲材料层；在所述第二牺牲材料层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀所述第二牺牲材料层，在所述第一停止材料层上形成第二牺牲层；在所述第二牺牲层侧壁形成第二侧墙；形成第二侧墙之后，去除所述第二牺牲层，使所述第二侧墙形成所述图形化层。
相应的，本发明技术方案还提供一种采用上述任一项方法形成的半导体结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案半导体结构的形成方法中，所述第一停止材料层的材料与所述第一牺牲材料层的材料不同，所述第一停止材料层的材料与所述待刻蚀层表面的材料不同，从而在去除所述第一停止层时，不易对所述第一牺牲层以及待刻蚀层表面造成损伤，从而提高了所述图形层传递的稳定性，提升了半导体结构的尺寸精准度，进而提升了所述半导体结构的性能。
进一步，所述第一停止层的材料包括无定形碳，所述第一牺牲层的材料包括氧化硅，去除所述无定形碳的工艺对所述氧化硅具有较大的刻蚀选择比，从而所述第一停止层能够去除干净，且不会对所述第一牺牲层造成较大的损伤，使得后续在所述第一牺牲层侧壁形成的第一侧墙形貌良好，在以所述第一侧墙为掩膜继续刻蚀所述待刻蚀层时，所形成的半导体结构尺寸均匀性较好。
附图说明
图1至图5是一实施例中半导体结构形成过程的剖面结构示意图；
图6至图14是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
图1至图5是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，提供基底100，所述基底100上具有硬掩膜层101，所述硬掩膜层101上具有第一停止材料层102，所述第一停止材料层102上具有第一牺牲材料层103，所述第一牺牲材料层103上具有第二停止材料层104，所述第二停止材料层104上具有第二牺牲材料层105，所述第二牺牲材料层105上具有图形化的光刻胶层106。
请参考图2，以所述光刻胶层106为掩膜刻蚀所述第二牺牲材料层105，形成第二牺牲层107；去除所述光刻胶层106，在所述第二牺牲层107侧壁形成第二侧墙108。
请参考图3，去除所述第二牺牲层107；去除所述第二牺牲层107之后，以所述第二侧墙108为掩膜刻蚀所述第二停止材料层104和所述第一牺牲材料层103，形成所述第一牺牲层110和位于第一牺牲层110上的第二停止层109。
请参考图4，在所述第一停止材料层102上、所述第一牺牲层110侧壁表面以及所述第二停止层109的顶部表面和侧壁表面形成填充材料层(未图示)；回刻蚀所述填充材料层，直至完全暴露出所述第二停止层109的侧壁表面，形成填充层111。
请参考图5，去除所述第二停止层109；去除所述第二停止层109之后，去除所述填充层111；去除所述填充层111之后，在所述第一牺牲层110侧壁形成第一侧墙112。
在所述半导体结构的形成过程中，所述第二停止层109的材料包括氧化硅，所述第一牺牲层110的材料包括硅，所述填充层111的材料包括无定形碳，所述第一停止材料层102的材料包括氧化硅，所述第二停止层109和所述第一停止材料层102的材料相同。因此，在去除所述第二停止层109时，在所述第一停止材料层102上形成填充层111以保护所述第一停止材料层102和所述第一牺牲层110不受损伤，避免影响后续图形的传递。然而，在形成所述第一牺牲层110后，所述第一牺牲层110的表面被氧化形成氧化硅，在采用湿法刻蚀工艺去除所述第二停止层109时，由于所述填充层111的无定形碳材料结构疏松，所述刻蚀液会渗入到所述填充层111中从而对所述第一牺牲层110的侧壁表面造成损伤，导致所述第一牺牲层110的形貌发生变化，从而在所述第一牺牲层110的侧壁形成的第一侧墙112的形貌也发生了改变，使得后续在去除所述第一牺牲层110以所述第一侧墙112为掩膜继续刻蚀时，所形成的图形精准度发生较大的改变，进而使得形成的半导体结构的尺寸精度无法控制，最终影响半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，通过改变所述第一停止层、第一牺牲层以及待刻蚀层表面的材料，使得所述第一停止材料层的材料与所述第一牺牲材料层的材料不同，所述第一停止材料层的材料与所述待刻蚀层表面的材料不同，使得所述第一停止层去除时的工艺简单、容易去除，不易对所述第一牺牲层以及待刻蚀层表面造成损伤，从而提高了所述图形层传递的稳定性，提升了半导体结构的尺寸精准度，进而提升了所述半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图14是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图6，提供待刻蚀层。
所述待刻蚀层包括基底200和位于基底200上的第二停止材料层201。
所述第二停止材料层201作为后续在所述第二停止材料层201上形成第一牺牲层和第一侧墙的刻蚀停止层，避免所述刻蚀工艺对所述基底200造成损伤。
所述基底200的材料包括硅、硅锗、锗、绝缘体上硅或者绝缘体上锗；所述第二停止材料层201的材料包括氮化硅或氧化硅。所述第二停止材料层202的材料与后续形成的所述第一停止材料层的材料不同，所述第二停止材料层202的材料与后续形成的所述第一牺牲材料层的材料不同。
在本实施例中，所述基底200的材料包括硅；所述第二停止材料层201的材料包括氮化硅。
在本实施例中，所述待刻蚀层还包括位于基底200上的硬掩膜材料层202，所述第二停止材料层201位于所述硬掩膜材料层202上。在其他实施例中，所述待刻蚀层能够不包括所述硬掩膜材料层。
所述硬掩膜材料层202用于后续在所述第二停止材料层201上形成第一侧墙之后，继续以所述第一侧墙为掩膜继续刻蚀所述待刻蚀层时，所述硬掩膜材料层202能够将所述图形稳定传递，使得后续形成的半导体结构形貌良好。所述硬掩膜材料层202的材料与所述第二停止材料层201的材料不同。
在本实施例中，所述硬掩膜材料层202的材料包括氧化硅。
请参考图7，在所述待刻蚀层上形成第一牺牲材料层203；在所述第一牺牲材料层203上形成第一停止材料层204，所述第一停止材料层204的材料与所述第一牺牲材料层203的材料不同，所述第一停止材料层204的材料与所述待刻蚀层表面第二停止材料层201的材料不同。
所述第一牺牲材料层203为后续在所述第二停止材料层201上形成第一牺牲层提供材料；所述第一停止材料层204作为后续在所述第一停止材料层204上形成图形化层的刻蚀停止层，避免所述刻蚀工艺过刻蚀对所述第一牺牲材料层203造成损伤，不利于后续图形的形成，同时，所述第一停止材料层204为后续在第一牺牲层上形成的第一停止层提供材料。
所述第一停止材料层204的材料与所述第一牺牲材料层203的材料不同，使得后续形成的第一牺牲层和位于第一牺牲层上的第一停止层具有较大的刻蚀选择比，从而在去除所述第一停止层时对所述第一牺牲层的损伤较小；所述第一停止材料层204的材料与所述待刻蚀层表面第二停止材料层201的材料不同，使得后续形成的第一停止层和所述第二停止材料层201具有较大的刻蚀选择比，后续在去除第一停止层时，所述去除工艺对所述待刻蚀层表面损伤较小。
所述第一牺牲材料层203的材料包括氧化硅或氮化硅。所述第一停止材料层204的材料包括无定形碳、碳化硅、碳氮化硅、锗或者无定形硅。
在本实施例中，所述第一牺牲材料层203的材料包括氧化硅；所述第一停止材料层204的材料包括无定形碳，所述无定形碳的形成工艺和去除工艺都较为简单。
形成所述第一牺牲材料层203的工艺包括化学气相沉积工艺或原子层沉积工艺；形成所述第一停止材料层204的工艺包括旋涂工艺或化学气相沉积工艺。
在本实施例中，形成所述第一牺牲材料层203的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够快速形成结构致密、厚度较厚的第一牺牲材料层203；形成所述第一停止材料层204的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够形成厚度均匀且结构致密的第一停止材料层204。
接下来，在所述第一停止材料层204上形成图形化层，所述图形化层暴露出部分所述第一停止材料层204表面。
所述图形化层的形成工艺包括多重图形对准工艺，所述多重图形对准工艺能够形成尺寸小且精度高的图形化层。具体形成过程请参考图8至图10。
请参考图8，在所述第一停止材料层204上形成第二牺牲材料层205；在所述第二牺牲材料层205上形成图形化的掩膜层206。
所述第二牺牲材料层205为后续在所述第一停止材料层204上形成第二牺牲层提供材料。所述第二牺牲材料层205的材料与所述第一牺牲材料层203的材料相同，所述第二牺牲材料层205的材料与所述第一停止材料层204的材料不同。
所述第二牺牲材料层205的材料与所述第一停止材料层204的材料不同，从而所述第二牺牲材料层205与所述第一停止材料层204的材料具有较大的刻蚀选择比，后续在所述第一停止材料层204上形成第二牺牲层时，刻蚀所述第二牺牲材料层205的工艺能能够停止在所述第一停止材料层204上，避免过刻蚀对所述第一牺牲材料层203造成损伤；同时，后续在去除所述第二牺牲层时，去除所述第二牺牲层的工艺对所述第一停止材料层204的损伤较小，有利于图形的稳定传递。
所述第二牺牲材料层205的材料包括氧化硅或氮化硅；所述图形化的掩膜层206的材料包括光刻胶或硬掩膜材料，所述硬掩膜材料包括氧化硅或氮化硅。
在本实施例中，所述第二牺牲材料层205的材料包括氧化硅；所述图形化的掩膜层206的材料包括光刻胶。
形成所述第二牺牲材料层205的工艺包括化学气相沉积工艺或原子层沉积工艺；形成所述图形化的掩膜层206的工艺包括旋涂工艺或喷涂工艺。
在本实施例中，形成所述第二牺牲材料层205的工艺包括化学气相沉积工艺；形成所述图形化的掩膜层206的工艺包括旋涂工艺。
请参考图9，以所述图形化的掩膜层206为掩膜刻蚀所述第二牺牲材料层205，在所述第一停止材料层204上形成第二牺牲层207。
刻蚀所述第二牺牲材料层205的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
在本实施例中，刻蚀所述第二牺牲材料层205的工艺包括干法刻蚀工艺。所述干法刻蚀工艺能够形成侧壁形貌较好的第二牺牲层207，有利于图形传递的稳定性。
在形成第二牺牲层207之后，去除所述图形化的掩膜层206。去除所述图形化的掩膜层206的工艺包括灰化工艺。
请继续参考图9，在所述第二牺牲层207侧壁形成第二侧墙208。
所述第二侧墙208的形成方法包括：在所述第一停止材料层204上、所述第二牺牲层207的顶部表面和侧壁表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述第一停止材料层204表面，在所述第二牺牲层207侧壁形成第二侧墙208。
形成所述侧墙材料层的工艺包括物理气相沉积工艺或原子层沉积工艺。所述第二侧墙208的材料包括硅。
在本实施例中，形成所述侧墙材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的侧墙材料层；所述第二侧墙208的材料包括硅。
所述第二侧墙208的材料与所述第二牺牲层207的材料不同，所述第二侧墙208的材料与所述第一停止材料层204的材料不同。
所述第二侧墙208的材料与所述第二牺牲层207的材料不同，所述第二侧墙208的材料与所述第二牺牲层207的材料具有较大的刻蚀选择比，则在形成第二侧墙208后去除所述第二牺牲层207时，所述去除第二牺牲层207的工艺对所述第二侧墙208的损伤较小，后续在以所述第二侧墙208为掩膜继续刻蚀时，所述图形能够有较好的形貌；所述第二侧墙208的材料与所述第一停止材料层204的材料不同，所述第二侧墙208的材料与所述第一停止材料层204的材料具有较大的刻蚀选择比，则在回刻蚀所述侧墙材料层形成所述第二侧墙208时，所述回刻蚀工艺对所述第一停止材料层204的损伤较小，有利于形成形貌良好的第二侧墙208。
在本实施例中，所述第二侧墙208的材料包括硅。
请参考图10，形成第二侧墙208之后，去除所述第二牺牲层207，使所述第二侧墙208形成所述图形化层208。
所述图形化层208与所述第二侧墙208的材料相同。在本实施例中，所述图形化层208的材料包括硅。
去除所述第二牺牲层207的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，去除所述第二牺牲层207的工艺包括干法刻蚀工艺。所述干法刻蚀工艺能够高效去除所述第二牺牲层207。
请参考图11，以所述图形化层208为掩膜刻蚀所述第一停止材料层204和所述第一牺牲材料层203，在所述待刻蚀层上形成第一牺牲层210和位于第一牺牲层210上的第一停止层211。
刻蚀所述第一停止材料层204和所述第一牺牲材料层203的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，刻蚀所述第一停止材料层204和所述第一牺牲材料层203的工艺包括干法刻蚀工艺。所述干法刻蚀工艺能够形成侧壁形貌较好的第一牺牲层210，有利于图形传递的稳定性。
请参考图12，去除所述第一停止层211。
去除所述第一停止层211的工艺包括灰化工艺、干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，去除所述第一停止层211的工艺包括灰化工艺，所述灰化工艺的反应温度为200摄氏度～500摄氏度，所述200摄氏度～500摄氏度的反应温度对所述灰化工艺起到催化作用，从而所述第一停止层211能够快速去除干净。
所述第一停止层211的材料包括无定形碳，采用灰化工艺去除所述无定形碳的工艺简单且所述无定形碳容易去除干净；所述第一牺牲层210的材料包括氧化硅，所述待刻蚀层表面的第二停止材料层201的材料包括氮化硅，去除所述无定形碳的工艺对所述氧化硅和氮化硅具有较大的刻蚀选择比，从而所述灰化工艺对所述第一牺牲层210侧壁和所述待刻蚀层表面损伤较小，使得后续在所述第一牺牲层210侧壁形成的第一侧墙形貌良好，在以所述第一侧墙为掩膜继续刻蚀所述待刻蚀层时，所形成的半导体结构尺寸均匀性较好。
请参考图13，在所述第一牺牲层210侧壁形成第一侧墙212。
所述第一侧墙212的形成方法包括：在所述第二停止材料层201上、所述第一牺牲层210的顶部表面和侧壁表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述第二停止材料层201表面，在所述第一牺牲层210侧壁形成第一侧墙212。
形成所述侧墙材料层的工艺包括物理气相沉积工艺或原子层沉积工艺。所述第一侧墙212的材料包括硅。
所述第一侧墙212与所述第二侧墙208的材料相同。
在本实施例中，形成所述侧墙材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的侧墙材料层；所述第一侧墙212的材料包括硅。
请参考图14，形成第一侧墙212之后，去除所述第一牺牲层210；去除所述第一牺牲层210之后，以所述第一侧墙212为掩膜刻蚀所述待刻蚀层，形成图形结构300。
去除所述第一牺牲层210的工艺包括干法刻蚀工艺或湿法刻蚀工艺；刻蚀所述待刻蚀层的工艺包括干法刻蚀工艺或湿法刻蚀工艺；所述图形结构300包括鳍部结构或栅极结构。
在本实施例中，去除所述第一牺牲层210的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够高效去除所述第一牺牲层210；刻蚀所述待刻蚀层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成形貌良好的图形结构300；所述图形结构300包括鳍部结构。
至此，所述方法形成的半导体结构尺寸精准度较好，提升了所述半导体结构的性能。
相应的，请继续参考图14，本发明实施例还提供一种采用上述方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层上形成第一牺牲材料层；
在所述第一牺牲材料层上形成第一停止材料层，所述第一停止材料层的材料与所述第一牺牲材料层的材料不同，所述第一停止材料层的材料与所述待刻蚀层表面的材料不同；
在所述第一停止材料层上形成图形化层，所述图形化层暴露出部分所述第一停止材料层表面；
以所述图形化层为掩膜刻蚀所述第一停止材料层和所述第一牺牲材料层，在所述待刻蚀层上形成第一牺牲层和位于第一牺牲层上的第一停止层；
去除所述第一停止层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一停止层的材料包括无定形碳、碳化硅、碳氮化硅、锗或者无定形硅。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述第一停止层的工艺包括灰化工艺；所述灰化工艺的反应温度为200摄氏度～500摄氏度。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料与所述第一停止层的材料不同，所述第一牺牲层的材料与所述待刻蚀层表面的材料不同。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料包括氧化硅或氮化硅。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一停止材料层的工艺包括化学气相沉积工艺或旋涂工艺。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述第一停止材料层和所述第一牺牲材料层的工艺包括干法刻蚀工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一停止层之后，还包括：在所述第一牺牲层侧壁形成第一侧墙；形成第一侧墙之后，去除所述第一牺牲层；去除所述第一牺牲层之后，以所述第一侧墙为掩膜刻蚀所述待刻蚀层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括硅。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的工艺包括干法刻蚀工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括基底和位于基底上的第二停止材料层；所述第二停止材料层的材料与所述第一停止材料层的材料不同，所述第二停止材料层的材料与所述第一牺牲材料层的材料不同。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二停止材料层的材料包括氮化硅或氧化硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形化层的形成工艺包括多重图形对准工艺。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述图形化层的形成方法包括：在所述第一停止材料层上形成第二牺牲材料层；在所述第二牺牲材料层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀所述第二牺牲材料层，在所述第一停止材料层上形成第二牺牲层；在所述第二牺牲层侧壁形成第二侧墙；形成第二侧墙之后，去除所述第二牺牲层，使所述第二侧墙形成所述图形化层。
15.一种如权利要求1至14任一项方法形成的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910877330.1A CN112530804A (zh) | 2019-09-17 | 2019-09-17 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910877330.1A CN112530804A (zh) | 2019-09-17 | 2019-09-17 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112530804A true CN112530804A (zh) | 2021-03-19 |
Family
ID=74974872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910877330.1A Pending CN112530804A (zh) | 2019-09-17 | 2019-09-17 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112530804A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500756B1 (en) * | 2002-06-28 | 2002-12-31 | Advanced Micro Devices, Inc. | Method of forming sub-lithographic spaces between polysilicon lines |
| KR100912958B1 (ko) * | 2006-09-28 | 2009-08-20 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 제조 방법 |
| US8153519B1 (en) * | 2010-11-30 | 2012-04-10 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device using spacer patterning |
| CN104952706A (zh) * | 2014-03-26 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
-
2019
- 2019-09-17 CN CN201910877330.1A patent/CN112530804A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500756B1 (en) * | 2002-06-28 | 2002-12-31 | Advanced Micro Devices, Inc. | Method of forming sub-lithographic spaces between polysilicon lines |
| KR100912958B1 (ko) * | 2006-09-28 | 2009-08-20 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 제조 방법 |
| US8153519B1 (en) * | 2010-11-30 | 2012-04-10 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device using spacer patterning |
| CN104952706A (zh) * | 2014-03-26 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9704974B2 (en) | Process of manufacturing Fin-FET device | |
| US11309182B2 (en) | Semiconductor structure and method for forming the same | |
| KR102222909B1 (ko) | 반도체 소자의 제조방법 | |
| CN103715080A (zh) | 自对准双重图形的形成方法 | |
| TW201543564A (zh) | 半導體製程 | |
| CN104078366A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| US10217633B2 (en) | Substantially defect-free polysilicon gate arrays | |
| CN104078329A (zh) | 自对准多重图形的形成方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN107799462A (zh) | 半导体结构的形成方法 | |
| US11456174B2 (en) | Semiconductor structure and formation method thereof | |
| CN111986995A (zh) | 半导体器件及其形成方法 | |
| CN112530804A (zh) | 半导体结构及其形成方法 | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| US11393685B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN104064474B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN111986983A (zh) | 半导体结构及其形成方法 | |
| CN112670287A (zh) | 存储器结构及其形成方法 | |
| US11309183B2 (en) | Semiconductor structure and forming method thereof | |
| CN113394092B (zh) | 半导体结构及其形成方法 | |
| CN112053946B (zh) | 半导体器件及其形成方法 | |
| CN108695152B (zh) | 一种半导体器件的制造方法 | |
| US20210090960A1 (en) | Semiconductor structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |