CN116230506A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN116230506A CN116230506A CN202111470796.3A CN202111470796A CN116230506A CN 116230506 A CN116230506 A CN 116230506A CN 202111470796 A CN202111470796 A CN 202111470796A CN 116230506 A CN116230506 A CN 116230506A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- forming
- region
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法,包括:提供待刻蚀层,包括第一区和第二区;在第一区和第二区上形成分立的核心层;在待刻蚀层上、核心层侧壁表面和顶部表面形成侧墙材料层;在第一区上相邻的核心层之间形成隔离层;在第二区上相邻的核心层之间形成牺牲层,牺牲层暴露出核心层顶部表面;以牺牲层和隔离层为掩膜,对暴露出的侧墙材料层进行刻蚀,在第一区上的核心层侧壁和待刻蚀层上形成第一侧墙结构,在第二区上的核心层侧壁形成初始第二侧墙结构,第一侧墙结构和初始第二侧墙结构的顶部表面低于核心层顶部表面;去除牺牲层;回刻蚀初始第二侧墙结构,在第二区上的核心层侧壁形成第二侧墙结构。所述方法形成的半导体结构性能得到提升。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种半导体结构的形成方法。
背景技术
随着对高容量的半导体存储装置需求的日益增加,半导体存储装置的集成密度受到人们的关注,为了增加半导体存储装置的集成密度,现有技术中采用了许多不同的方法,自对准多重图案技术是一种在半导体器件制备过程中得到广泛的接受和应用的解决途径。
目前常用的自对准多重图案技术包括自对准双图案技术(Self aligned doublepatterning,简称SADP)和对准四重图案技术(Self aligned quadruple patterning,简称SAQP)。自对准多重图案技术可以在现有的光刻技术下,制备更小节点的器件,以提供更小的过程波动。
而现有的自对准多重图案技术由于必须引入复杂的膜层叠层来实现图案的转移,在刻蚀膜层在半导体衬底形成目标图案时,容易出现图形转移质量差,形成的目标图案失真的问题,对器件的稳健性造成负面影响。
因此,使用现有的自对准多重图案技术形成的半导体器件性能有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法,以改善使用现有的自对准多重图案技术形成的半导体器件性能。
为解决上述技术问题,本发明技术方案提供一种半导体结构的形成方法,包括:提供待刻蚀层,所述待刻蚀层包括第一区和第二区;在第一区和第二区上形成若干分立的核心层;在待刻蚀层上、核心层侧壁表面和顶部表面形成侧墙材料层;在第一区上相邻的核心层之间形成隔离层,所述隔离层位于侧墙材料层上;在第二区上相邻的核心层之间形成牺牲层,所述牺牲层位于侧墙材料层上,所述牺牲层暴露出核心层顶部表面;以所述牺牲层和隔离层为掩膜,对暴露出的所述侧墙材料层进行刻蚀,在第一区上的核心层侧壁和待刻蚀层上形成第一侧墙结构,所述隔离层位于第一侧墙结构上,在第二区上的核心层侧壁形成初始第二侧墙结构,所述第一侧墙结构和初始第二侧墙结构的顶部表面低于所述核心层顶部表面;形成第一侧墙结构和初始第二侧墙结构之后,去除所述牺牲层;去除所述牺牲层之后,回刻蚀所述初始第二侧墙结构,在第二区上的核心层侧壁形成第二侧墙结构。
可选的,所述隔离层和牺牲层的形成方法包括:在第一区和第二区上的侧墙材料层上形成初始牺牲层,所述初始牺牲层覆盖所述核心层顶部表面;去除第一区上相邻核心层之间的初始牺牲层,在第一区上形成开口;在开口内形成隔离层;形成隔离层之后,回刻蚀所述初始牺牲层,直至暴露出侧墙材料层表面,在第二区上相邻的核心层之间形成牺牲层。
可选的,所述隔离层的形成方法包括:在开口内和初始牺牲层上形成隔离材料层;回刻蚀所述隔离材料层,直至暴露出初始牺牲层表面,形成所述隔离层。
可选的,所述初始第二侧墙结构的顶部表面低于或齐平于所述牺牲层顶部表面。
可选的,所述第二侧墙结构的高度与核心层高度的比例关系范围为1:2~1:1。
可选的,且所述牺牲层的顶部表面低于所述核心层顶部表面;所述牺牲层还暴露出核心层侧壁的部分侧墙材料层表面。
可选的,去除所述牺牲层之后,回刻蚀所述初始第二侧墙结构的同时,还包括:回刻蚀所述第一侧墙结构。
可选的,所述待刻蚀层包括:基底;位于基底上的保护层;位于保护层上的硬掩膜层;位于硬掩膜层上的停止层。
可选的,所述保护层的材料、硬掩膜层的材料以及停止层的材料互不相同。
可选的,形成第二侧墙结构之后,还包括:以所述第一侧墙结构和隔离层、以及第二侧墙结构为掩膜刻蚀所述待刻蚀层。
可选的,所述停止层的材料包括氧化硅;所述硬掩膜层的材料包括氮化硅;所述保护层的材料包括碳氧化硅。
可选的,所述隔离层的材料、侧墙材料层的材料和核心层的材料互不相同。
可选的,所述隔离层的材料包括氧化硅;所述牺牲层的材料包括无定形碳;所述侧墙材料层的材料包括氧化钛;所述核心层的材料包括硅。
与现有技术相比,本发明的技术方案具有以下有益效果:
本发明的技术方案通过先在第二区上相邻的核心层之间形成牺牲层,再以所述牺牲层和隔离层为掩膜刻蚀所述侧墙材料层形成第一侧墙结构和初始第二侧墙结构,再去除牺牲层回刻蚀所述初始第二侧墙结构形成分立的第二侧墙结构,所述第一侧墙结构和第二侧墙结构的顶部表面低于所述核心层顶部表面。所述方法通过控制牺牲层的高度使得形成的第一侧墙结构和第二侧墙结构的高度减小,同时使所述第一侧墙结构和第二侧墙结构的高度减小的工艺对待刻蚀层表面的损伤较小,从而有利于进行后续图形的传递,减少了待刻蚀层表面的损伤较大使得图形传递的质量受损,进而影响形成的半导体结构的形貌的情况,提升了半导体结构的性能。
进一步,所述侧墙材料层的材料包括氧化钛,所述硬掩膜层的材料包括氮化硅,从而在图形传递过程中,刻蚀所述硬掩膜层时所述第二侧墙结构和第一侧墙结构会随之去除,所述第一侧墙结构和第二侧墙结构的高度较小,从而在刻蚀所述硬掩膜层的过程中,所述第一侧墙结构和第二侧墙结构容易去除干净而减少残留,不易影响后续形成的半导体结构的形貌。
附图说明
图1至图3是一实施例中半导体结构形成过程的结构示意图;
图4至图11是本发明实施例中半导体结构形成过程的结构示意图。
具体实施方式
正如背景技术所述,使用现有的自对准多重图案技术形成的半导体器件性能有待改善。现结合具体的实施例进行分析说明。
图1至图3是一实施例中半导体结构形成过程的结构示意图。
请参考图1,提供待刻蚀层,所述待刻蚀层包括第一区I和第二区II,所述待刻蚀层包括:基底100、位于基底100上的保护层101、位于保护层101上的硬掩膜层102以及位于硬掩膜层102上的停止层103;在第一区I和第二区II上形成若干分立的核心层104;在待刻蚀层表面、核心层104面和顶部表面形成侧墙材料层105;在待刻蚀层上形成牺牲层106,所述牺牲层106位于所述侧墙材料层105上;在第一区I的牺牲层106内形成开口;在开口内和牺牲层106上形成隔离材料层107。
请参考图2,回刻蚀所述隔离材料层107,直至暴露出牺牲层106表面,在第一区I的相邻核心层104之间形成隔离层108;形成隔离层108之后,去除所述牺牲层106。
请参考图3,除所述牺牲层106之后,回刻蚀所述侧墙材料层105,直至暴露出待刻蚀层表面,在第二区II的核心层104侧壁形成第二侧墙109,在第一区I上形成第一侧墙110,所述第一侧墙110位于第一区I上的核心层104侧壁和待刻蚀层表面,所述隔离层108位于第一侧墙110上。
所述半导体结构的形成过程中,先形成隔离层108,再去除牺牲层106,回刻蚀侧墙材料层105形成第二侧墙109和第一侧墙110,所述过程形成的第二侧墙109和第一侧墙110具有较高的高度。后续在去除核心层104之后,以第二侧墙109和第一侧墙110继续向下刻蚀时,所述硬掩膜层102的材料包括氮化钛,所述第二侧墙109和第一侧墙110的材料包括氧化钛,在刻蚀所述硬掩膜层102时所述第二侧墙109和第一侧墙110时,所述第二侧墙109和第一侧墙110也会同时被消耗去除,若所述第二侧墙109和第一侧墙110的高度过高,则在刻蚀所述硬掩膜层102的过程中所述第二侧墙109和第一侧墙110无法完全去除干净,会产生大量的残留物而影响后续形成的半导体结构的形貌。
为了解决上述问题,本发明技术方案提供一种半导体结构的形成方法,通过先在第二区上相邻的核心层之间形成牺牲层,再以所述牺牲层和隔离层为掩膜刻蚀所述侧墙材料层形成第一侧墙结构和初始第二侧墙结构,再去除牺牲层回刻蚀所述初始第二侧墙结构形成分立的第二侧墙结构,所述第一侧墙结构和第二侧墙结构的顶部表面低于所述核心层顶部表面。所述方法通过控制牺牲层的高度使得形成的第一侧墙结构和第二侧墙结构的高度减小,同时使所述第一侧墙结构和第二侧墙结构的高度减小的工艺对待刻蚀层表面的损伤较小,从而有利于进行后续图形的传递,减少了待刻蚀层表面的损伤较大使得图形传递的质量受损,进而影响形成的半导体结构的形貌的情况,提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明实施例中半导体结构形成过程的结构示意图。
请参考图4,提供待刻蚀层,所述待刻蚀层包括第一区I和第二区II。
所述待刻蚀层包括:基底200;位于基底200上的保护层201;位于保护层201上的硬掩膜层202;位于硬掩膜层202上的停止层203。
所述保护层201的材料、硬掩膜层202的材料以及停止层203的材料互不相同。以便后续刻蚀图形传递时,刻蚀停止层203的工艺能够停止在硬掩膜层202上,刻蚀硬掩膜层202时的工艺能够停止在保护层201上,使所述图形传递的精准度提高。
在本实施例中,所述停止层203的材料包括氧化硅;所述硬掩膜层202的材料包括氮化硅;所述保护层201的材料包括碳氧化硅。
请参考图5,在第一区I和第二区II上形成若干分立的核心层204。
所述核心层204的材料与停止层203的材料不同,从而刻蚀形成核心层204的工艺能够停止在停止层203上。
在本实施例中,所述核心层204的材料包括硅。
所述核心层204的形成过程包括:在第一区I和第二区II上形成核心材料层(未图示);在核心材料层上形成图形化层(未图示);以所述图形化层为掩膜刻蚀所述核心材料层,直至暴露出停止层203表面,形成所述核心层204。
请参考图6,在待刻蚀层上、核心层204侧壁表面和顶部表面形成侧墙材料层205。
所述侧墙材料层205的材料与核心层204的材料不同,所述侧墙材料层205的材料与停止层203的材料不同。从而后续在刻蚀所述侧墙材料层205时,所述刻蚀工艺对核心层204和停止层203的损伤较小。
在本实施例中,所述侧墙材料层205的材料包括氧化钛。
形成所述侧墙材料层205的工艺包括原子层沉积工艺,所述原子层沉积工艺能够形成厚度均匀且结构致密的侧墙材料层205。
请参考图7,在第一区I上相邻的核心层204之间形成隔离层206,所述隔离层206位于侧墙材料层205上。
所述隔离层206的形成方法包括:在第一区I和第二区II上的侧墙材料层205上形成初始牺牲层207,所述初始牺牲层207覆盖所述核心层204顶部表面;去除第一区I上相邻核心层204之间的初始牺牲层207,在第一区I上形成开口(未图示);在开口内和初始牺牲层207上形成隔离材料层(未图示);回刻蚀所述隔离材料层,直至暴露出初始牺牲层207表面,形成所述隔离层206。
所述隔离层206的材料、侧墙材料层205的材料和核心层204的材料互不相同。
在本实施例中,所述隔离层206的材料包括氧化硅;所述初始牺牲层207的材料包括无定形碳。
请参考图8,在第二区II上相邻的核心层204之间形成牺牲层208,所述牺牲层208位于侧墙材料层205上,所述牺牲层208暴露出核心层204顶部表面。
所述牺牲层208的形成方法包括:形成隔离层206之后,回刻蚀所述初始牺牲层207,直至暴露出侧墙材料层205表面,在第二区II上相邻的核心层204之间形成牺牲层208。
在本实施例中,所述牺牲层208的顶部表面低于所述核心层204顶部表面;所述牺牲层208还暴露出核心层204侧壁的部分侧墙材料层205表面。以便后续对核心层204侧壁的侧墙材料层205进行刻蚀。
在其他实施例中,所述牺牲层的顶部表面能够不低于所述核心层顶部表面。
请参考图9,以所述牺牲层208和隔离层206为掩膜,对暴露出的所述侧墙材料层205进行刻蚀,在第一区I上的核心层204侧壁和待刻蚀层上形成第一侧墙结构209,所述隔离层206位于第一侧墙结构上,在第二区II上的核心层204侧壁形成初始第二侧墙结构210,所述第一侧墙结构209和初始第二侧墙结构210的顶部表面低于所述核心层204顶部表面。
所述方法通过控制牺牲层208的高度使得形成的第一侧墙结构209和初始第二侧墙结构210的高度减小。
在本实施例中,所述初始第二侧墙结构210的顶部表面低于或齐平于所述牺牲层208顶部表面。
请参考图10,形成第一侧墙结构209和初始第二侧墙结构210之后,去除所述牺牲层208。
去除所述牺牲层208的工艺包括灰化工艺。
请参考图11,去除所述牺牲层208之后,回刻蚀所述初始第二侧墙结构210,在第二区II上的核心层204侧壁形成第二侧墙结构211。
在本实施例中,回刻蚀所述初始第二侧墙结构210的同时,还包括:回刻蚀所述第一侧墙结构209。
所述第二侧墙结构211的高度与核心层204高度的比例关系范围为1:2~1:1。
本发明的技术方案通过控制牺牲层208的高度使得形成的第一侧墙结构209和第二侧墙结构211的高度减小,同时使所述第一侧墙结构209和第二侧墙结构211的高度减小的工艺对待刻蚀层表面的损伤较小,从而有利于进行后续图形的传递,减少了待刻蚀层表面的损伤较大使得图形传递的质量受损,进而影响形成的半导体结构的形貌的情况,提升了半导体结构的性能。
在本实施例中,形成第二侧墙结构211之后,还包括:以所述第一侧墙结构209和隔离层206、以及第二侧墙结构211为掩膜刻蚀所述待刻蚀层。
所述第一侧墙结构209和第二侧墙结构211的材料包括氧化钛,所述硬掩膜层202的材料包括氮化硅,从而在图形传递过程中,刻蚀所述硬掩膜层202的工艺对所述第一侧墙结构209和第二侧墙结构211的刻蚀选择比较小,刻蚀所述硬掩膜层202时所述第二侧墙结构211和第一侧墙结构209会随之去除,所述第一侧墙结构209和第二侧墙结构211的高度较小,从而在刻蚀所述硬掩膜层202的过程中,所述第一侧墙结构209和第二侧墙结构211容易去除干净而减少残留,不易影响后续形成的半导体结构的形貌。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构的形成方法,其特征在于,包括:
提供待刻蚀层,所述待刻蚀层包括第一区和第二区;
在第一区和第二区上形成若干分立的核心层;
在待刻蚀层上、核心层侧壁表面和顶部表面形成侧墙材料层;
在第一区上相邻的核心层之间形成隔离层,所述隔离层位于侧墙材料层上;
在第二区上相邻的核心层之间形成牺牲层,所述牺牲层位于侧墙材料层上,所述牺牲层暴露出核心层顶部表面;
以所述牺牲层和隔离层为掩膜,对暴露出的所述侧墙材料层进行刻蚀,在第一区上的核心层侧壁和待刻蚀层上形成第一侧墙结构,所述隔离层位于第一侧墙结构上,在第二区上的核心层侧壁形成初始第二侧墙结构,所述第一侧墙结构和初始第二侧墙结构的顶部表面低于所述核心层顶部表面;
形成第一侧墙结构和初始第二侧墙结构之后,去除所述牺牲层;
去除所述牺牲层之后,回刻蚀所述初始第二侧墙结构,在第二区上的核心层侧壁形成第二侧墙结构。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述隔离层和牺牲层的形成方法包括:在第一区和第二区上的侧墙材料层上形成初始牺牲层,所述初始牺牲层覆盖所述核心层顶部表面;去除第一区上相邻核心层之间的初始牺牲层,在第一区上形成开口;在开口内形成隔离层;形成隔离层之后,回刻蚀所述初始牺牲层,直至暴露出侧墙材料层表面,在第二区上相邻的核心层之间形成牺牲层。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述隔离层的形成方法包括:在开口内和初始牺牲层上形成隔离材料层;回刻蚀所述隔离材料层,直至暴露出初始牺牲层表面,形成所述隔离层。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,所述初始第二侧墙结构的顶部表面低于或齐平于所述牺牲层顶部表面。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述第二侧墙结构的高度与核心层高度的比例关系范围为1:2~1:1。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,且所述牺牲层的顶部表面低于所述核心层顶部表面;所述牺牲层还暴露出核心层侧壁的部分侧墙材料层表面。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述牺牲层之后,回刻蚀所述初始第二侧墙结构的同时,还包括:回刻蚀所述第一侧墙结构。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述待刻蚀层包括:基底;位于基底上的保护层;位于保护层上的硬掩膜层;位于硬掩膜层上的停止层。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述保护层的材料、硬掩膜层的材料以及停止层的材料互不相同。
10.如权利要求8所述的半导体结构的形成方法,其特征在于,形成第二侧墙结构之后,还包括:以所述第一侧墙结构和隔离层、以及第二侧墙结构为掩膜刻蚀所述待刻蚀层。
11.如权利要求9所述的半导体结构的形成方法,其特征在于,所述停止层的材料包括氧化硅;所述硬掩膜层的材料包括氮化硅;所述保护层的材料包括碳氧化硅。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述隔离层的材料、侧墙材料层的材料和核心层的材料互不相同。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,所述隔离层的材料包括氧化硅;所述牺牲层的材料包括无定形碳;所述侧墙材料层的材料包括氧化钛;所述核心层的材料包括硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111470796.3A CN116230506A (zh) | 2021-12-03 | 2021-12-03 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111470796.3A CN116230506A (zh) | 2021-12-03 | 2021-12-03 | 半导体结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116230506A true CN116230506A (zh) | 2023-06-06 |
Family
ID=86589689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111470796.3A Pending CN116230506A (zh) | 2021-12-03 | 2021-12-03 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116230506A (zh) |
-
2021
- 2021-12-03 CN CN202111470796.3A patent/CN116230506A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI409852B (zh) | 利用自對準雙重圖案製作半導體元件微細結構的方法 | |
CN112309838B (zh) | 半导体结构及其形成方法 | |
WO2024093190A1 (zh) | 一种半导体结构的制备方法及半导体结构 | |
CN104078366A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
US10943784B2 (en) | Method for optimizing a critical dimension for double patterning for NAND flash | |
CN114334619A (zh) | 半导体结构的形成方法 | |
US20200279748A1 (en) | Semiconductor structure and formation method thereof | |
CN110690117B (zh) | 半导体结构及其形成方法 | |
CN116230506A (zh) | 半导体结构的形成方法 | |
US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
KR100319622B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
CN111986983A (zh) | 半导体结构及其形成方法 | |
CN112614775A (zh) | 半导体器件及其制造方法 | |
KR20100004705A (ko) | 반도체 장치 제조 방법 | |
US11894231B2 (en) | Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers | |
CN113327843B (zh) | 半导体结构的形成方法 | |
Mebarki et al. | Self-aligned double patterning process for 32/32nm contact/space and beyond using 193 immersion lithography | |
KR100223796B1 (ko) | 디램 셀 제조방법 | |
CN116072537A (zh) | 半导体结构的制造方法及半导体结构 | |
CN115621122A (zh) | 半导体器件形成阵列圆形孔的制备方法 | |
CN104752314A (zh) | 一种具有sti结构的半导体器件及制备方法 | |
KR100329750B1 (ko) | 반도체소자제조방법 | |
CN117832064A (zh) | 半导体结构的形成方法 | |
CN114597128A (zh) | 半导体结构的形成方法 | |
CN118116795A (zh) | 掩膜图形的制备方法、半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |