KR100223796B1 - 디램 셀 제조방법 - Google Patents

디램 셀 제조방법 Download PDF

Info

Publication number
KR100223796B1
KR100223796B1 KR1019920000295A KR920000295A KR100223796B1 KR 100223796 B1 KR100223796 B1 KR 100223796B1 KR 1019920000295 A KR1019920000295 A KR 1019920000295A KR 920000295 A KR920000295 A KR 920000295A KR 100223796 B1 KR100223796 B1 KR 100223796B1
Authority
KR
South Korea
Prior art keywords
storage node
dram cell
film
forming
electron beam
Prior art date
Application number
KR1019920000295A
Other languages
English (en)
Other versions
KR930017173A (ko
Inventor
장태식
이증상
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019920000295A priority Critical patent/KR100223796B1/ko
Publication of KR930017173A publication Critical patent/KR930017173A/ko
Application granted granted Critical
Publication of KR100223796B1 publication Critical patent/KR100223796B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Abstract

본 발명은 초고밀도 디램셀의 커패시터에 관한 것으로, 일정 간격의 점 형태(dot 형태)로 형성되는 홀을 갖는 마스크(도티드 홀 마스크)를 사용하여 스토리지 노드 형성용 물질층을 전자빔 노광으로 일정 깊이 식각하여 도티드 홀(Dotted hole)을 형성하는 단계를 포함하고 좋은 디파인어빌러티와 공정의 반복 능력을 갖고 커패시턴스를 증가시킴은 물론 공정을 단순화시키는 효과가 있다.

Description

디램 셀 제조방법
제1도는 종래의 디램셀 구조단면도
제2도는 본 발명의 디램셀 구조단면도
제3도는 본 발명의 공정단면도
제4도는 전자빔의 도트 데이터 설명도
제5도는 본 발명에 따른 전자빔 공정의 설명도
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드산화막
3 : 게이트 산화막 4 : 게이트
5 : 절연막 6 : 스토리지 노드
7 : 유전체막 8 : 플레이트 노드
본 발명은 디램 셀(DRAM Cell) 제조 방법에 관한 것으로, 특히 초고밀도 디램셀의 커패시터에 관한 것이다.
종래의 디램셀의 커패시터를 첨부된 제1도를 참조하여 설명하면 다음과 같다.
제1도와 같이 실리콘 기판(1)에 필드산화막(2)을 성장하여 액티브 영역과 필드 영역을 한정하고 액티브 영역의 소정의 부위에 게이트 산화막(3)과 게이트(4)를 형성하고 게이트(4)양측 기판에 소오스/드레인을 형성한 뒤 전면에 게이트 격리용 절연막(5)을 증착하여 스토리지 노드 형성을 위한 베리드 콘택을 형성한다.
그리고 스토리지 노드(6)를 증착하여 스토리지 노드(6)위에 폴리 범프(Poly BUMP)를 형성시킨 다음 전면에 산화막을 형성하고 에치백하여 폴리 범프의 상면이 노출되도록 한다.
상기 폴리 범프들 사이에 잔류하는 산화막을 마스크로하여 스토리지노드(6)를 소정의 길이로 드라이 플라즈마 에치(Dry plasma etch)함으로써 스토리지 노드(6)에 굴곡을 형성하고 불필요한 부분을 제거한다.
그 다음 통상적인 방법으로 유전체막(7)을 증착하고 플레이트 노드(8)를 증착하여 불필요한 부분을 제거하여 디램셀의 커패시터를 완성한다.
여기서, 폴리 범프는 상기 스토리지 노드 형성용 물질층상에 섬 모양으로 돌출된 구조로 형성된 폴리층을 말하는 것으로 스토리지 노드가 굴곡을 갖도록하기 위한 상기 식각 공정에서 마스크로 사용하기 위한 것이다.
그러나 이와 같은 종래의 디램셀의 제조 방법에 있어서는 폴리 범프 형성에 있어 원하는 위치의 정확성과 공정의 반복성이 떨어지고 우연성에 의존할뿐만 아니라 드라이 플라즈마 에치로 패턴을 형성하는 것은 일렉트론 빔 에치(electron-Beam etch)에 비해 디파인 어빌러티(Definability)가 떨어지므로 굴곡 형성깊이 및 조밀성에 한계가 큰 문제점들이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로써 어드밴스드 스택크(ADVANCED STACK)형 초고밀도 디램셀의 커패시터를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명을 첨부된 제2도 내지 제4도를 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 디램셀의 구조 단면도이고, 제3도는 본 발명의 공정 단면도로써, 제3도(a)와 같이 실리콘 기판(1)에 필드산화막(2)을 성장하여 액티브 영역과 필드 영역을 한정한 뒤 게이트 산화막(3), 게이트(4), 캡 게이트산화막, 소오스/드레인을 형성하고 측벽을 형성하여 전면에 스토리지 노드(6)용 필름을 증착한다.
그리고 제3도(b)와 같이 전자빔을 사용하여 돗티드홀(Dotted Hole)을 형성한다.
여기서, 도티드 홀은 일정 간격으로 구멍을 갖는 도트 형태의 마스크(제4도에 도시된)를 사용한 전자빔 노광으로 스토리지 노드용 필름에 형성된 홀을 뜻한다.
이때 전자빔을 이용한 리소그래피(Lithography)시 사용되는 도트 데이터(Dot Data)는 제4도와 같고 이와 같은 전자 빔을 이용한 리소그래피된 결과의 사시도는 제5도와 같다.
제3도(c)와 같이 돗티드홀이 형성된 스토리지 노드 필름의 불필요한 부분을 제거한 다음 그위에 플레이트 노드를 형성하면 본 발명의 디램셀이 완성된다.
이상에서 설명한 바와 같이 전자빔을 이용하여 스토리지 노드에 돗트홀을 형성함으로써, 좋은 디파인어빌러티와 공정의 반복 능력을 갖고 커패시턴스를 증가시킴은 물론 공정을 단순화시키는 효과가 있다.

Claims (3)

  1. 기판상에 게이트 전극을 형성하는 공정과, 소오스/드레인 영역을 형성하는 공정과, 전면에 스토리지 노드용 필름을 증착하는 공정과, 상기 스토리지 노드용 필름에 일정 간격으로 홀들이 반복되는 돗티드 홀(Dotted hole)을 형성하는 공정과, 상기 돗티드 홀이 형성된 스토리지 노드용 필름의 소정영역을 패터닝하는 공정과, 상기 스토리지 노드용 필름위에 유전막을 형성하는 공정과, 그리고 상기 유전막상에 플레이트 노드를 형성하는 공정으로 이루어지는 것을 특징으로 하는 디램셀 제조방법.
  2. 제1항에 있어서, 상기 돗티드 홀은 전자빔을 사용하여 형성되는 것을 특징으로 하는 디램셀 제조방법.
  3. 제2항에 있어서, 상기 전자빔을 이용시 도트 데이터(dot data)를 사용하는 것을 특징으로 하는 디램셀 제조방법.
KR1019920000295A 1992-01-11 1992-01-11 디램 셀 제조방법 KR100223796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000295A KR100223796B1 (ko) 1992-01-11 1992-01-11 디램 셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000295A KR100223796B1 (ko) 1992-01-11 1992-01-11 디램 셀 제조방법

Publications (2)

Publication Number Publication Date
KR930017173A KR930017173A (ko) 1993-08-30
KR100223796B1 true KR100223796B1 (ko) 1999-10-15

Family

ID=19327753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000295A KR100223796B1 (ko) 1992-01-11 1992-01-11 디램 셀 제조방법

Country Status (1)

Country Link
KR (1) KR100223796B1 (ko)

Also Published As

Publication number Publication date
KR930017173A (ko) 1993-08-30

Similar Documents

Publication Publication Date Title
JPH1012847A (ja) 半導体デバイスの製造方法
KR100223796B1 (ko) 디램 셀 제조방법
JPH0831577B2 (ja) 高集積半導体素子の製造方法
KR970010772B1 (ko) 반도체 기억소자 제조 방법
KR930008542B1 (ko) 반도체소자의 커패시터 제조방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR950013900B1 (ko) 디램셀의 캐패시터 저장전극 제조방법
KR100280539B1 (ko) 반도체 장치 제조방법
KR100252852B1 (ko) 반도체 소자의 커패시터 제조방법
KR20010073304A (ko) 반도체 소자의 미세 패턴 형성 방법
KR0167258B1 (ko) 반도체 소자 제조방법
KR0124576B1 (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR100218730B1 (ko) 반도체 소자 제조방법
KR0161838B1 (ko) 디램셀의 제조방법
KR930010670B1 (ko) 반도체장치의 메탈 콘택 형성방법
JP2694777B2 (ja) 半導体装置の製造方法
KR940009617B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR950007168A (ko) 반도체 장치의 캐패시터 전극 제조 방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100382536B1 (ko) 커패시터의구조및제조방법
KR940009630B1 (ko) 고집적 반도체 메모리 장치의 제조방법
CN116230506A (zh) 半导体结构的形成方法
KR100190520B1 (ko) 디램 셀의 커패시터 제조방법
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100221610B1 (ko) 디알에이엠셀제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee