CN117832064A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117832064A CN117832064A CN202211179717.8A CN202211179717A CN117832064A CN 117832064 A CN117832064 A CN 117832064A CN 202211179717 A CN202211179717 A CN 202211179717A CN 117832064 A CN117832064 A CN 117832064A
- Authority
- CN
- China
- Prior art keywords
- layer
- top core
- mask
- material layer
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 179
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 372
- 239000012792 core layer Substances 0.000 claims abstract description 231
- 239000011162 core material Substances 0.000 claims abstract description 145
- 238000005530 etching Methods 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000059 patterning Methods 0.000 claims abstract description 28
- 230000004048 modification Effects 0.000 claims abstract description 17
- 238000012986 modification Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 90
- 238000001312 dry etching Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 21
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 230000003667 anti-reflective effect Effects 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000000243 solution Substances 0.000 claims description 11
- -1 boron ions Chemical class 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 7
- 229910017604 nitric acid Inorganic materials 0.000 claims description 7
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 6
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法，包括：提供初始基底，初始基底包括第一区域和位于所述第一区域侧部的第二区域，且初始基底上形成有底部核心材料层和位于底部核心材料层上的顶部核心材料层；对第一区域上的顶部核心材料层执行改性处理；图形化顶部核心材料层，形成位于第一区域的第一顶部核心层和位于第二区域的第二顶部核心层；在第一顶部核心层和第二顶部核心层的侧壁形成第一掩膜侧墙；去除第二顶部核心层；去除第一顶部核心层侧壁的第一掩膜侧墙；以第一顶部核心层和剩余的第一掩膜侧墙为掩膜刻蚀底部核心材料层，形成底部核心层。本发明技术方案能够提高图形传递的精度，提高所形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
光刻技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(Self-Aligned Double Patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(Pitch)，从而使光刻工艺克服光刻分辨率的极限。
随着图形特征尺寸(Critical Dimension，CD)的不断缩小，自对准四重图形化(Self-Aligned Quadruple Patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。
但是，目前图形传递的精度较低。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高图形传递的精度，从而提高所形成的半导体结构的性能。
为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：
提供初始基底，所述初始基底包括第一区域和位于所述第一区域侧部的第二区域，且所述初始基底上形成有底部核心材料层和位于所述底部核心材料层上的顶部核心材料层；
对所述第一区域上的顶部核心材料层执行改性处理，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率；
图形化所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层；
在所述第一顶部核心层和所述第二顶部核心层的侧壁形成第一掩膜侧墙；
去除所述第二顶部核心层；
去除所述第一顶部核心层侧壁的第一掩膜侧墙；
以所述第一顶部核心层和剩余的第一掩膜侧墙为掩膜刻蚀所述底部核心材料层，形成底部核心层。
可选地，对所述第一区域上的顶部核心材料层执行改性处理的步骤包括：
在所述顶部核心材料层上形成第一掩膜层，所述第一掩膜层具有第一开口，所述第一开口的底部暴露出所述第一区域上的顶部核心材料层；
以所述第一掩膜层为掩膜对所述顶部核心材料层执行离子注入工艺，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率；
执行离子注入工艺之后，去除所述第一掩膜层。
可选地，所述离子注入工艺的工艺参数包括：注入离子为硼离子、砷离子和碳离子中一种或多种，注入剂量为1kev至600kev，注入能量为1×1012ions/cm2至2×1018ions/cm2。
可选地，图形化所述顶部核心材料层的步骤包括：
在所述顶部核心材料层上形成平坦化层、位于所述平坦化层上的抗反射层和位于所述抗反射层上图形化的光刻胶层；
以所述图形化的光刻胶层为掩膜依次刻蚀所述抗反射层、所述平坦化层和所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层；
形成所述第一顶部核心层和所述第二顶部核心层之后，去除剩余的所述光刻胶层、所述抗反射层和所述平坦化层。
可选地，去除所述第一顶部核心层侧壁的第一掩膜侧墙之后，所述方法还包括：
对所述第一顶部核心层进行修整处理，使所述第一顶部核心层的关键尺寸符合工艺需求。
可选地，采用干法刻蚀工艺对所述第一顶部核心层进行修整处理。
可选地，采用第一湿法刻蚀工艺去除所述第二顶部核心层。
可选地，所述第一湿法刻蚀工艺所采用的刻蚀溶液包括氨水或四甲基氢氧化铵，其中，氨水的浓度为15％至35％，四甲基氢氧化铵的浓度为2％至4％。
可选地，形成底部核心层，还包括：
去除所述第一顶部核心层；
去除所述第一掩膜侧墙；
形成覆盖所述底部核心层侧壁的第二掩膜侧墙；
形成所述第二掩膜侧墙之后，去除所述底部核心层；
以所述第二掩膜侧墙为掩膜刻蚀所述初始基底，形成目标图案。
可选地，采用第二湿法刻蚀工艺去除所述第一顶部核心层。
可选地，所述第二湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸、硝酸和乙酸的混合溶液。
可选地，所述第二湿法刻蚀工艺所采用的刻蚀溶液包括氢氟酸、硝酸和乙酸的混合溶液；其中，氢氟酸的浓度为15％至30％，硝酸的为浓度为15％至30％，乙酸的浓度为40％至70％。
可选地，在所述第一顶部核心层和所述第二顶部核心层的侧壁形成第一掩膜侧墙的步骤包括：
形成覆盖所述底部核心材料层的顶部和所述第一顶部核心层、第二顶部核心层的顶部和侧壁的第一掩膜侧墙材料层；
去除位于所述底部核心材料层的顶部和所述第一顶部核心层和第二顶部核心层的顶部的第一掩膜侧墙材料层，保留位于所述第一顶部核心层和第二顶部核心层的侧壁的第一掩膜侧墙材料层，作为所述第一掩膜侧墙。
可选地，形成所述第一掩膜侧墙材料层的工艺包括原子层沉积工艺。
可选地，去除位于所述第一顶部核心层侧壁的第一掩膜侧墙步骤包括：
在所述底部核心材料层上形成覆盖所述第一掩膜侧墙的第二掩膜层，所述第二掩膜层具有第二开口，所述第二开口底部暴露出所述第一顶部核心层和位于所述第一顶部核心层侧壁的第一掩膜侧墙；
以所述第二掩膜层为掩膜，刻蚀去除所述第一顶部核心层侧壁的第一掩膜侧墙；
刻蚀去除所述第一顶部核心层侧壁的第一掩膜侧墙之后，去除剩余的第二掩膜层。
可选地，以所述第二掩膜层为掩膜，刻蚀去除所述第一顶部核心层侧壁的第一掩膜侧墙的工艺包括干法刻蚀工艺。
可选地，所述目标图案包括鳍部。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例提供了一种半导体结构的形成方法，包括：提供初始基底，所述初始基底包括第一区域和位于所述第一区域侧部的第二区域，且所述初始基底上形成有底部核心材料层和位于所述底部核心材料层上的顶部核心材料层；对所述第一区域上的顶部核心材料层执行改性处理，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率；图形化所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层；在所述第一顶部核心层和所述第二顶部核心层的侧壁形成第一掩膜侧墙；去除所述第二顶部核心层；去除所述第一顶部核心层侧壁的第一掩膜侧墙；以所述第一顶部核心层和剩余的第一掩膜侧墙为掩膜刻蚀所述底部核心材料层，形成底部核心层。
可以看出，先对所述第一区域上的顶部核心材料层执行改性处理，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率，再图形化所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层，后续位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层的图形往下传递至底部核心材料层，使得位于第一区域和第二区域上的底部核心层能够在同一图形化工艺中形成，与现有的采用两道图形化工艺分别形成位于第一区域的第一底部核心层和位于第二区域的第二底部核心层的方案相比，可以避免两道图形化工艺所带来的套刻偏移，相应能够提高目标图案转移的精度，进而能够提高半导体结构的性能。
附图说明
图1至图6为一种半导体结构的形成方法各步骤所形成的中间结构示意图；
图7至图22是本发明技术方案中半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，对目前半导体结构的性能仍有待提高的原因进行介绍。
参见图1，提供初始基底10，所述初始基底10包括第一区域I和位于第一区域侧部的第二区域II，且所述初始基底10上形成有底部核心材料层11和位于所述底部核心材料层11上的顶部核心材料层12。
参见图2，在顶部核心材料层12上形成第一平坦化层13、位于所述第一平坦化层13上的第一抗反射层14和位于第一抗反射层14上的图案化的第一光刻胶层15。
参见图3，以图案化的第一光刻胶层15为掩膜，依次刻蚀第一抗反射层14、第一平坦化层13和顶部核心材料层12，形成顶部核心层125；形成顶部核心层125之后，去除剩余的第一平坦化层13、第一抗反射层14和第一光刻胶层15。
参见图4，在顶部核心层125的侧壁上形成第一掩膜侧墙16，并在形成第一掩膜侧墙16之后，去除顶部核心层125。
参见图5，在所述底部核心材料层11上形成覆盖第一掩膜侧墙16的第二平坦化层17、位于所述第二平坦化层17上的第二抗反射层18和位于第二抗反射层18上的图案化的第二光刻胶层19。
参见图6，以图案化的第二光刻胶层19为掩膜，依次刻蚀第二抗反射层18、第二平坦化层17和底部核心材料层11，形成位于第一区域I上的第一底部核心层111；形成第一底部核心层111之后，去除剩余的第二平坦化层17、第二抗反射层18和第二光刻胶层19；以第一掩膜侧墙16为掩膜，刻蚀剩余底部核心材料层11，形成位于第二区域II上第二底部核心层112。
通过上述的描述可知，第一区域I上的第一底部核心层111和第二区域II上的第二底部核心层112分别在不同的图形化工艺中形成，容易出现套刻偏移，后续第一区域I上的第一底部核心层111和第二区域II上的第二底部核心层112的图案往下传递，使得目标图案转移的精度降低，进而影响了所形成的半导体结构的性能。
为解决上述问题，本发明实施例提供了一种半导体结构的形成方法，包括：提供初始基底，所述初始基底包括第一区域和位于所述第一区域侧部的第二区域，且所述初始基底上形成有底部核心材料层和位于所述底部核心材料层上的顶部核心材料层；对所述第一区域上的顶部核心材料层执行改性处理，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率；图形化所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层；在所述第一顶部核心层和所述第二顶部核心层的侧壁形成第一掩膜侧墙；去除所述第二顶部核心层；去除所述第一顶部核心层侧壁的第一掩膜侧墙；以所述第一顶部核心层和剩余的第一掩膜侧墙为掩膜刻蚀所述底部核心材料层，形成底部核心层。
可以看出，先对所述第一区域上的顶部核心材料层执行改性处理，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率，再图形化所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层，后续位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层的图形往下传递至底部核心材料层，使得位于第一区域和第二区域上的底部核心层能够在同一图形化工艺中形成，与现有的采用两道图形化工艺分别形成位于第一区域的第一底部核心层和位于第二区域的第二底部核心层的方案相比，可以避免两道图形化工艺所带来的套刻偏移，相应能够提高目标图案转移的精度，进而能够提高半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图22是本发明技术方案中半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参见图7，提供初始基底100，所述初始基底100包括第一区域I和位于所述第一区域I侧部的第二区域II，且所述初始基底100上形成有底部核心材料层140和位于所述底部核心材料层140上的顶部核心材料层160。
本实施例中，所述初始基底100用于后续刻蚀形成衬底和位于衬底上分立的鳍部。
本实施例中，所述初始基底100的材料为硅。
在其他实施例中，所述初始基底的材料还能够为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述初始基底还能够为绝缘体上硅(SOI)基底或者绝缘体上锗(GOI)基底等其他类型的基底；所述初始基底还能够包括第一半导体层以及外延生长于所述第一半导体层上的第二半导体层，其中，第一半导体层用于为后续形成衬底提供工艺基础，第二半导体层用于为后续形成鳍部提供工艺基础。
本实施例中，所述初始基底100包括第一区域I和位于第一区域I侧部的第二区域II。具体地，根据后续形成的目标图案的排列密度，将所述初始基底100分为第一区域I和第二区域II。其中，后续在所述第一区域I上形成的目标图案的密度小于所述第二区域II上形成的目标图案的密度。
本实施例中，第一区域I的目标图案的形成工艺为自对准双重图形化(Self-aligned double Patterning，SADP)工艺，第二区域II的目标图案的形成工艺为自对准四重图形化(Self-aligned Quadruple Patterning，SAQP)工艺。
需要说明的是，上述以第一区域I和第二区域II为相邻的区域进行了示例。可以理解的是，在其他实施例中，第一区域I和第二区域II还能够为非相邻的区域，在此不再限制。
所述底部核心材料层140为后续形成底部核心层提供工艺基础。其中，后续在所述底部核心层的侧壁上形成第二掩膜侧墙，通过所述第二掩膜侧墙向下传递图形。
所述底部核心材料层140的材料为易于被去除的材料，从而在后续形成底部核心层，并在所述底部核心层的侧壁上形成第二掩膜侧墙之后，能够降低后续去除所述底部核心层的过程对其他膜层的损耗。
因此，所述底部核心材料层140的材料可以为无定形硅、有机介电层(OrganicDielectric Layer，ODL)材料、介电抗反射层(Dielectric Anti Reflective Coating，DARC)材料、底部抗反射层(Bottom Anti Reflective Coating，BARC)材料、多晶硅或氧化硅。
本实施例中，所述底部核心材料层140的材料为无定形硅。无定形硅的晶格结构具有不稳定的特性，刻蚀无定形硅的刻蚀速率均一性较高，利于在后续形成底部核心层的过程中，提高图形化工艺的图形传递精度。
本实施例中，采用化学气相沉积(CVD)工艺形成所述底部核心材料层140。化学气相沉积工艺具有较好的沉积效果，具备较高的间隙填充能力，且能够减少底部核心材料层140中的空隙，相应能够获得形貌质量较好的底部核心材料层140。
在其他实施例中，形成底部核心材料层的工艺还能够为物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺和炉管工艺等。
本实施例中，在提供所述初始基底100的步骤中，所述初始基底100上还形成有应力缓冲层110、位于所述应力缓冲层110上的硬掩模材料层120和位于所述硬掩膜材料层120上的底部刻蚀停止层130，所述底部核心材料层140位于底部刻蚀停止层130上。
所述应力缓冲层110用于在形成硬掩膜材料层120时提供缓冲作用，所述应力缓冲层110材料的晶格常数处于硬掩膜材料层120材料的晶格常数和所述初始基底100材料的晶格常数之间，避免直接在所述初始基底100上形成硬掩膜材料层120时产生错位的问题。
本实施例中，所述应力缓冲层110材料为氧化硅。
所述硬掩膜材料层120用于后续刻蚀形成硬掩膜层，所述硬掩膜层用于作为刻蚀初始基底100的掩膜。
本实施例中，所述硬掩膜材料层120的材料为氮化硅。
本实施例中，所述底部刻蚀停止层130的材料为氧化硅。氧化硅不仅成本较低、工艺兼容性较高，且无定形硅与氧化硅的刻蚀选择比较高，氮化硅与氧化硅的刻蚀选择比也较高，从而减小形成底部核心层和第二掩膜侧墙时所采用的刻蚀工艺对所述底部刻蚀停止层130的损伤。此外，所述硬掩膜材料层120的材料为氮化硅，所述底部刻蚀停止层130还用于对所述硬掩膜材料层120起到保护作用，以免形成第二掩膜侧墙的工艺对所述硬掩膜材料层120造成损伤。
在其他实施例中，根据底部核心材料层和第二掩膜侧墙的材料，所述底部刻蚀停止层的材料还能够选用氮化硅或氮氧化硅。
所述顶部核心材料层160为后续形成位于所述第一区域I上的第一顶部核心层和位于第二区域II上的第二顶部核心层提供工艺基础。其中，后续在所述第二区域II上的第二顶部核心层的侧壁上形成第二掩膜侧墙，通过所述第一区域I上的第一顶部核心层和位于第二区域II上的第二掩膜侧墙向下传递图形。
本实施例中，所述顶部核心材料层160的材料为无定形硅。无定形硅的晶格结构具有不稳定的特性，刻蚀无定形硅的刻蚀速率均一性较高，利于在后续形成底部核心层的过程中，提高图形化工艺的图形传递精度。
而且，后续对位于所述第一区域I上的所述顶部核心材料层160进行改性处理，使得改性处理后的所述第一区域I上的所述顶部核心材料层160的刻蚀选择速率小于未经改性处理的第二区域II上的顶部核心材料层160的刻蚀选择速率，为后续形成所述第一区域I上第一顶部核心层和位于第二区域II上的第二顶部核心层，并分别在所述第一区域I上第一顶部核心层和位于第二区域II上的第二顶部核心层的侧壁形成第一掩膜侧墙之后，在去除位于第二区域II上的第二顶部核心层的过程中，使得所述第一区域I上的第一顶部核心层得以保留提供基础。
本实施例中，采用化学气相沉积工艺形成所述顶部核心材料层160。在其他实施例中，形成顶部核心材料层的工艺还能够包括物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺和炉管工艺中至少一种。
本实施例中，在提供所述初始基底100的步骤中，所述初始基底100上还形成有顶部刻蚀停止层150。
在刻蚀所述顶部核心材料层形成顶部核心材料层160的过程中，所述顶部刻蚀停止层150的顶面用于定义刻蚀工艺的停止位置，以免引起过刻蚀的问题，从而对底部核心材料层140起到保护作用，降低所述底部核心材料层140出现顶面高度不一致问题的概率，使后续所形成目标图案的高度和形貌能满足工艺需求。而且，通过所述顶部刻蚀停止层150，便于使所述顶部核心材料层160和底部核心材料层140采用相同的材料。
本实施例中，所述顶部刻蚀停止层150的材料为氧化硅。无定形硅与氧化硅的刻蚀选择速率较高，从而减小形成顶部核心材料层160时所采用刻蚀工艺对所述顶部刻蚀停止层150的损伤。
在其他实施例中，所述顶部刻蚀停止层的材料还可以为氮化硅或氮氧化硅。所述顶部刻蚀停止层的材料可以根据相接触的膜层的材料而定。
参见图8和图9，对所述第一区域I的顶部核心材料层160执行改性处理，使所述第一区域I上的顶部核心材料层160的刻蚀选择速率小于所述第二区域II上的顶部核心材料层160的刻蚀选择速率。
对所述第一区域I的顶部核心材料层160执行改性处理，能够定义后续形成的第一顶部核心层的图形和位置。而且，对所述第一区域I的顶部核心材料层160执行改性处理，使所述第一区域I上的顶部核心材料层160的刻蚀选择速率小于所述第二区域II上的顶部核心材料层160的刻蚀选择速率，为后续形成位于所述第一区域I上的第一顶部核心层和位于第二区域II上的第二顶部核心层，且在位于所述第一区域I上的第一顶部核心层和位于第二区域II上的第二顶部核心层的侧壁形成第一掩膜侧墙之后，在去除位于第二区域II上的第二顶部核心层的过程中，使得所述第一区域I上的第一顶部核心层得以保留提供工艺基础。
本实施例中，对所述第一区域I的顶部核心材料层160执行改性处理的步骤包括：在所述顶部核心材料层160上形成第一掩膜层170，所述第一掩膜层170具有第一开口(未标示)，所述第一开口的底部暴露出所述第一区域I的顶部核心材料层160；以所述第一掩膜层170为掩膜对所述顶部核心材料层160执行离子注入工艺180，使所述第一区域I的顶部核心材料层160的刻蚀选择速率小于所述第二区域II的顶部核心材料层的刻蚀选择速率；执行离子注入工艺之后，去除所述第一掩膜层170。
本实施例中，所述第一掩膜层170的材料为光刻胶。
相应地，在所述顶部核心材料层160上形成第一掩膜层170的工艺包括旋涂工艺。
以所述第一掩膜层170为掩膜对所述顶部核心材料层160执行离子注入工艺180，使得所述第一区域I的顶部核心材料层160的刻蚀选择速率小于所述第二区域II的顶部核心材料层的刻蚀选择速率，为后续形成位于所述第一区域I上的第一顶部核心层和位于第二区域II上的第二顶部核心层，且在位于所述第一区域I上的第一顶部核心层和位于第二区域II上的第二顶部核心层的侧壁形成第一掩膜侧墙之后，在去除位于第二区域II上的第二顶部核心层的过程中，使得所述第一区域I上的第一顶部核心层得以保留提供工艺基础。
本实施例中，所述离子注入工艺的工艺参数包括：注入离子为硼离子、砷离子和碳离子中一种或多种，注入剂量为1kev至600kev，注入能量为1×1012ions/cm2至2×1018ions/cm2。
本实施例中，第一掩膜层170的材料为光刻胶。相应地，执行离子注入工艺之后，采用灰化工艺或湿法去胶工艺去除第一掩膜层170。
参见图10和图11，图形化所述顶部核心材料层160，形成位于所述第一区域I上的第一顶部核心层161和位于所述第二区域II上的第二顶部核心层162。
位于所述第二区域II上的第二顶部核心层162用于为后续在其侧壁上形成第二掩膜侧墙提供工艺基础。其中，位于所述第一区域I的第一顶部核心层161和位于所述第二区域II上的第二顶部核心层162侧壁的第二掩膜侧墙，共同用于作为后续刻蚀所述底部核心材料140的刻蚀掩膜。
本实施例中，图形化所述顶部核心材料层160的步骤包括：如图10所示，在所述顶部核心材料层160上形成平坦化层163、位于所述平坦化层163上的抗反射材料层164和位于所述抗反射材料层164上图形化的光刻胶层165；如图11所示，以所述图形化的光刻胶层165为掩膜依次刻蚀所述抗反射材料层164、所述平坦化材料层163和所述顶部核心材料层160，成位于所述第一区域I的第一顶部核心层161和位于所述第二区域II的第二顶部核心层162；形成位于所述第一区域I上的第一顶部核心层161和位于所述第二区域II上的第二顶部核心层162之后，去除剩余所述平坦化层163、抗反射材料层164和所述光刻胶层165。
所述平坦化层163用于为后续光刻胶层的形成提供平坦表面，从而提高所述光刻胶层的图形精度，使得光刻胶层的形貌、尺寸以及形成位置满足工艺需求。
本实施例中，所述平坦化层的材料为旋涂碳(spin on carbon，SOC)材料。在其他实施例中，所述平坦化层的材料还可以选用有机介电层材料或深紫外光吸收氧化层(DeepUV light absorbing Oxide，DUO)材料等。
所述抗反射层用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述抗反射层为含硅的抗反射(Si-ARC)层。Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，因此还有利于提高所述抗反射层的硬度，从而有利于进一步提高图形的转移精度。
参见图12，在所述第一顶部核心层161和所述第二顶部核心层162的侧壁形成第一掩膜侧墙185。
所述第二顶部核心层162的侧壁的第一掩膜侧墙185与所述第一顶部核心层161共同用于作为刻蚀所述底部核心材料层140的刻蚀掩膜。
形成所述第一掩膜侧墙185之后，后续还会去除第二顶部核心层162，因此，所述第二顶部核心层162与第一掩膜侧墙185之间具有较高的刻蚀选择速率。
因此，所述第一掩膜侧墙185的材料选取与所述第二顶部核心层162之间均具有较高的刻蚀选择速率的材料。
本实施例中，后续去除第二顶部核心层162的步骤中，所述第二顶部核心层162与第一掩膜侧墙185的刻蚀选择速率大于或等于3:1。具体地，所述第二顶部核心层162与所述第一掩膜侧墙185的刻蚀选择速率大于或等于5:1。
本实施例中，所述第一掩膜侧墙185的材料为氮化硅。在其他实施例中，所述牺牲掩膜层的材料还能够为碳化硅或碳氮化硅。
本实施例中，形成所述第一掩膜侧墙185的步骤包括：形成覆盖所述顶部刻蚀停止层150的顶部、所述第一顶部核心层161和所述第二顶部核心层162的顶部和侧壁的第一掩膜侧墙材料层；去除位于所述顶部刻蚀停止层150顶部及位于所述第一顶部核心层161和所述第二顶部核心层162的顶部的第一掩膜侧墙材料层，仅保留位于所述第一顶部核心层161和所述第二顶部核心层162侧壁的第一掩膜侧墙材料层，作为所述第一掩膜侧墙185。
本实施例中，形成所述第一掩膜侧墙材料层的工艺为原子层沉积(Atomic LayerDeposition，ALD)工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于精确控制所述第一掩膜侧墙材料层的厚度，并提高所述第一掩膜侧墙材料层的厚度均一性。
本实施例中，采用各向异性的干法刻蚀工艺，选择性地沿所述初始基底100表面法线方向对所述第一掩膜侧墙材料层进行刻蚀，从而去除位于顶部刻蚀停止层150顶部和高于所述第一顶部核心层161和第二顶部核心层162的顶部表面的第一掩膜侧墙材料层。
各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得准确的图形传递，在去除位于顶部刻蚀停止层150上和高于所述第一顶部核心层161和所述第二顶部核心层162的顶部表面的第一掩膜侧墙材料层的同时，提高所述第一掩膜侧墙185的侧壁形貌质量，从而能够提高后续图形化工艺中所形成的目标图案的关键尺寸的均一性。
参见图13，形成所述第一掩膜侧墙185之后，去除所述第二顶部核心层162。
去除所述第二顶部核心层162，从而为后续图形化底部核心材料层140做准备。
本实施例中，采用第一湿法刻蚀工艺刻蚀去除所述第二顶部核心层162。具体地，所述第二顶部核心层162的材料为无定形硅，所述第一湿法刻蚀工艺采用的刻蚀溶液为氨水或四甲基氢氧化铵(Tetra-Methyl Ammonium Hydroxide，TMAH)溶液。其中，氨水的浓度为15％至35％，四甲基氢氧化铵的浓度为2％至4％。
在其他实施例中，还能够选用干法刻蚀工艺或湿法刻蚀工艺与干法刻蚀工艺相结合的工艺去除第二顶部核心层。
需要指出的是，所述第一顶部核心层161为对顶部核心层执行改性处理形成，使得所述第一顶部核心层161的刻蚀选择速率小于第二顶部核心层162的刻蚀选择速率，因而，在去除第二顶部核心层162的过程中，所述第一顶部核心层161得以保留。
本实施例中，沿所述初始基底100指向底部核心材料层140的方向，所述底部核心材料层140上还形成有顶部刻蚀停止层150。
相应地，以所述顶部刻蚀停止层150的顶部作为刻蚀停止的位置，去除所述第二顶部核心层162。具体地，所述顶部刻蚀停止层150起到刻蚀停止位置的作用，有利于减少对其下方的底部核心材料层140造成的损伤，从而提高了后续图形化工艺的效果。
参见图14至图16，去除所述第二顶部核心层162之后，去除所述第一顶部核心层161侧壁的第一掩膜侧墙185。
去除所述第一顶部核心层161侧壁的第一掩膜侧墙185，为后续以第一顶部核心层161和位于第二区域II上的第一掩膜侧墙185为掩膜，刻蚀所述底部核心材料层140做准备。
本实施例中，去除所述第一顶部核心层161侧壁的第一掩膜侧墙185的步骤包括：如图14所示，在所述底部核心材料层140上形成覆盖所述第一掩膜侧墙185的第二掩膜层190，所述第二掩膜层190具有第二开口(未标示)，所述第二开口底部暴露出所述第一顶部核心层161和位于所述第一顶部核心层161侧壁的第一掩膜侧墙185；如图15所示，以所述第二掩膜层190为掩膜，刻蚀去除所述第一顶部核心层161侧壁的第一掩膜侧墙185；如图16所示，刻蚀去除所述第一顶部核心层161侧壁的第一掩膜侧墙185之后，去除剩余的第二掩膜层190。
本实施例中，第二掩膜层190为光刻胶层。
相应地，在所述底部核心材料层140上形成覆盖所述第一掩膜侧墙185的第二掩膜层190的工艺包括旋涂工艺。
以所述第二掩膜层190为掩膜，刻蚀去除所述第一顶部核心层161侧壁的第一掩膜侧墙185的工艺包括干法刻蚀工艺。
本实施例中，第二掩膜层190为光刻胶层。相应地，刻蚀去除所述第一顶部核心层161侧壁的第一掩膜侧墙185之后，去除剩余的第二掩膜层190的工艺为灰化工艺或湿法去胶工艺。
本实施例中，去除所述第一顶部核心层161侧壁的第一掩膜侧墙185之后，所述半导体结构的形成方法还包括：对所述第一顶部核心层161进行修整处理，使所述第一顶部核心层161的关键尺寸(CD)符合工艺需求。
本实施例中，采用干法刻蚀工艺对所述第一顶部核心层161进行修整处理。
干法刻蚀工艺具有各向异性的刻蚀特性，有利于获取关键尺寸符合工艺需求的所述第一顶部核心层161，且能够提高第一顶部核心层161的形貌质量。而且，在所述干法刻蚀工艺过程中，通过调整刻蚀气体和刻蚀参数，能够在同一刻蚀设备中依次刻蚀所述第一顶部核心层161侧壁的第一掩膜侧墙185和所述第一顶部核心层161，工艺简单，且无需转换机台，从而提高了制造效率。
参见图17，以所述第一顶部核心层161和剩余所述第一掩膜侧墙185为掩膜刻蚀所述底部核心材料层140，形成底部核心层145。
所述底部核心层145为后续形成第二掩膜侧墙提供工艺基础。
本实施例中，以所述第一掩膜侧墙185为掩膜刻蚀所述底部核心材料层140的工艺为干法刻蚀工艺。
干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高所述底部核心材料层140的形貌质量。而且，在所述干法刻蚀工艺过程中，通过调整刻蚀气体和刻蚀参数，能够在同一刻蚀设备中依次刻蚀所述顶部刻蚀停止层150和底部核心材料层140，工艺简单，且无需转换机台，从而提高了制造效率。
本实施例中，沿所述初始基底100指向底部核心材料层140的方向，所述底部核心材料层140上还形成有顶部刻蚀停止层150，因此，以所述第一顶部核心层161和剩余所述第一掩膜侧墙185为掩膜，采用干法刻蚀工艺依次刻蚀所述顶部刻蚀停止层150和底部核心材料层140。
在刻蚀所述底部核心材料层140的过程中，以所述底部刻蚀停止层130的定义作为刻蚀停止位置，从而降低对其他膜层的损伤，有利于提高所形成的半导体结构的性能。
本实施例中，形成底部核心层145之后，所述半导体结构的形成方法还包括：去除位于所述底部核心层145上的顶部刻蚀停止层150和位于所述顶部刻蚀停止层150上的所述第一顶部核心层161和所述第一掩膜侧墙185。
本实施例中，采用干法刻蚀工艺，如各向异性的干法刻蚀工艺，刻蚀去除顶部刻蚀停止层150和位于所述顶部刻蚀停止层150上的第一顶部核心层161和所述第一掩膜侧墙185，从而减小因横向刻蚀所产生的影响，进而提高图形传递的质量。
在其他实施例中，还能够采用湿法刻蚀工艺刻蚀去除顶部刻蚀停止层和位于所述顶部刻蚀停止层上的第一顶部核心层和所述第一掩膜侧墙。
作为一种示例，采用第二湿法刻蚀溶液去除位于所述顶部刻蚀停止层上的第一顶部核心层。具体地，所述第二湿法刻蚀工艺所采用的刻蚀溶液包括氢氟酸、硝酸和乙酸的混合溶液。其中，氢氟酸的浓度为15％至30％，硝酸的为浓度为15％至30％，乙酸的浓度为40％至70％。
去除顶部刻蚀停止层和所述第一掩膜侧墙的湿法刻蚀工艺参照现有工艺执行，在此不再赘述。
参见图18，形成覆盖所述底部核心层145侧壁的第二掩膜侧墙200。
所述第二掩膜侧墙200用于作为后续刻蚀所述初始基底100的刻蚀掩膜。
本实施例中，形成所述第二掩膜侧墙200的步骤包括：形成保形覆盖所述底部刻蚀停止层130的顶部和底部核心层145顶部和侧壁的第二掩膜侧墙材料层；去除位于所述底部核心层145顶部以及所述底部刻蚀停止层130顶部的第二掩膜侧墙材料层，仅保留位于所述底部核心层145侧壁上的第二掩膜侧墙材料层，作为所述第二掩膜侧墙200。
本实施例中，采用原子层沉积工艺形成所述第二掩膜侧墙材料层，从而提高所述第二掩膜侧墙材料层的台阶覆盖能力，提高所形成的第二掩膜侧墙材料层的厚度均一性以及厚度控制的精度。
本实施例中，采用各向异性的无掩膜刻蚀工艺刻蚀去除位于所述底部核心层145顶部以及所述底部刻蚀停止层130上的第二掩膜侧墙材料层，形成所述第二掩膜侧墙200，从而能够去除所述底部核心层145顶部以及所述底部刻蚀停止层130上的第二掩膜侧墙材料层，并使得所述底部核心层145侧壁上的第二掩膜侧墙材料层被保留。
具体地，去除位于所述底部核心层145顶部以及所述底部刻蚀停止层130上的第二掩膜侧墙材料层的各向异性的无掩膜刻蚀工艺为干法刻蚀工艺。
参见图19，形成所述第二掩膜侧墙200之后，去除所述底部核心层145。
去除所述底部核心层145，为后续图形化初始基底100提供基础。
本实施例中，采用湿法刻蚀工艺刻蚀去除所述底部核心层145。具体地，所述底部核心层145的材料为无定形硅，所述湿法刻蚀工艺采用的刻蚀溶液为氯气和溴化氢的混合溶液或四甲基氢氧化铵溶液。
在其他实施例中，还能够采用干法刻蚀工艺，或者干法刻蚀和湿法刻蚀相结合的工艺去除底部核心层。
参见图20至图22，以剩余的所述第二掩膜侧墙200为掩膜刻蚀所述初始基底100，形成目标图案。
具体地，形成所述目标图案的步骤包括：如图20所示，以所述第二掩膜侧墙200为掩膜，依次刻蚀底部刻蚀停止层130、硬掩膜材料层120和应力缓冲层110，将所述第二掩膜侧墙200的图形传递至硬掩膜材料层120中，形成硬掩膜层125；如图21所示，形成硬掩膜层125之后，去除剩余的所述第二掩膜侧墙200和底部刻蚀停止层130；如图22所示，将所述硬掩膜层125的图案传递至所述初始基底100，形成凸出于剩余初始基底100的目标图案。
本实施例中，采用干法刻蚀工艺，如各向异性的干法刻蚀工艺，刻蚀底部刻蚀停止层130、硬掩膜材料层120和应力缓冲层110。
干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高所述目标图案的形貌质量，而且，在所述干法刻蚀工艺过程中，通过调整刻蚀气体和刻蚀参数，能够在同一刻蚀设备中依次刻蚀底部刻蚀停止层130、硬掩膜材料层120、应力缓冲层110和初始基底100，工艺简单，且无需转换机台。
本实施例中，依次刻蚀底部刻蚀停止层130、硬掩膜材料层120和应力缓冲层110之后，去除剩余的所述第二掩膜侧墙200。
在其他实施例中，依次刻蚀底部刻蚀停止层、硬掩膜材料层和缓冲层后，保留所述第二掩膜侧墙，使得所述第二掩膜侧墙在刻蚀初始基底的过程中继续起到刻蚀掩膜的作用，而且，省去了去除所述第二掩膜侧墙的步骤。其中，所述硬掩膜材料层和第二掩膜侧墙的材料相同，因此，在刻蚀硬掩膜材料层的过程中，所述第二掩膜侧墙也会发生损耗，使所述第二掩膜侧墙的高度减小，这有利于降低后续去除所述第二掩膜侧墙的难度。
本实施例中，以硬掩模层125为掩膜，刻蚀部分厚度的所述初始基底100，剩余的所述初始基底100作为衬底101，位于所述衬底101上的凸起部作为鳍部102，因此，所述鳍部102与衬底101为一体结构。
在其他实施例中，当所述基底包括第一半导体层以及外延生长于第一半导体层上的第二半导体层时，刻蚀所述基底的步骤中，仅刻蚀所述第二半导体层，所述第一半导体层用于作为衬底，凸出于第一半导体层上的剩余第二半导体层用于作为鳍部。相应地，鳍部的材料也可以与衬底的材料不同。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供初始基底，所述初始基底包括第一区域和位于所述第一区域侧部的第二区域，且所述初始基底上形成有底部核心材料层和位于所述底部核心材料层上的顶部核心材料层；
对所述第一区域上的顶部核心材料层执行改性处理，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率；
图形化所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层；
在所述第一顶部核心层和所述第二顶部核心层的侧壁形成第一掩膜侧墙；
去除所述第二顶部核心层；
去除所述第一顶部核心层侧壁的第一掩膜侧墙；
以所述第一顶部核心层和剩余的第一掩膜侧墙为掩膜刻蚀所述底部核心材料层，形成底部核心层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一区域上的顶部核心材料层执行改性处理的步骤包括：
在所述顶部核心材料层上形成第一掩膜层，所述第一掩膜层具有第一开口，所述第一开口的底部暴露出所述第一区域上的顶部核心材料层；
以所述第一掩膜层为掩膜对所述顶部核心材料层执行离子注入工艺，使所述第一区域上的顶部核心材料层的刻蚀选择速率小于所述第二区域上的顶部核心材料层的刻蚀选择速率；
执行离子注入工艺之后，去除所述第一掩膜层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的工艺参数包括：注入离子为硼离子、砷离子和碳离子中一种或多种，注入剂量为1kev至600kev，注入能量为1×1012ions/cm2至2×1018ions/cm2。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述顶部核心材料层的步骤包括：
在所述顶部核心材料层上形成平坦化层、位于所述平坦化层上的抗反射层和位于所述抗反射层上图形化的光刻胶层；
以所述图形化的光刻胶层为掩膜依次刻蚀所述抗反射层、所述平坦化层和所述顶部核心材料层，形成位于所述第一区域的第一顶部核心层和位于所述第二区域的第二顶部核心层；
形成所述第一顶部核心层和所述第二顶部核心层之后，去除剩余的所述光刻胶层、所述抗反射层和所述平坦化层。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一顶部核心层侧壁的第一掩膜侧墙之后，还包括：
对所述第一顶部核心层进行修整处理，使所述第一顶部核心层的关键尺寸符合工艺需求。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺对所述第一顶部核心层进行修整处理。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用第一湿法刻蚀工艺去除所述第二顶部核心层。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述第一湿法刻蚀工艺所采用的刻蚀溶液包括氨水和四甲基氢氧化铵中至少一种，其中，氨水的浓度为15％至35％，四甲基氢氧化铵的浓度为2％至4％。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成底部核心层，还包括：
去除所述第一顶部核心层；
去除所述第一掩膜侧墙；
形成覆盖所述底部核心层侧壁的第二掩膜侧墙；
形成所述第二掩膜侧墙之后，去除所述底部核心层；
以所述第二掩膜侧墙为掩膜刻蚀所述初始基底，形成目标图案。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，采用第二湿法刻蚀工艺去除所述第一顶部核心层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第二湿法刻蚀工艺所采用的刻蚀溶液包括氢氟酸、硝酸和乙酸的混合溶液；其中，氢氟酸的浓度为15％至30％，硝酸的为浓度为15％至30％，乙酸的浓度为40％至70％。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一顶部核心层和所述第二顶部核心层的侧壁形成第一掩膜侧墙的步骤包括：
形成覆盖所述底部核心材料层的顶部和所述第一顶部核心层、第二顶部核心层的顶部和侧壁的第一掩膜侧墙材料层；
去除位于所述底部核心材料层的顶部和所述第一顶部核心层和第二顶部核心层的顶部的第一掩膜侧墙材料层，保留位于所述第一顶部核心层和第二顶部核心层的侧壁的第一掩膜侧墙材料层，作为所述第一掩膜侧墙。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜侧墙材料层的工艺包括原子层沉积工艺。
14.根据权利要求12所述的半导体结构的形成方法，其特征在于，去除位于所述第一顶部核心层侧壁的第一掩膜侧墙步骤包括：
在所述底部核心材料层上形成覆盖所述第一掩膜侧墙的第二掩膜层，所述第二掩膜层具有第二开口，所述第二开口底部暴露出所述第一顶部核心层和位于所述第一顶部核心层侧壁的第一掩膜侧墙；
以所述第二掩膜层为掩膜，刻蚀去除所述第一顶部核心层侧壁的第一掩膜侧墙；
刻蚀去除所述第一顶部核心层侧壁的第一掩膜侧墙之后，去除剩余的第二掩膜层。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，以所述第二掩膜层为掩膜，刻蚀去除所述第一顶部核心层侧壁的第一掩膜侧墙的工艺包括干法刻蚀工艺。
16.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述目标图案包括鳍部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211179717.8A CN117832064A (zh) | 2022-09-27 | 2022-09-27 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211179717.8A CN117832064A (zh) | 2022-09-27 | 2022-09-27 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117832064A true CN117832064A (zh) | 2024-04-05 |
Family
ID=90508324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211179717.8A Pending CN117832064A (zh) | 2022-09-27 | 2022-09-27 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117832064A (zh) |
-
2022
- 2022-09-27 CN CN202211179717.8A patent/CN117832064A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111370299B (zh) | 半导体结构及其形成方法 | |
| CN112309838B (zh) | 半导体结构及其形成方法 | |
| CN111640656B (zh) | 半导体器件及其形成方法 | |
| KR102650776B1 (ko) | 반도체 패터닝 및 형성된 구조 | |
| TW202218161A (zh) | 半導體結構及其形成方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN112349588B (zh) | 半导体结构的形成方法、晶体管 | |
| CN111668093B (zh) | 半导体器件及其形成方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN110690117B (zh) | 半导体结构及其形成方法 | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN112992669B (zh) | 半导体结构及其形成方法 | |
| CN112017948B (zh) | 半导体结构及其形成方法 | |
| CN117832064A (zh) | 半导体结构的形成方法 | |
| CN114388352A (zh) | 半导体结构及其形成方法 | |
| CN112447504A (zh) | 半导体结构及其形成方法 | |
| TW202147398A (zh) | 半導體裝置的形成方法 | |
| CN113496875A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN117954309A (zh) | 半导体结构的形成方法 | |
| CN112908836B (zh) | 半导体结构及其形成方法 | |
| CN113851376B (zh) | 半导体结构的形成方法 | |
| CN113782428B (zh) | 半导体结构及其形成方法 | |
| US20210320007A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN112309835B (zh) | 半导体结构及其形成方法 | |
| KR20090027431A (ko) | 반도체 소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |