CN111584532A - 转移管的垂直栅及cmos传感器的形成方法 - Google Patents
转移管的垂直栅及cmos传感器的形成方法 Download PDFInfo
- Publication number
- CN111584532A CN111584532A CN202010609712.9A CN202010609712A CN111584532A CN 111584532 A CN111584532 A CN 111584532A CN 202010609712 A CN202010609712 A CN 202010609712A CN 111584532 A CN111584532 A CN 111584532A
- Authority
- CN
- China
- Prior art keywords
- forming
- gate
- substrate
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000002955 isolation Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 150000002500 ions Chemical class 0.000 claims abstract description 43
- 238000002513 implantation Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供了一种转移管的垂直栅的形成方法，包括：提供衬底；在所述衬底上形成沟槽；在所述沟槽内和所述衬底上形成至少两层隔离层和至少两层栅极，所述隔离层和所述栅极间隔形成，第一层隔离层覆盖所述沟槽的底部、所述沟槽的侧壁以及部分所述衬底的表面，最后一层栅极覆盖相邻的隔离层和填充所述沟槽，多层所述栅极连通，多层所述栅极和多层所述隔离层组成转移管的垂直栅；形成每层栅极的过程中均包括进行掺杂离子的注入。可以使得转移管的垂直栅内的掺杂离子的浓度更加均匀，防止在向垂直栅施加电压后，导致低浓度掺杂离子区域的掺杂离子耗尽使转移管的速度降低的问题产生，从而提高CMOS传感器的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种转移管的垂直栅及CMOS传感器的形成方法。
背景技术
CMOS图像传感器在过去十几年得到了飞速发展，现已广泛应用于手机、电脑、数码照相机等领域。为了迎合市场需求，在单位面积内集成更多像素单元，CMOS图像传感器的像素尺寸已经从5.6mm逐渐缩小至1.0mm。可是，像素尺寸的缩小不能简单等价于缩小光电二极管(Photodiode)各方向的尺寸，这是由于光电二极管有效满阱容量(FWC)的限制。如果尺寸太小，导致不能存储足够的电子，那么图像质量会严重退化。
通常CMOS图像传感器的一个有源像素单元包含位于P型衬底100中的一个P+/N+/P-光电二极管200(PD，Photo Diode)和若干晶体管，以4T结构CMOS图像传感器为例，四个晶体管具体包括转移管300(TX，Transfer)、源极跟随管400(SF，Source Follow)、复位管500(RST，Reset)和行选择管600(RS，Row Select)。图1示出了4T结构CMOS图像传感器的示意图。其基本工作原理是这样的：光照前，打开复位管500和转移管300，将光电二极管200区域的原有的电子释放；在光照时，关闭所有晶体管，在光电二极管200空间电荷区产生电荷；读取时，打开转移管300，将存储在PD区的电荷传输到浮动扩散节点700(FD，FloatingDiffusion)，传输后，转移管关闭，并等待下一次光照的进入。在浮动扩散节点700上的电荷信号随后用于调整源极跟随管400，将电荷转变为电压，并通过行选择管600将电流输出到模数转换电路中。
其中，在转移管300关闭进行感光的过程中，P-N结捕获太阳光产生电子和空穴，光生电子在P-N结内建电场的作用下，向顶部积聚，在转移管300打开时，经过表面沟道传输至浮动扩散节点700，进而被读取，为了增加电子转移的速度和效率，将转移管的栅极做成垂直栅极的可以将沟道延伸至光电二极管深处。电子传输沟道由平面沟道变为立体沟道，电子的传输通道倍增，光生电子传输速率大幅增加，而且沟道的深入能够降低二极管内的电子残留，提升光生电子的利用率，最终提升光电二极管的满阱容量。随着像素尺寸的减小，以及为了改善电子残留，垂直栅极的在持续加深，垂直栅极越深，图像质量越好。然而，随着垂直栅极的加深，想要使得垂直栅极的掺杂离子变得均匀的难度在增大，现有的通过额外退火的方式也不能达到完全均匀的掺杂。
发明内容
本发明的目的在于提供一种转移管的垂直栅及CMOS传感器的形成方法，可以使得形成的栅极内的掺杂离子的浓度更加均匀，防止在向栅极施加电压后，导致低浓度掺杂离子区域的掺杂离子耗尽使转移管的速度降低的问题产生，从而提高CMOS传感器的性能。
为了达到上述目的，本发明提供了一种转移管的垂直栅的形成方法，包括：
提供衬底；
在所述衬底上形成沟槽；
在所述沟槽内和所述衬底上形成至少两层隔离层和至少两层栅极，所述隔离层和所述栅极间隔形成，第一层隔离层覆盖所述沟槽的底部、所述沟槽的侧壁以及部分所述衬底的表面，最后一层栅极覆盖相邻的隔离层和填充所述沟槽，多层所述栅极连通，多层所述栅极和多层所述隔离层组成转移管的垂直栅；形成每层栅极的过程中均包括进行掺杂离子的注入。
可选的，在所述的转移管的垂直栅的形成方法中，在所述沟槽内和所述衬底上形成两层隔离层和两层栅极，两层隔离层分别是第一隔离层和第二隔离层，两层栅极分别是第一栅极和第二栅极，所述第一层隔离层覆盖所述沟槽的底部、所述沟槽的侧壁以及部分所述衬底的表面，所述第一栅极覆盖所述第一隔离层，所述第二隔离层覆盖位于所述沟槽底部和所述沟槽侧壁的所述第一栅极以及部分覆盖位于所述衬底上的所述第一栅极，所述第二栅极覆盖所述第二隔离层和所述第二隔离层未覆盖的所述第一栅极，所述第一栅极和所述第二栅极连通。
可选的，在所述的转移管的垂直栅的形成方法中，在所述沟槽内和所述衬底上形成两层隔离层和两层栅极的方法包括：
形成覆盖所述沟槽底部、所述沟槽侧壁和所述衬底表面的第一隔离层；
在所述第一隔离层上形成覆盖所述第一隔离层的第一多晶硅层，并且向所述第一多晶硅层注入掺杂离子形成第一栅极；
在所述第一栅极上形成覆盖位于所述沟槽底部和所述沟槽侧壁的所述第一栅极以及部分覆盖位于所述衬底上的所述第一栅极的第一隔离层；
在所述第二隔离层上形成覆盖所述第二隔离层和所述第二隔离层未覆盖的所述第一栅极的第二多晶硅层，并且向所述第二多晶硅层注入掺杂离子形成第二栅极。
可选的，在所述的转移管的垂直栅的形成方法中，在形成所述第二栅极之后，所述转移管的垂直栅的形成方法还包括：在所述第二栅极上依次形成第三隔离层和控制栅。
可选的，在所述的转移管的垂直栅的形成方法中，所述第一隔离层、所述第二隔离层和所述第三隔离层的材料均为氧化物。
可选的，在所述的转移管的垂直栅的形成方法中，所述第一隔离层的厚度为65埃～85埃；所述第二隔离层的厚度为50埃～80埃。
可选的，在所述的转移管的垂直栅的形成方法中，所述第一多晶硅层的厚度小于所述第二多晶硅层的厚度。
可选的，在所述的转移管的垂直栅的形成方法中，第一多晶硅层的厚度为100埃～300埃；第二多晶硅层的厚度为700埃～900埃埃。
可选的，在所述的转移管的垂直栅的形成方法中，向所述第一多晶硅层和所述第二多晶硅层注入的离子相同。
本发明还提供了一种垂直栅CMOS传感器的形成方法，包括：
在该衬底上形成P阱以及位于P阱中横向间隔的两个N+区；
在所述衬底中形成光电二极管，与所述光电二极管相邻的一个所述N+区形成浮动扩散点；
在所述光电二极管与所述浮动扩散点之间形成具有转移管的垂直栅的形成方法而制成的垂直栅的转移管，所述垂直栅的深度延伸至所述光电二极管所在的深度；
形成位于所述两个N+区之间的复位管。
在本发明提供的一种转移管的垂直栅及CMOS传感器的形成方法中，形成了多层栅极，每层栅极的形成过程中，均会进行掺杂离子的注入，最后形成的多个栅极连通作为转移管的垂直栅，即形成垂直栅的过程中分开进行了多次掺杂离子注入，可以使得转移管的垂直栅内的掺杂离子的浓度更加均匀，防止在向垂直栅施加电压后，导致低浓度掺杂离子区域的掺杂离子耗尽使转移管的速度降低的问题产生，从而提高CMOS传感器的性能。
附图说明
图1是4T结构CMOS图像传感器的示意图；
图2现有技术的转移管的垂直栅的结构示意图；
图3是本发明实施例的转移管的垂直栅的形成方法的流程图；
图4至图8是本发明实施例的转移管的垂直栅的形成方法的结构示意图；
图9为转移管的垂直栅的示意图；
图中：10-衬底、20-垂直栅、100-垂直栅、110-衬底、120-沟槽、130-第一隔离层、140-第一栅极、151-氧化物层、152-第二隔离层、160-第二栅极。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
发明人发现，现有技术的垂直栅的深度如果太深，如图2，垂直栅20位于衬底10内的深度太深，形成垂直栅20的步骤中，掺杂离子注入时，垂直栅20底部得到的掺杂离子较少，使得整个垂直栅的掺杂离子的浓度不均匀，导致，向垂直栅20施加电压后，掺杂离子浓度较低的区域如垂直栅20的底部，离子更容易耗尽，最后导致转移管的速度降低。现有技术可以通过在掺杂离子注入之后进行一次退火来增加掺杂离子浓度的均匀性，然而退火步骤可能对衬底上同时形成的其他结构进行影响，并且随着垂直栅20的深度的增加，退火步骤也不能解决掺杂离子浓度不均匀的问题。
参照图3，本发明提供了一种转移管的垂直栅的形成方法，包括：
S11：提供衬底；
S12：在所述衬底上形成沟槽；
S13：在所述沟槽内和所述衬底上形成至少两层隔离层和至少两层栅极，所述隔离层和所述栅极间隔形成，第一层隔离层覆盖所述沟槽的底部、所述沟槽的侧壁以及部分所述衬底的表面，最后一层栅极覆盖相邻的隔离层和填充所述沟槽，多层所述栅极连通，多层所述栅极和多层所述隔离层组成转移管的垂直栅；形成每层栅极的过程中均包括进行掺杂离子的注入。
具体的形成方法，以两层隔离层和两层栅极为例，参照图4，首先提供一衬底110，衬底110可以是一硅衬底，在衬底110上通过刻蚀形成一沟槽120，沟槽120用于形成转移管的栅极，沟槽120从衬底110表面向衬底110内刻蚀形成，可以为后面形成垂直栅打下基础，转移管的栅极做成垂直栅，可以光生电子传输至浮动扩散节点的沟道延升至光电二极管深处。沟道由平面沟道变为立体沟道，光生电子的传输通道倍增，光生电子传输速率大幅增加。并且，垂直栅的深度越深，CMOS的性能越好，所以沟槽120的具体深度，可以参照实际生产过程中，器件对垂直栅深度的要求而定。
参照图5，在沟槽120内和衬底110上沉积一氧化物形成覆盖沟槽120底部、覆盖沟槽侧壁和衬底的第一隔离层130，氧化物可以例如是二氧化硅，在第一隔离层130上形成第一多晶硅层，第一多晶硅层覆盖第一隔离层130。向第一多晶硅层内注入掺杂离子形成第一栅极140，由于第一隔离层130覆盖沟槽120的侧壁，而第一多晶硅层覆盖第一隔离层130，所以第一多晶硅层也有一个垂直于衬底110表面的侧壁，因此，注入的掺杂离子时可以以与衬底110表面呈一定的角度注入。并且，还可以分多次进行掺杂离子的注入以使得注入的离子更加均匀，且有足够的掺杂浓度，从而使得后续施加电压后离子不易耗尽，不会导致器件速度降低的问题产生。
接着，参照图6和图7，在第一栅极140上形成氧化物层151，氧化物层151的材料为氧化物，例如可以是二氧化硅，接着，部分刻蚀衬底110上的氧化物层151露出第一栅极140的表面，刻蚀后的氧化物层形成第二隔离层152，接着在第二隔离层152。
参照图8，在第二隔离层152上形成第二多晶硅层，第二多晶硅层填充整个第二隔离层152形成的沟槽，第二多晶硅层还覆盖位于衬底110上的第二隔离层152以及第二隔离层152未覆盖的第一栅极140，并且持续向上累积一定的高度。接着，向第二多晶硅层内注入掺杂离子形成第二栅极160。这样，第一栅极140和第二栅极160连通。第一隔离层130用于隔离衬底110和第一栅极140。第二隔离层152用于隔离第一栅极140和第二栅极160。本发明实施例中，第一隔离层130的厚度为65埃～85埃，例如，可以是70埃；所述第二隔离层的厚度为50埃～80埃，例如，可以也是70埃。而第一多晶硅层的厚度小于所述第二多晶硅层的厚度，第一多晶硅层的厚度为100埃～300埃，例如，可以是200埃；第二多晶硅层的厚度为700埃～900埃，例如，可以是800埃。向所述第一多晶硅层和所述第二多晶硅层注入的离子相同。
如图9，第一隔离层、第一栅极、第二隔离层和第二栅极组成垂直栅100。由于沟槽太深，如果只一次性形成栅极，则在掺杂离子注入过程时，注入次数太少，可能导致多晶硅内没有足够浓度的掺杂浓度的离子，如果注入次数太多，掺杂浓度又不均匀。因此，可能导致在后续的施加电压后导致栅极内的离子耗尽导致器件的速度降低。本申请采用多次形成栅极的形式，不但可以不用经过退火这一步骤，不影响其他器件的性能，还可以实现均匀掺杂离子浓度的栅极，并且可用于更深的垂直栅极的情况，有利于像素单元的缩减和CMOS器件的性能的持续提升。
最后在第二栅极上形成转移管的其他部件，这里的形成方法为现有技术，在此不做赘述。
在本发明的其他实施例中，可以形成三层隔离层和三层栅极，第一层隔离层和第二层隔离层以及第一层栅极和第二层栅极的形成方法和上述的两层隔离层两层栅极的形成方法一样，第三层隔离层和第二层隔离层的形成方法一样，只是第三层隔离层覆盖第二层栅极，第三层栅极和第二层栅极的形成方法一致，第三层栅极覆盖第二层层隔离层，第三层栅极和第二层栅极可以连通。
本发明还提供了一种垂直栅CMOS传感器的形成方法，包括：
在该衬底上形成P阱以及位于P阱中横向间隔的两个N+区；
在所述衬底中形成光电二极管，与所述光电二极管相邻的一个所述N+区形成浮动扩散点；
在所述光电二极管与所述浮动扩散点之间形成具有使用转移管的垂直栅的形成方法而制成的垂直栅的转移管，所述垂直栅的深度延伸至所述光电二极管所在的深度；
形成位于所述两个N+区之间的复位管。
综上，在本发明实施例提供的一种转移管的垂直栅及CMOS传感器的形成方法中，形成了多层栅极，每层栅极的形成过程中，均会进行掺杂离子的注入，最后形成的多个栅极连通作为转移管的垂直栅，即形成垂直栅的过程中分开进行了多次掺杂离子注入，可以使得转移管的垂直栅内的掺杂离子的浓度更加均匀，防止在向垂直栅施加电压后，导致低浓度掺杂离子区域的掺杂离子耗尽使转移管的速度降低的问题产生，从而提高CMOS传感器的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种转移管的垂直栅的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成沟槽；
在所述沟槽内和所述衬底上形成至少两层隔离层和至少两层栅极，所述隔离层和所述栅极间隔形成，第一层隔离层覆盖所述沟槽的底部、所述沟槽的侧壁以及部分所述衬底的表面，最后一层栅极覆盖相邻的隔离层和填充所述沟槽，多层所述栅极连通，多层所述栅极和多层所述隔离层组成转移管的垂直栅；形成每层栅极的过程中均包括进行掺杂离子的注入。
2.如权利要求1所述的转移管的垂直栅的形成方法，其特征在于，在所述沟槽内和所述衬底上形成两层隔离层和两层栅极，两层隔离层分别是第一隔离层和第二隔离层，两层栅极分别是第一栅极和第二栅极，所述第一层隔离层覆盖所述沟槽的底部、所述沟槽的侧壁以及部分所述衬底的表面，所述第一栅极覆盖所述第一隔离层，所述第二隔离层覆盖位于所述沟槽底部和所述沟槽侧壁的所述第一栅极以及部分覆盖位于所述衬底上的所述第一栅极，所述第二栅极覆盖所述第二隔离层和所述第二隔离层未覆盖的所述第一栅极，所述第一栅极和所述第二栅极连通。
3.如权利要求2所述的转移管的垂直栅的形成方法，其特征在于，在所述沟槽内和所述衬底上形成两层隔离层和两层栅极的方法包括：
形成覆盖所述沟槽底部、所述沟槽侧壁和所述衬底表面的第一隔离层；
在所述第一隔离层上形成覆盖所述第一隔离层的第一多晶硅层，并且向所述第一多晶硅层注入掺杂离子形成第一栅极；
在所述第一栅极上形成覆盖位于所述沟槽底部和所述沟槽侧壁的所述第一栅极以及部分覆盖位于所述衬底上的所述第一栅极的第一隔离层；
在所述第二隔离层上形成覆盖所述第二隔离层和所述第二隔离层未覆盖的所述第一栅极的第二多晶硅层，并且向所述第二多晶硅层注入掺杂离子形成第二栅极。
4.如权利要求3所述的转移管的垂直栅的形成方法，其特征在于，在形成所述第二栅极之后，所述转移管的垂直栅的形成方法还包括：在所述第二栅极上依次形成第三隔离层和控制栅。
5.如权利要求3所述的转移管的垂直栅的形成方法，其特征在于，所述第一隔离层、所述第二隔离层和所述第三隔离层的材料均为氧化物。
6.如权利要求3所述的转移管的垂直栅的形成方法，其特征在于，所述第一隔离层的厚度为65埃～85埃；所述第二隔离层的厚度为50埃～80埃。
7.如权利要求3所述的转移管的垂直栅的形成方法，其特征在于，所述第一多晶硅层的厚度小于所述第二多晶硅层的厚度。
8.如权利要求7所述的转移管的垂直栅的形成方法，其特征在于，第一多晶硅层的厚度为100埃～300埃；第二多晶硅层的厚度为700埃～900埃。
9.如权利要求3所述的转移管的垂直栅的形成方法，其特征在于，向所述第一多晶硅层和所述第二多晶硅层注入的离子相同。
10.一种垂直栅CMOS传感器的形成方法，其特征在于，包括：
在该衬底上形成P阱以及位于P阱中横向间隔的两个N+区；
在所述衬底中形成光电二极管，与所述光电二极管相邻的一个所述N+区形成浮动扩散点；
在所述光电二极管与所述浮动扩散点之间形成具有如权利要求1-9任一项所述的转移管的垂直栅的形成方法而制成的垂直栅的转移管，所述垂直栅的深度延伸至所述光电二极管所在的深度；
形成位于所述两个N+区之间的复位管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010609712.9A CN111584532B (zh) | 2020-06-29 | 2020-06-29 | 转移管的垂直栅及cmos传感器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010609712.9A CN111584532B (zh) | 2020-06-29 | 2020-06-29 | 转移管的垂直栅及cmos传感器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111584532A true CN111584532A (zh) | 2020-08-25 |
| CN111584532B CN111584532B (zh) | 2023-06-30 |
Family
ID=72127556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010609712.9A Active CN111584532B (zh) | 2020-06-29 | 2020-06-29 | 转移管的垂直栅及cmos传感器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111584532B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614860A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 垂直栅半导体器件的制备方法 |
| CN113611718A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979885A (zh) * | 2005-12-09 | 2007-06-13 | 东部电子股份有限公司 | 垂直滤色检测器组及其制造方法 |
| US20100108864A1 (en) * | 2008-10-30 | 2010-05-06 | Sony Corporation | Solid-state imaging device, manufacturing method of the same, and imaging apparatus |
| US20150108555A1 (en) * | 2013-10-23 | 2015-04-23 | Samsung Electronics Co., Ltd. | Method of manufacturing image sensors |
| US20170069672A1 (en) * | 2015-09-09 | 2017-03-09 | Samsung Electronics Co., Ltd. | Image sensors including non-uniformly doped transfer gate in recess |
| CN110429092A (zh) * | 2019-07-31 | 2019-11-08 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
-
2020
- 2020-06-29 CN CN202010609712.9A patent/CN111584532B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979885A (zh) * | 2005-12-09 | 2007-06-13 | 东部电子股份有限公司 | 垂直滤色检测器组及其制造方法 |
| US20100108864A1 (en) * | 2008-10-30 | 2010-05-06 | Sony Corporation | Solid-state imaging device, manufacturing method of the same, and imaging apparatus |
| US20150108555A1 (en) * | 2013-10-23 | 2015-04-23 | Samsung Electronics Co., Ltd. | Method of manufacturing image sensors |
| US20170069672A1 (en) * | 2015-09-09 | 2017-03-09 | Samsung Electronics Co., Ltd. | Image sensors including non-uniformly doped transfer gate in recess |
| CN110429092A (zh) * | 2019-07-31 | 2019-11-08 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614860A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 垂直栅半导体器件的制备方法 |
| CN113611718A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111584532B (zh) | 2023-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2282345B1 (en) | Imaging sensor with transfer gate having multiple channel sub-regions | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| JP4922582B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| KR20090070518A (ko) | 이미지 센서 및 그 제조방법 | |
| US11626433B2 (en) | Transistors having increased effective channel width | |
| CN109411490B (zh) | 用于减少暗电流的凸起电极 | |
| EP3190620B1 (en) | Fabrication method of a cmos image sensor | |
| CN111584532B (zh) | 转移管的垂直栅及cmos传感器的形成方法 | |
| US20230207587A1 (en) | Transistors having increased effective channel width | |
| KR20100038630A (ko) | 씨모스 이미지 센서의 제조방법 | |
| US9887231B2 (en) | Solid-state imaging device and method of manufacturing the device | |
| CN111312737A (zh) | 一种埋型三栅极鳍型垂直栅结构及制作方法 | |
| US11502120B2 (en) | Negatively biased isolation structures for pixel devices | |
| CN110828497B (zh) | 一种垂直栅cmos图像传感器及制造方法 | |
| US20210210545A1 (en) | Complementary metal-oxide-semiconductor image sensor and method of making | |
| KR100645061B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20080062138A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| CN113990890B (zh) | 基于复合介质栅pn结的全局快门光敏探测器及工作方法 | |
| CN111524923B (zh) | 源极跟随管及cmos传感器的形成方法 | |
| CN111199987B (zh) | 影像传感器及其制造方法 | |
| CN110854146A (zh) | 一种改善小像素cmos图像传感器性能的结构和工艺方法 | |
| CN114759048A (zh) | 图像传感器以及电子信息装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |