JP4922582B2 - 電荷伝送効率を向上させたイメージセンサ及びその製造方法 - Google Patents

電荷伝送効率を向上させたイメージセンサ及びその製造方法 Download PDF

Info

Publication number
JP4922582B2
JP4922582B2 JP2005221581A JP2005221581A JP4922582B2 JP 4922582 B2 JP4922582 B2 JP 4922582B2 JP 2005221581 A JP2005221581 A JP 2005221581A JP 2005221581 A JP2005221581 A JP 2005221581A JP 4922582 B2 JP4922582 B2 JP 4922582B2
Authority
JP
Japan
Prior art keywords
spacer
semiconductor layer
photodiode
depth
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005221581A
Other languages
English (en)
Other versions
JP2006041541A (ja
Inventor
在 暎 朴
延 燮 林
Original Assignee
インテレクチュアル・ヴェンチャーズ・Ｉｉ・リミテッド・ライアビリティ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテレクチュアル・ヴェンチャーズ・Ｉｉ・リミテッド・ライアビリティ・カンパニー filed Critical インテレクチュアル・ヴェンチャーズ・Ｉｉ・リミテッド・ライアビリティ・カンパニー
Publication of JP2006041541A publication Critical patent/JP2006041541A/ja
Application granted granted Critical
Publication of JP4922582B2 publication Critical patent/JP4922582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures

Description

本発明は、イメージセンサに関し、特に、電荷伝送効率を向上させたイメージセンサ及びその製造方法に関する。
イメージセンサとは、光学的映像を電気信号に変換する半導体素子であり、イメージセンサには、主として電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサとがある。
これらのうち、ＣＣＤは、個々のＭＯＳキャパシタが相互に非常に近接して位置され、電荷キャリアがキャパシタに格納されて伝送される素子である。
また、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路がＣＭＯＳ技術を利用して周辺回路として形成され、画素と同じ数のＭＯＳトランジスタが配列され、これらのＭＯＳトランジスタを使用して、順に出力を検出するスイッチング方式が採用された素子である。
ＣＭＯＳイメージセンサには、高い集積度及び低い駆動電圧などの利点があるため、現在、携帯用撮像装置などに幅広く用いられている。
一方、ＣＭＯＳイメージセンサの最も重要な特性の１つは、デッドゾーン（Ｄｅａｄ ｚｏｎｅ）特性であり、これは低照度での画像品質と密接な関係がある。
また、ＣＭＯＳイメージセンサ関連技術の発達に伴なって、画素サイズが小さくなることによって、光応答領域（Ｐｈｏｔｏ ｒｅｓｐｏｎｓｅ ｒｅｇｉｏｎ）であるフォトダイオードの大きさも相対的に小さくなり、また、駆動電圧の減少により、イメージセンサの低照度での画像品質が劣化するという問題が発生する。
したがって、イメージセンサのフォトダイオードの構造は、画期的に電荷伝送効率を改善できる構造に変更されることが必要であり、低電圧及び低電位の条件下でのフォトダイオードの構造の最適化が当面の課題である。
図１は、従来の技術に係るイメージセンサの単位画素の一部を示す断面図である。
図１に示しているように、高濃度のＰ＋＋基板１０とｐ−ｅｐｉ層１１とが積層された下部構造（以下、半導体層と記す）に局部的に素子分離膜１２が形成されており、半導体層上に、４Ｔｒ構造のＣＭＯＳイメージセンサのトランスファーゲートＴｘをなすゲート電極が、導電膜１４及び絶縁膜１３の積層構造とその側壁スペーサ１６とを含む構造として形成されている。
ゲート電極の一方の、アライメントされた半導体層の内部に、Ｐ型不純物領域１７（以下、ｐ０領域と記す）と、Ｎ型不純物領域１５（以下、ｎ−領域と記す）とを備えるフォトダイオードＰＤがイオン注入などの工程により形成されている。
ゲート電極の他方の、アライメントされた半導体層の内部に、高農度のＮ型（ｎ＋）のフローティング拡散領域（ＦＤ）１８が形成されている。
ゲート電極の導電膜１４は、ポリシリコンまたはタングステンシリサイドなどの単独構造または積層された構造であり、スペーサ１６は、窒化膜、酸化膜または酸化窒化膜などからなる。
図１に示した構造を有するイメージセンサの単位画素は、受光領域のフォトダイオードＰＤとフォトダイオードＰＤで生成された電子をフローティング拡散領域ＦＤに伝送できる能力が要求される。
したがって、図１の構造を有するイメージセンサの単位画素では、フォトダイオードＰＤのｎ−領域１５をトランスファーゲートＴｘに接するようにすることで、トランスファーゲートＴｘに電源電圧を加えて電荷を伝送させる場合、フォトダイオードＰＤのｎ−領域１５に及ぼす電位（Ｆｒｉｎｇｉｎｇ ｆｉｅｌｄ）を大きくし、ｎ−領域１５の電荷をよく導き出して伝送できるようにしている。
一方、上述のように、図１に示したｎ−領域１５は、ゲート電極パターンＴｘの一方にアライメントされており、この場合、ｐ０領域１７の拡散によりｎ−領域１５とゲート電極のチャネル部分との通路に電位障壁が形成され、電荷の伝送が妨害されるようになるため、電荷伝送効率が減少する。
また、電位障壁の形成は、フローティング拡散領域１８に伝送されない電子が発生するため、イメージセンサの特性を劣化させる原因になる。
（改善された従来技術）
上記の問題を解決するために、ｐ０領域のプロファイルを変化させ、フォトダイオードの電位分布を変化させようとする工夫がなされた（以下、改善された従来技術と記す）。
図２Ａは、電荷伝送効率を向上させるために改善された従来技術に係るイメージセンサの単位画素の一部を示す断面図である。
ここで、上述した図１と同じ構成要素に対しては、同じ符号を付し、その具体的な説明は省略する。
図２の場合、図１とは異なりｐ０領域をｐ０１領域１７ａとｐ０２領域１７ｂとに分離されている。ｐ０１領域１７ａは、ゲート電極の側壁スペーサ１６の形成前にイオン注入を実施することによって、ゲート電極の側面にアライメントされるように形成され、ｐ０２領域１７ｂは、側壁スペーサ１６の形成後、イオン注入を実施することによって、側壁スペーサ１６のプロファイル（断面形状）が下部に転写された形状を有するように、即ち、ｐ０２領域１７ｂの境界が側壁スペーサ１６のエッジによって画定されるようにする。
したがって、ｐ０１領域１７ａとｐ０２領域１７ｂとによって、これら構成されるｐ０領域は、全体として見れば、側壁スペーサ１６とアライメントされる部分においてプロファイルに屈曲を有するようになる。
図２Ｂは、このようなｐ０領域の屈曲による電位分布を概略的に示す模式的断面図である。このように、電位分布が階段形状を有することによって、従来の技術に比べて矢印方向に示した電子の移動が容易になる。
図３は、従来の技術に係るイメージセンサの電位分布及び濃度分布を示すグラフである。
図３において、上段に示したフォトダイオードＰＤ、ゲート電極Ｔｘ及びフローティング拡散領域ＦＤの各々における不純物濃度は、対数目盛（ログスケール：Ｌｏｇ ｓｃａｌｅ）で表示されており、下段には、各領域における電位分布を示している。
特に、「Ａ」部分には、電位勾配（Ｇｒａｄｉｅｎｔ）が殆ど現れていないことが分かる。
図４は、従来の技術に係るイメージセンサの半導体層に平行な面における電位分布を、２次元的に示す図である。図４に示したように、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｃ」及び「Ｅ」のように断絶されたパターンになっている。
図５は、従来の技術に係るイメージセンサの半導体層に垂直な面における電位分布を、２次元的に示す図である。図５では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｇ」のように断絶されたパターンになっている。
一方、上記したように、低電圧及びサイズ縮小によって、改善された従来技術の場合にも、電荷伝送効率の限界を示しているのが実情である。
本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的とするところは、イメージセンサの電荷伝送効率を向上させたイメージセンサ及びその製造方法を提供することにある。
上記目的を達成するために、本発明によれば、第１導電型の半導体層に形成されたゲート電極と、前記半導体層内の、所定の深さの領域に形成され、フォトダイオードを構成する、第２導電型の第１不純物領域と、前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、フォトダイオードを構成する、第１導電型の第２不純物領域と、前記ゲート電極の側壁に形成された第１スペーサと、該第１スペーサにアラインメントされ、前記半導体層の表面から第１深さよりも深い第２深さに拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域と、前記第１スペーサの側壁に形成された第２スペーサと、該第２スペーサにアラインメントされ、前記半導体層の表面から第２深さよりも深い第３深さに拡散され、前記フォトダイオードを構成する、第１導電型の第４不純物領域とを備えるイメージセンサを提供することができる。
また、本発明によれば、第１導電型の半導体層に形成されたゲート電極と、半導体層内部に形成され、フォトダイオードを構成する、第２導電型の第１不純物領域と、前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、フォトダイオードを構成する、第１導電型の第２不純物領域と、前記ゲート電極の側壁に形成された第１スペーサと、該第１スペーサにアラインメントされて、前記半導体層の表面から第１深さよりも深い第２深さに拡散されて形成された、フォトダイオードを構成する、第３不純物領域と、前記第１スペーサを含んで全面に５００Å以上１０００Å以下の厚さに形成されたスクリーン用絶縁膜と、該スクリーン用絶縁膜が、前記第１スペーサにオーバーラップされた上部構造にアラインメントされ、半導体層の表面から第２深さよりも深い第３深さに拡散されて形成された、フォトダイオードを構成する、第１導電型の第４不純物領域とを備えるイメージセンサを提供することができる。
また、本発明によれば、第１導電型の半導体層にゲート電極を形成する第１ステップと、イオン注入を行い、半導体層に、フォトダイオードを構成する、第２導電型の第１不純物領域を形成する第２ステップと、イオン注入を行い、前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、前記フォトダイオードを構成する第１導電型の第２不純物領域を形成する第３ステップと、前記ゲート電極の側壁に第１スペーサを形成する第４ステップと、イオン注入を行って、前記第１スペーサにアラインメントされ、前記半導体層の表面から第１深さよりも深い第２深さに拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域を形成する第５ステップと、前記第１スペーサの側壁に第２スペーサを形成する第６ステップと、イオン注入を行い、前記第２スペーサにアラインメントされ、前記半導体層の表面から前記第２深さよりも深い第３深さに拡散された、前記フォトダイオードを構成する、第１導電型の第４不純物領域を形成する第７ステップとを含むイメージセンサの製造方法を提供することができる。
また、本発明によれば、第１導電型の半導体層にゲート電極を形成する第１ステップと、イオン注入を行い、半導体層に、フォトダイオード用を構成する、第２導電型の第１不純物領域を形成する第２ステップとイオン注入を行い、前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域を形成する第３ステップと、前記ゲート電極の側壁に第１スペーサを形成する第４ステップと、イオン注入を行い、前記第１スペーサにアラインメントされ、前記半導体層の表面から前記第１深さよりも深い第２深さに拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域を形成する第５ステップと、前記第１スペーサが形成されたプロファイルに沿って、スクリーン用絶縁膜を形成する第６ステップと、イオン注入を行い、前記スクリーン用絶縁膜にアラインメントされ、前記半導体層の表面から前記第２深さよりも深い第３深さに拡散された、前記フォトダイオードを構成する第１導電型の第４不純物領域を形成する第７ステップとを含むイメージセンサの製造方法を提供することができる。
本発明は、フォトダイオードをなすｐ０領域のプロファイルを３重構造になるようにして、電荷伝送効率の向上を図っている。
このために、トランスファーゲートをなすゲート電極の側壁に２重構造のスペーサを有するようにし、スペーサ形成前、第１スペーサ形成後及び第２スペーサ形成後の３段階でのイオン注入により、上部のスペーサ形状が半導体層へ転写されてｐ０領域が屈曲を有するようにする。
また、単一層構造のスペーサのみを形成し、これを下部へ投影した形態のイオン注入を行った後、薄い厚さのスクリーン用絶縁膜を蒸着し、イオン注入を行うことによって、３重構造のｐ０領域の屈曲を具現できる。
本発明によれば、フォトダイオードの電荷伝送効率を向上させることができるため、イメージセンサの性能を大きく向上させることができるという効果を奏する。
以下、本発明の最も好ましい実施の形態を添付した図面を参照しながら説明する。
図６は、本発明の第１の実施の形態に係るイメージセンサの単位画素の一部を示す断面図である。
図６に示したように、本発明の実施の形態に係るイメージセンサは、Ｐ型の半導体層２００上に形成されたゲート電極Ｔｘと、ゲート電極Ｔｘの一方にアラインメントされて、半導体層２００の表面から第１の深さに拡散されて形成されたｐ０１領域１０８と、ゲート電極Ｔｘの側壁に形成された第１スペーサ１０９と、第１スペーサ１０９にアラインメントされて、半導体層２００の表面から第１深さよりも深い第２深さに拡散されて形成されたｐ０２領域１１３と、第１スペーサ１０９の側壁に形成された第２スペーサ１１４と、第２スペーサ１１４にアラインメントされて、半導体層２００の表面から第２深さよりも深い第３深さに拡散されて形成されたｐ０３領域１１７と、ｐ０３領域１１７の下方の半導体層２００にイオン注入により形成されたフォトダイオード用のｎ−領域１０５とを備えて構成される。
ｐ０１領域１０８とｐ０２領域１１３とｐ０３領域１１７及びｎ−領域１０５は、ｐｎ接合のフォトダイオードＰＤをなす。
ここで、半導体層２００は、高濃度Ｐ型（ｐ＋＋）の基板１００とＰ型エピタキシャル層（ｐ−ｅｐｉ）１０１とが積層された構造である。
フォトダイオードＰＤで生成された光電荷がゲート電極Ｔｘのターンオン動作によって移動して、センシング（検知）される高濃度Ｎ型（ｎ＋）のフローティング拡散領域（ＦＤ）１１０が、ゲート電極Ｔｘを基準としてフォトダイオードＰＤと対向され、他方のゲート電極Ｔｘにアラインメントされるように、半導体層２００の表面から拡散された形態に形成されている。フォトダイオードＰＤ及びフローティング拡散領域ＦＤの周縁には、素子分離膜１０２が形成されている。
一方、第２スペーサ１１４の厚さを調節することで、ゲート電極Ｔｘの側面からの距離ｘを調節でき、これによって第２スペーサ１１４の形状が下方に転写されたプロファイルを有するｐ０３領域１１７のプロファイルを変化させることができる。
図７は、本発明の第２の実施の形態に係るイメージセンサの単位画素の一部を示す断面図である。
ここで、図６の第１の実施の形態と同じ構成要素に対しては、同じ符号を付しており、その具体的な説明は省略する。
図７に示したように、本第２の実施の形態に係るイメージセンサは、Ｐ型の半導体層２００上に形成されたゲート電極Ｔｘと、ゲート電極Ｔｘの一方にアラインメントされて、半導体層２００の表面から第１深さに拡散されて形成されたｐ０１領域１０８と、ゲート電極Ｔｘの側壁に形成された第１スペーサ１０９と、第１スペーサ１０９にアラインメントされて、半導体層２００の表面から第１深さよりも深い第２深さに拡散されて形成されたｐ０２領域１１３と、第１スペーサ１０９を含む全面に５００Å〜１０００Åの厚さに形成されたスクリーン用絶縁膜１１８と、スクリーン用絶縁膜１１８の内の第１スペーサ１０９にオーバーラップしている上部構造にアラインメントされて、半導体層２００の表面から第２深さよりも深い第３深さに拡散されて形成されたｐ０３領域１１７と、ｐ０３領域１１７の下方の半導体層２００にイオン注入により形成されたフォトダイオード用ｎ−領域１０５とを備えて構成される。
図８は、図６に示した構造におけるフォトダイオードのｐ０領域全体の電位分布を示す図である。
図８に示したように、ｐ０１領域１０８と、ｐ０２領域１１３及びｐ０３領域１１７がゲート電極Ｔｘから各々異なる距離を有するように、半導体層２００の内部にアラインメントされて形成されているので、これによってｐ０領域自体の電位が、ゲート電極Ｔｘに近付くほど低くなる急な階段状の分布になっている。これにより、矢印方向へのフォトダイオードで生成された光電荷の伝送が活発になり、従って電荷伝送効率が増大する。
以下、上述した構成のイメージセンサの製造方法を説明する。
図９Ａ〜図９Ｃは、本発明の実施の形態に係るイメージセンサの製造方法を示す断面図である。
まず、図９Ａに示したように、高濃度Ｐ型（Ｐ＋＋）の基板１００とＰ型のエピタキシャル層（ｐ−ｅｐｉ）１０１とが積層された構造のＰ型の半導体層２００に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）またはＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）構造の素子分離膜１０２を形成する。
次に、半導体層２００上に絶縁膜と導電膜とを蒸着した後、これらをパターニングして、ゲート導電膜１０４及びゲート絶縁膜１０３の積層構造のゲート電極Ｔｘを形成する。
ゲート導電膜１０４は、ポリシリコン膜、タングステン膜、タングステンシリサイドなどが単独または積層された構造に形成され得る。
次に、フォトダイオード用の深いＮ型不純物領域すなわち、ｎ−領域１０５を形成するためのイオン注入マスク１０６を形成した後、ゲート電極Ｔｘにアラインメントされるようにイオン注入を行って、フォトダイオード用ｎ−領域１０５を形成する。
この時、イオン注入による半導体層２００の表面のアタック（損傷）を防止するために、スクリーン膜を使用するが、図面の簡略化のために省略した。
イオン注入の際、その不純物濃度は、通常の濃度に準じた値を使用し、そのイオン注入エネルギもまた深いドーピングプロファイルを有するように適切に調節する。
次に、ゲート電極Ｔｘにアラインメントされるように、イオン注入１０７を行い、半導体層２００の表面から拡散されたｐ０１領域１０８を形成する。
次に、イオン注入マスク１０６を除去する。
次に、図９Ｂに示したように、ゲート電極Ｔｘを含む全面にスペーサ用絶縁膜を蒸着した後、全面エッチングを行い、ゲート電極Ｔｘの側壁に第１スペーサ１０９を形成する。
スペーサ用絶縁膜には、酸化膜系または窒化膜系の絶縁膜を使用することができる。
次に、イオン注入を行い、ゲート電極Ｔｘの他方にアラインメントされるように、Ｎ型及びＰ型のソース／ドレインを形成し、この時、Ｎ型ドーパントをイオン注入し、ゲート電極Ｔｘの他方にアラインメントされるフローティング拡散領域（ｎ＋）１１０を形成する。
次に、フォトダイオード用ｐ０２領域１１３を形成するためにイオン注入マスク１１１を形成した後、イオン注入１１２を行い、第１スペーサ１０９にアラインメントされるフォトダイオード用ｐ０２領域１１３を形成する。
ｐ０２領域１１３は、第１スペーサ１０９のためにｐ０１領域１０８に比べて、ゲート電極Ｔｘから第１スペーサ１０９の厚さだけ離隔され、ｐ０１領域１０８よりも深く形成されるようにする。
したがって、ｐ０１領域１０８とｐ０２領域１１３とは、第１スペーサ１０９が転写されたプロファイルによる屈曲を有するように、即ち、ｐ０１領域１０８及びｐ０２領域１１３の境界が第１スペーサ１０９の両エッジによって画定される。次に、イオン注入マスク１１１を除去する。
次に、図９Ｃに示されているように、第１スペーサ１０９が形成されたプロファイルに沿ってスペーサ用絶縁膜を蒸着した後、全面エッチングを行い、第１スペーサ１０９の側壁に第２スペーサ１１４を形成する。
スペーサ用絶縁膜には、酸化膜系または窒化膜系の絶縁膜を使用することができる。
次に、フォトダイオード用ｐ０３領域１１７を形成するためのイオン注入マスク１１５を形成した後、第２スペーサ１１４にアラインメントされるようにイオン注入を行い、フォトダイオード用ｐ０３領域１１７を形成する。
ｐ０３領域１１７は、第２スペーサ１１４によりｐ０１領域１０８に比べて、ゲート電極Ｔｘから第１スペーサ１０９及び第２スペーサ１１４の厚さだけ離隔され、ｐ０２領域１１７よりも深く形成されるようにする。
したがって、ｐ０１領域１０８、ｐ０２領域１１３及びｐ０３領域１１７は、第１スペーサ１０９及び第２スペーサ１１４が転写されたプロファイルにより３重構造の屈曲を有する、即ち第１スペーサ１０９及び第２スペーサ１１４のエッジに対応する位置で変化する濃度勾配を有するようになる。
第２スペーサ１１４の厚さを変化させることによって、ｐ０３領域１１７のプロファイルを変化させることができ、第２スペーサ１１４を形成するためのスペーサ用絶縁膜は、３０００Å以上５０００Å以下の厚さに形成し、全面エッチングの際、５００Å以上１０００Å以下の厚さで残るようにすることが好ましい。
一方、上述した図７の構造の場合には、スクリーン用絶縁膜１０８を除去せずに素子内で絶縁膜として使用できるように、５００Å以上１０００Å以下の比較的薄い厚さに形成し、酸化膜系を用いる。
図１０は、本発明の実施の形態に係るイメージセンサにおける電位分布及び濃度分布を示すグラフである。
図１０において、上段に示したフォトダイオードＰＤ、ゲート電極Ｔｘ及びフローティング拡散領域ＦＤの各々における不純物濃度は、ログスケールで表示されており、下段には、各領域における電位分布を示している。
濃度に関しては、ログスケールで表示されているので、従来の技術と本発明との差異が顕著に現れていないが、電位に関しては、従来の技術と本発明との差が明確であることが分かる。すなわち、図３では、「Ａ」部分に電位勾配（Ｇｒａｄｉｅｎｔ）が殆ど現れていなかったが、図１０では、３段階のイオン注入によって「Ｂ」部分に明らかな電位勾配が現れていることが分かる。
図１１は、本発明の実施の形態に係るイメージセンサの半導体層に平行な面における電位分布を、２次元的に示す図である。
図４では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｃ」及び「Ｅ」として示したように傾斜が単調でなく、断絶されたパターンであったが、図１１では、フォトダイオードＰＤの周辺と中央において、「Ｄ」及び「Ｆ」として示したように一定の勾配、即ち単調な傾斜を有することが分かる。
図１２は、本発明の実施の形態に係るイメージセンサの半導体層に垂直な面における電位分布を、２次元的に示す図である。
図５では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｇ」として示したように断絶されたパターンであったが、図１２では、フォトダイオードＰＤの周辺と中央において、「Ｈ」として示したように一定の勾配を有することが分かる。
上述したように、本発明では、トランスファーゲートをなすゲート電極の側壁を２重構造のスペーサとして形成し、第１スペーサの形成前、第１スペーサの形成後及び第２スペーサの形成後の３段階におけるイオン注入により、上部のスペーサ形状が半導体層に転写され、ｐ０領域が屈曲を有するようにするか、または、単一層構造のスペーサのみを形成し、これを下部に投影するようにイオン注入を行った後、厚さが薄いスクリーン用絶縁膜を蒸着してイオン注入を行う。これにより、３重構造のｐ０領域の屈曲を具現し、フォトダイオードをなすｐ０領域のプロファイルを３重構造にすることができ、電荷伝送効率を向上させることができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で種々の変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るイメージセンサの単位画素の一部を示す断面図である。 電荷伝送効率を向上させるために、改善された従来技術に係るイメージセンサの単位画素の一部を示す断面図である。 従来の技術に係るイメージセンサのフォトダイオード領域において、ｐ０領域の屈曲による電位分布を概略的に示す断面図である。 従来の技術に係るイメージセンサの電位分布及び濃度分布を示すグラフである。 従来の技術に係るイメージセンサの半導体層に平行な面における電位分布を２次元的に示す図である。 従来の技術に係るイメージセンサの半導体層に垂直な面における電位分布を２次元的に示す図である。 本発明の第１の実施の形態に係るイメージセンサの単位画素の一部を示す断面図である。 本発明の第２の実施の形態に係るイメージセンサの単位画素の一部を示す断面図である。 図６の構造におけるフォトダイオードのｐ０領域の電位分布を示す図である。 本発明の第１の実施の形態に係るイメージセンサの製造方法を示す断面図である。 本発明の第１の実施の形態に係るイメージセンサの製造方法を示す断面図である。 本発明の第１の実施の形態に係るイメージセンサの製造方法を示す断面図である。 本発明の実施の形態に係るイメージセンサの電位分布及び濃度分布を比較して示すグラフである。 本発明の実施の形態に係るイメージセンサの半導体層に平行な面における電位分布を２次元的に示す図である。 本発明の実施の形態に係るイメージセンサの半導体層に垂直な面における電位分布を２次元的に示する図である。
符号の説明
１００ Ｐ＋＋基板
１０１ Ｐ型エピタキシャル層
１０２ 素子分離膜
１０３ ゲート絶縁膜
１０４ ゲート導電膜
１０５ ｎ−領域
１０８ ｐ０１領域
１０９ 第１スペーサ
１１０ フローティング拡散領域
１１３ ｐ０２領域
１１４ 第２スペーサ
１１７ ｐ０３領域

Claims (13)

  1. 第１導電型の半導体層の表面上に形成されたゲート電極と、
    前記半導体層内の、所定の深さの領域に形成され、フォトダイオードを構成する、第２導電型の第１不純物領域と、
    前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、フォトダイオードを構成する、第１導電型の第２不純物領域と、
    前記ゲート電極の側壁に形成された第１スペーサと、
    該第１スペーサにアラインメントされ、前記半導体層の表面から第１深さよりも深い第２深さに拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域と、
    前記第１スペーサの側壁に形成された第２スペーサと、
    該第２スペーサにアラインメントされ、前記半導体層の表面から第２深さよりも深い第３深さに拡散され、前記フォトダイオードを構成する、第１導電型の第４不純物領域と
    を備えることを特徴とするイメージセンサ。
  2. 第１導電型の半導体層の表面上に形成されたゲート電極と、
    半導体層内部に形成され、フォトダイオードを構成する、第２導電型の第１不純物領域と、
    前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、フォトダイオードを構成する、第１導電型の第２不純物領域と、
    前記ゲート電極の側壁に形成された第１スペーサと、
    該第１スペーサにアラインメントされて、前記半導体層の表面から第１深さよりも深い第２深さに拡散されて形成された、フォトダイオードを構成する、第３不純物領域と、
    前記第１スペーサを含んで全面に５００Å以上１０００Å以下の厚さに形成されたスクリーン用絶縁膜と、
    該スクリーン用絶縁膜が、前記第１スペーサにオーバーラップされた上部構造にアラインメントされ、半導体層の表面から第２深さよりも深い第３深さに拡散されて形成された、フォトダイオードを構成する、第１導電型の第４不純物領域と
    を備えることを特徴とするイメージセンサ。
  3. 前記第２スペーサが、５００Å以上１０００Å以下の厚さであることを特徴とする請求項１に記載のイメージセンサ。
  4. 前記第１及び第２スペーサが、酸化膜または窒化膜の絶縁膜であることを特徴とする請求項１に記載のイメージセンサ。
  5. 前記第１スペーサが、酸化膜または窒化膜の膜であり、
    前記スクリーン用絶縁膜が、酸化膜の膜であることを特徴とする請求項２に記載のイメージセンサ。
  6. 前記ゲート電極の他方の端部にアラインメントされ、前記半導体層の表面から所定の深さに拡散されて形成された第２導電型のフローティング拡散領域をさらに備えることを特徴とする請求項１または請求項２に記載のイメージセンサ。
  7. 前記半導体層は、第１導電型の基板と前記基板上の第１導電型のエピタキシャル層とを備えることを特徴とする請求項１または請求項２に記載のイメージセンサ。
  8. 第１導電型の半導体層の表面上にゲート電極を形成する第１ステップと、
    イオン注入を行い、半導体層に、フォトダイオードを構成する、第２導電型の第１不純物領域を形成する第２ステップと、
    イオン注入を行い、前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、前記フォトダイオードを構成する第１導電型の第２不純物領域を形成する第３ステップと、
    前記ゲート電極の側壁に第１スペーサを形成する第４ステップと、
    イオン注入を行って、前記第１スペーサにアラインメントされ、前記半導体層の表面から第１深さよりも深い第２深さに拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域を形成する第５ステップと、
    前記第１スペーサの側壁に第２スペーサを形成する第６ステップと、
    イオン注入を行い、前記第２スペーサにアラインメントされ、前記半導体層の表面から前記第２深さよりも深い第３深さに拡散された、前記フォトダイオードを構成する、第１導電型の第４不純物領域を形成する第７ステップと
    を含むことを特徴とするイメージセンサの製造方法。
  9. 第１導電型の半導体層の表面上にゲート電極を形成する第１ステップと、
    イオン注入を行い、半導体層に、フォトダイオード用を構成する、第２導電型の第１不純物領域を形成する第２ステップと、
    イオン注入を行い、前記ゲート電極の一方の端部にアラインメントされ、前記半導体層の表面から第１深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域を形成する第３ステップと、
    前記ゲート電極の側壁に第１スペーサを形成する第４ステップと、
    イオン注入を行い、前記第１スペーサにアラインメントされ、前記半導体層の表面から前記第１深さよりも深い第２深さに拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域を形成する第５ステップと、
    前記第１スペーサが形成されたプロファイルに沿って、スクリーン用絶縁膜を形成する第６ステップと、
    イオン注入を行い、前記スクリーン用絶縁膜にアラインメントされ、前記半導体層の表面から前記第２深さよりも深い第３深さに拡散された、前記フォトダイオードを構成する第１導電型の第４不純物領域を形成する第７ステップと
    を含むことを特徴とするイメージセンサの製造方法。
  10. 前記第２スペーサを形成する第６ステップが、
    前記第１スペーサが形成されたプロファイルに沿って、前記第２スペーサ用の絶縁膜を、蒸着によって３０００Å以上５０００Å以下の厚さに形成する第８ステップと、
    前記絶縁膜に対して全面エッチングを行い、前記第１スペーサの側壁に５００Å以上１０００Å以下の厚さの前記第２スペーサを形成する第９ステップと
    を含むことを特徴とする請求項８に記載のイメージセンサの製造方法。
  11. 前記第２スペーサ用絶縁膜が、窒化膜または酸化膜の絶縁膜であることを特徴とする請求項１０に記載のイメージセンサの製造方法。
  12. 前記スクリーン用絶縁膜を５００Å以上１０００Å以下の厚さに形成することを特徴とする請求項９に記載のイメージセンサの製造方法。
  13. 前記第１スペーサを形成する第４ステップの後に、
    イオン注入を行い、前記ゲート電極の他方の端部にアラインメントされ、前記半導体層の表面から所定の深さに拡散された第２導電型のフローティング拡散領域を形成する第１０ステップをさらに含むことを特徴とする請求項８または請求項９に記載のイメージセンサの製造方法。
JP2005221581A 2004-07-29 2005-07-29 電荷伝送効率を向上させたイメージセンサ及びその製造方法 Active JP4922582B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040059477A KR101115092B1 (ko) 2004-07-29 2004-07-29 전하운송효율을 향상시키기 위한 이미지 센서 및 제조 방법
KR10-2004-0059477 2004-07-29

Publications (2)

Publication Number Publication Date
JP2006041541A JP2006041541A (ja) 2006-02-09
JP4922582B2 true JP4922582B2 (ja) 2012-04-25

Family

ID=35731112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005221581A Active JP4922582B2 (ja) 2004-07-29 2005-07-29 電荷伝送効率を向上させたイメージセンサ及びその製造方法

Country Status (4)

Country Link
US (2) US7344964B2 (ja)
JP (1) JP4922582B2 (ja)
KR (1) KR101115092B1 (ja)
TW (1) TWI278106B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710207B1 (ko) * 2005-09-22 2007-04-20 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100703987B1 (ko) * 2006-05-17 2007-04-09 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
KR100815937B1 (ko) * 2006-10-20 2008-03-21 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
KR100868646B1 (ko) * 2007-08-27 2008-11-12 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP4990859B2 (ja) * 2007-09-07 2012-08-01 ドンブ ハイテック カンパニー リミテッド イメージセンサ及びその製造方法
KR100997326B1 (ko) * 2007-12-27 2010-11-29 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
US8951826B2 (en) * 2012-01-31 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for increasing photodiode full well capacity
JP5956840B2 (ja) * 2012-06-20 2016-07-27 キヤノン株式会社 固体撮像装置及びカメラ
JP2014150230A (ja) * 2013-02-04 2014-08-21 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
US8877582B2 (en) 2013-02-20 2014-11-04 Globalfoundries Inc. Methods of inducing a desired stress in the channel region of a transistor by performing ion implantation/anneal processes on the gate electrode
JP6161454B2 (ja) * 2013-07-25 2017-07-12 キヤノン株式会社 光電変換装置、その製造方法及びカメラ
KR102375887B1 (ko) * 2017-06-13 2022-03-18 삼성전자주식회사 반도체 장치 및 이미지 센서

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912533B2 (ja) * 1993-11-12 1999-06-28 シャープ株式会社 固体撮像装置
US5719425A (en) * 1996-01-31 1998-02-17 Micron Technology, Inc. Multiple implant lightly doped drain (MILDD) field effect transistor
US5847428A (en) * 1996-12-06 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit gate conductor which uses layered spacers to produce a graded junction
KR100302187B1 (ko) * 1997-10-08 2001-11-22 윤종용 반도체장치제조방법
JPH11168069A (ja) 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
US6535247B1 (en) * 1998-05-19 2003-03-18 Pictos Technologies, Inc. Active pixel sensor with capacitorless correlated double sampling
KR100269510B1 (ko) * 1998-05-20 2000-10-16 윤종용 반도체 장치의 제조 방법
US6153455A (en) * 1998-10-13 2000-11-28 Advanced Micro Devices Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US6207984B1 (en) * 1998-12-23 2001-03-27 United Microelectronics Corp. CMOS sensor
JP4258875B2 (ja) * 1999-02-15 2009-04-30 株式会社ニコン 光電変換素子及び光電変換装置
JP3934827B2 (ja) * 1999-06-30 2007-06-20 株式会社東芝 固体撮像装置
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP4733869B2 (ja) * 2001-07-25 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003197790A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7091536B2 (en) * 2002-11-14 2006-08-15 Micron Technology, Inc. Isolation process and structure for CMOS imagers
US6897082B2 (en) * 2003-06-16 2005-05-24 Micron Technology, Inc. Method of forming well for CMOS imager
US7148528B2 (en) * 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
US7214575B2 (en) * 2004-01-06 2007-05-08 Micron Technology, Inc. Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors

Also Published As

Publication number Publication date
KR20060010888A (ko) 2006-02-03
US20080197389A1 (en) 2008-08-21
US7344964B2 (en) 2008-03-18
TW200620640A (en) 2006-06-16
KR101115092B1 (ko) 2012-02-28
TWI278106B (en) 2007-04-01
US20060022205A1 (en) 2006-02-02
US8541825B2 (en) 2013-09-24
JP2006041541A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP4922582B2 (ja) 電荷伝送効率を向上させたイメージセンサ及びその製造方法
JP5053526B2 (ja) 電荷伝送効率を向上させたイメージセンサ及びその製造方法
KR100619396B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR100714484B1 (ko) 이미지 센서 및 그 제조 방법
US8076702B2 (en) CMOS image sensor and fabricating method thereof
JP5713956B2 (ja) Ｃｍｏｓイメージ・センサー及びその製造方法
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
KR100893054B1 (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR100521807B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR100619408B1 (ko) 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법
TW201916388A (zh) 製作影像感測器的方法
KR100870823B1 (ko) 이미지센서 및 그 제조방법
KR100790286B1 (ko) 이미지센서 제조 방법
KR20060010895A (ko) 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법
KR100730470B1 (ko) 이미지 센서의 제조방법
KR20040059759A (ko) 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법
KR100535920B1 (ko) 시모스 이미지 센서의 제조방법
KR100749254B1 (ko) 전하운송효율을 향상시키기 위한 이미지센서 제조 방법
KR100788483B1 (ko) 이미지 센서의 픽셀 구조 및 그 제조 방법
KR20060095535A (ko) 시모스 이미지 센서 및 그 제조방법
KR20040059429A (ko) 시모스 이미지센서의 제조방법
KR20030057613A (ko) 이미지센서의 제조 방법
KR20060010903A (ko) 전하운송효율을 향상시키기 위한 이미지센서 및 그 제조방법
KR20020058876A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

R150 Certificate of patent or registration of utility model

Ref document number: 4922582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250