KR102375887B1 - 반도체 장치 및 이미지 센서 - Google Patents

반도체 장치 및 이미지 센서 Download PDF

Info

Publication number
KR102375887B1
KR102375887B1 KR1020170074367A KR20170074367A KR102375887B1 KR 102375887 B1 KR102375887 B1 KR 102375887B1 KR 1020170074367 A KR1020170074367 A KR 1020170074367A KR 20170074367 A KR20170074367 A KR 20170074367A KR 102375887 B1 KR102375887 B1 KR 102375887B1
Authority
KR
South Korea
Prior art keywords
dummy
patterns
sample
pattern
point
Prior art date
Application number
KR1020170074367A
Other languages
English (en)
Other versions
KR20180136033A (ko
Inventor
한동민
김정생
나승주
이준택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170074367A priority Critical patent/KR102375887B1/ko
Priority to US15/840,635 priority patent/US10121808B1/en
Priority to CN201810600349.7A priority patent/CN109087923B/zh
Publication of KR20180136033A publication Critical patent/KR20180136033A/ko
Application granted granted Critical
Publication of KR102375887B1 publication Critical patent/KR102375887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 장치 및 이미지 센서를 제공한다. 이 장치는, 반도체 기판 상에 배치되는 제 1 패턴들; 및 상기 반도체 기판 상에 배치되는 제 2 패턴들과 적어도 하나의 제 2 샘플 패턴을 포함하되, 상기 제 2 패턴들과 상기 적어도 하나의 제 2 샘플 패턴은 서로 동일한 형태와 폭을 가지며, 상기 제 2 패턴들과 상기 적어도 하나의 제 2 샘플 패턴 간의 수평 거리는 일정하고, 상기 제 2 샘플 패턴은 서로 대향되는 제 1 측벽과 제 2 측벽, 상기 제 1 측벽 상의 제 1 지점 및 상기 제 2 측벽 상의 제 2 지점을 포함하고, 상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 패턴과 이에 최인접하는 제 1 패턴 간의 수평 거리는 상기 제 2 패턴들 중 하나와 이에 최인접하는 제 1 패턴 간의 수평 거리보다 크다.

Description

반도체 장치 및 이미지 센서{Semiconductor device and Image sensor}
본 발명은 반도체 장치 및 이미지 센서에 관한 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 중요한 요소로 각광 받고 있다. 하지만, 전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화 경향이 심화되고 있다. 반도체 소자의 고집적화를 위하여, 반도체 소자의 패턴들의 선폭이 점점 감소되고 있다. 하지만, 최근에 패턴들의 미세화는 새로운 노광 기술 및/또는 높은 비용의 노광 기술 등을 요구하고 있어, 반도체 소자의 고집적화가 점점 어려워지고 있다. 이에 따라, 최근에, 새로운 집적도 기술에 대한 많은 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 신뢰성이 향상된 반도체 장치 및 이의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 신뢰성이 향상된 이미지 센서 및 이의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 실시예들에 따른 반도체 장치는, 반도체 기판 상에 배치되는 제 1 패턴들; 및 상기 반도체 기판 상에 배치되는 제 2 패턴들과 적어도 하나의 제 2 샘플 패턴을 포함하되, 상기 제 2 패턴들과 상기 적어도 하나의 제 2 샘플 패턴은 서로 동일한 형태와 폭을 가지며, 상기 제 2 패턴들과 상기 적어도 하나의 제 2 샘플 패턴 간의 수평 거리는 일정하고, 상기 제 2 샘플 패턴은 서로 대향되는 제 1 측벽과 제 2 측벽, 상기 제 1 측벽 상의 제 1 지점 및 상기 제 2 측벽 상의 제 2 지점을 포함하고, 상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 패턴과 이에 최인접하는 제 1 패턴 간의 수평 거리는 상기 제 2 패턴들 중 하나와 이에 최인접하는 제 1 패턴 간의 수평 거리보다 크다.
본 발명의 일 양태에 따른 반도체 장치는, 소자 영역과 더미 영역을 포함하는 반도체 기판 상에 각각 배치되는 제 1 소자 패턴들과 제 1 더미 패턴들; 상기 소자 영역의 상기 반도체 기판 상에 배치되는 제 2 소자 패턴들; 및
상기 더미 영역의 상기 반도체 기판 상에 배치되는 제 2 더미 패턴들과 적어도 하나의 제 2 샘플 더미 패턴을 포함하되, 상기 제 2 샘플 더미 패턴은 서로 대향되는 제 1 측벽과 제 2 측벽, 상기 제 1 측벽 상의 제 1 지점 및 제 2 측벽 상의 제 2 지점을 포함하고, 상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 더미 패턴과 이에 최인접하는 제 1 더미 패턴 간의 수평 거리는 상기 제 2 소자 패턴들 중 하나와 이에 최인접하는 제 1 소자 패턴 간의 수평 거리보다 크다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 이미지 센서는, 실제 화소 영역과 더미 화소 영역을 포함하는 반도체 기판 상에 각각 배치되는 실제 차광 패턴들과 더미 차광 패턴들; 상기 실제 화소 영역의 상기 반도체 기판 상에 배치되는 제 1 실제 컬러 필터들; 및 상기 더미 화소 영역의 상기 반도체 기판 상에 배치되는 제 1 더미 컬러 필터들과 적어도 하나의 제 1 샘플 더미 컬러 필터를 포함하되, 상기 제 1 샘플 더미 컬러 필터는 서로 대향되는 제 1 측벽과 제 2 측벽, 상기 제 1 측벽 상의 제 1 지점 및 제 2 측벽 상의 제 2 지점을 포함하고, 상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 1 샘플 더미 컬러 필터와 이에 최인접하는 더미 차광 패턴 간의 수평 거리는 상기 제 1 실제 컬러 필터들 중 하나와 이에 최인접하는 실제 차광 패턴 간의 수평 거리보다 크다.
본 발명의 실시예들에 따른 반도체 장치의 제조 방법 및 이미지 센서의 제조 방법에서는 패턴들의 임계치수를 정확히 측정할 수 있다. 이로써 계측 정합성을 향상시킬 수 있다. 이로써 신뢰성이 향상된 반도체 장치와 이미지 센서를 제공할 수 있다.
도 1a 내지 도 3a는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 순차적으로 나타내는 평면도들이다.
도 1b 내지 도 3b는 도 1a 내지 도 2a를 각각 C-C’ 선으로 자른 단면도들이다.
도 4는 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 5는 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 6은 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 7은 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 8a 내지 도 8c는 본 발명의 실시예들에 따른 반도체 장치의 평면도들이다.
도 9a 내지 도 14a는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 순차적으로 나타내는 평면도들이다.
도 9b 내지 도 14b는 각각 도 9a 내지 도 14a를 각각 D-D’ 선과 E-E’ 선으로 자른 단면도들이다.
도 15a 내지 도 18a는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 순차적으로 나타내는 평면도들이다.
도 15b 내지 도 18b는 각각 도 15a 내지 도 18a를 각각 F-F' 선과 G-G’ 선으로 자른 단면도들이다.
도 19는 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1a 내지 도 3a는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 순차적으로 나타내는 평면도들이다. 도 1b 내지 도 3b는 도 1a 내지 도 2a를 각각 C-C' 선으로 자른 단면도들이다.
도 1a 및 도 1b를 참조하면, 제 1 영역(A)과 제 2 영역(B)을 포함하는 반도체 기판(1)이 제공된다. 상기 제 1 영역(A)은 예를 들면 더미 영역일 수 있다. 상기 제 2 영역(B)은 예를 들면 소자 영역일 수 있다. 상기 제 2 영역(B)은 실제로 동작되는 실제 셀 (메모리) 패턴들이 배치되는 영역이거나 또는 실제 화소 영역일 수 있다. 상기 제 1 영역(A)은 실제로 동작되지 않는 더미 패턴들이 배치되는 영역일 수 있다. 상기 제 1 영역(A)은 상기 제 2 영역(B)의 외곽에 배치될 수 있다. 상기 제 1 영역(A)에 배치되는 패턴들은 포토리소그라피 공정에서 소자 영역의 외곽에서 소자 패턴들의 형태가 원하는 형태로 형성되지 않고 빛의 간섭이나 회절등에 의해 형태가 왜곡되는 것을 방지하는 것을 목적으로 형성될 수 있다. 또한 식각 공정에서 식각 조건이 소자 영역의 중심부와 가장자리 부분이 동일하게 하기 위해 상기 제 1 영역(A)에서 더미 패턴들을 형성할 수 있다. 상기 제 1 영역(A)과 제 2 영역(B)에서 각각 상기 반도체 기판 상에 제 1 더미 패턴들(3a)과 제 1 소자 패턴들(3b)을 형성할 수 있다. 상기 제 1 더미 패턴들(3a)과 상기 제 1 소자 패턴들(3b)은 서로 동일한 형태와 폭을 가지도록 형성될 수 있다. 상기 제 1 더미 패턴들(3a) 간의 수평 거리들과 상기 제 1 소자 패턴들(3b) 간의 수평 거리는 서로 동일할 수 있다.
도 2a 및 도 2b를 참조하면, 상기 제 1 더미 패턴들(3a) 중 일부를 제거할 수 있다. 구체적으로 후속에 임계치수가 측정될 제 2 샘플 더미 패턴(도 3a 및 도 3b의 참조번호 5s)에 인접하는 제 1 더미 패턴들(3a)을 제거할 수 있다. 또는 도 1a 및 도 1b의 단계에서 상기 제 1 더미 패턴들(3a)을 형성할 때, 상기 제 2 샘플 더미 패턴(5s)가 형성될 위치에 인접한 곳에서는 처음부터 상기 제 1 더미 패턴들(3a)이 형성되지 않을 수 있다.
도 3a 및 도 3b를 참조하면, 상기 제 1 영역(A)과 제 2 영역(B)에서 각각 상기 반도체 기판(1) 상에, 서로 동일한 형태와 동일한 폭을 가지는 제 2 더미 패턴들(5a)과 제 2 소자 패턴들(5b)을 형성할 수 있다. 상기 제 2 더미 패턴들(5a) 간의 수평 거리들과 상기 제 2 소자 패턴들(5b) 간의 수평 거리는 서로 동일할 수 있다. 상기 제 2 더미 패턴들(5a) 중 적어도 하나는 임계 치수가 측정되는 제 2 샘플 더미 패턴(5s)이 될 수 있다. 하나의 제 2 더미 패턴(5a)은 예를 들면 이웃하는 두 개의 상기 제 1 더미 패턴들(3a) 사이에 형성될 수 있다. 하나의 제 2 소자 패턴(5b)은 예를 들면 이웃하는 두 개의 상기 제 1 소자 패턴들(3b) 사이에 형성될 수 있다. 그러나 다른 이웃하는 두 개의 상기 제 1 소자 패턴들(3b) 사이에는 상기 제 2 소자 패턴(5b)이 배치되지 않을 수 있다. 이웃하는 두 개의 제 2 소자 패턴들(5b) 사이에는 두 개의 제 1 소자 패턴들(3b)이 배치될 수 있다. 즉, 상기 제 1 소자 패턴들(3b) 사이의 공간들에 교번적으로 상기 제 2 소자 패턴(5b)이 배치될 수 있다. 상기 제 2 샘플 더미 패턴(5s)은 제거된 제 1 더미 패턴들(3d)이 위치하던 곳들의 사이에 형성될 수 있다. 상기 제 2 샘플 더미 패턴(5s)은 상기 제 1 더미 패턴들(3a)과 인접하지 않고 수직적으로 중첩되지 않으며 멀리 떨어질 수 있다.
계속해서, 상기 제 2 더미 패턴들(5a)과 상기 제 2 소자 패턴들(5b)이 실제로 원하는 임계 치수를 가지도록 형성되었는지를 알기 위하여 상기 제 2 샘플 더미 패턴(5s)의 제 1 임계 치수(CD1)를 측정할 수 있다. 즉, 광원(10)으로부터 발생된 빛을 상기 반도체 기판(1)의 표면에 조사하고 반사된 빛을, 카메라 같은 광검출부(12)로 받아 이미지를 획득할 수 있다. 그리고 획득된 이미지에서 상기 제 2 샘플 더미 패턴(5s)의 제 1 임계 치수(CD1)를 측정할 수 있다. 이를 위해 상기 이미지 상에서 상기 제 2 샘플 더미 패턴(5s)의 제 1 측벽 상에 존재하는 제 1 지점(P1)과 상기 제 1 측벽에 대향되는 제 2 측벽 상에 존재하는 제 2 지점(P2) 사이의 거리를 측정할 수 있다. 이때 상기 제 2 샘플 더미 패턴(5s)은 상기 제 1 더미 패턴들(3a)과 멀리 이격되어 있으므로, 상기 제 1 임계 치수(CD1)를 정확히 측정할 수 있다. 상기 제 2 샘플 더미 패턴(5s)의 제 1 임계 치수(CD1)는 상기 제 2 소자 패턴(5b)의 제 2 임계 치수(CD2)와 실질적으로 동일할 수 있다. 만약, 도 3a에서 상기 제 2 소자 패턴(5b)의 제 2 임계 치수(CD2)를 측정할 경우, 인접하는 상기 제 1 소자 패턴(3b)에 의해 에러 임계 치수(ECD)로 측정될 수 있다. 이러한 에러는 반도체 장치가 고집적화될수록 발생할 확률이 커질 수 있다. 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에서는 제 1 임계 치수(CD1)를 정확히 측정할 수 있으므로, 신뢰성이 향상된 반도체 장치를 제조할 수 있다. 상기 제 1 임계 치수(CD1)를 정확히 측정한 후에 상기 제 1 임계 치수(CD1)가 허용하는 임계 치수 범위 안에 있는지 판단할 수 있다.
상기 제 1 지점(P1)과 상기 제 2 지점(P2)을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 더미 패턴(5s)에 가장 인접한 상기 제 1 더미 패턴(3a)과 상기 제 2 샘플 더미 패턴(5s) 간의 수평 거리(GD)는 바람직하게는 100nm 이상일 수 있다. 상기 제 1 지점(P1)과 상기 제 2 지점(P2)을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 더미 패턴(5s)과 이에 최인접하는 상기 제 1 더미 패턴(3a) 간의 수평 거리는 상기 제 2 소자 패턴들(5b) 중 하나와 이에 최인접하는 제 1 소자 패턴(3b) 간의 수평 거리보다 클 수 있다.
도 4는 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 4를 참조하면, 제 2 더미 패턴들(5a) 및 제 2 소자 패턴들(5b)은 각각 제 1 더미 패턴들(3a)과 제 1 소자 패턴들(3b)과 접하도록 형성될 수 있다. 상기 제 2 더미 패턴들(5a) 및 상기 제 2 소자 패턴들(5b)의 상부 가장자리들은 각각 상기 제 1 더미 패턴들(3a)과 상기 제 1 소자 패턴들(3b)의 상부면들을 일부 덮을 수 있다. 샘플 더미 패턴(5s)은 제거된 제 1 더미 패턴들(3d)의 위치에 형성되므로, 상기 제 1 더미 패턴들(3a)과 접하지 않을 수 있다. 그 외의 과정은 위에서 설명한 바와 동일/유사할 수 있다.
도 5는 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 5를 참조하면, 도 2b의 상태에서 반도체 기판(1) 상에 층간절연막(4)을 형성할 수 있다. 상기 층간절연막(4) 상에 제 2 더미 패턴들(5a), 제 2 샘플 더미 패턴(5s) 및 제 2 소자 패턴들(5b)을 형성할 수 있다. 상기 층간절연막(4)이 투명한 물질로 형성될 경우 상기 제 2 더미 패턴(5a)의 임계 치수를 측정할 경우, 하부에 배치되는 상기 제 1 더미 패턴(3a)에 의해 에러 임계 치수가 측정될 수 있다. 따라서 정확한 임계 치수 측정을 위해 상기 제 2 샘플 더미 패턴(5s)은 제거된 제 1 더미 패턴들(3d)의 위치에 형성될 수 있다. 이로써 상기 제 2 샘플 더미 패턴(5s)의 임계 치수를 정확하게 측정할 수 있다. 그 외의 과정은 위에서 설명한 바와 동일/유사할 수 있다.
도 6은 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 6을 참조하면, 제 2 더미 패턴들(5a)은 제 1 더미 패턴들(3a) 사이에 형성될 수 있다. 제 2 소자 패턴들(5b)은 제 1 소자 패턴들(3b) 사이에 형성될 수 있다. 이웃하는 두 개의 상기 제 2 소자 패턴들(5b) 사이에는 하나의 제 1 소자 패턴(3b)이 배치될 수 있다. 이웃하는 두 개의 상기 제 2 더미 패턴들(5a) 사이에는 하나의 제 1 더미 패턴(3a)이 배치될 수 있다. 제 2 샘플 더미 패턴(5s)에는 상기 제 1 더미 패턴(3a)이 인접하지 않는다. 즉, 상기 제 2 샘플 더미 패턴(5s)과 상기 제 2 더미 패턴(5a) 사이에는 상기 제 1 더미 패턴(3a)이 배치되지 않을 수 있다. 상기 제 2 샘플 더미 패턴(5s)에 가장 인접한 상기 제 2 더미 패턴(5a)과 상기 제 2 샘플 더미 패턴(5s) 간의 수평 거리(GD)는 바람직하게는 100nm 이상일 수 있다. 그 외의 과정은 위에서 설명한 바와 동일/유사할 수 있다.
도 7은 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 7을 참조하면, 제 1 더미 패턴들(3a) 및 제 1 소자 패턴들(3b)의 폭들은 도 4의 경우보다 넓게 형성될 수 있다. 제 2 더미 패턴들(5a)은 각각 상기 제 1 더미 패턴들(3a)의 일 단부들과 접하며 일부 중첩되도록 형성될 수 있다. 제 2 소자 패턴들(5b)은 각각 상기 제 1 소자 패턴들(3b)의 일 단부들과 접하며 일부 중첩되도록 형성될 수 있다. 제 2 샘플 더미 패턴(5s)은 상기 제 1 더미 패턴들(3a)과 접하지도 중첩되지도 않을 수 있다. 그 외의 과정은 위에서 설명한 바와 동일/유사할 수 있다.
도 8a 내지 도 8c는 본 발명의 실시예들에 따른 반도체 장치의 평면도들이다.
도 8a를 참조하면, 제 1 영역(A)과 제 2 영역(B)을 포함하는 반도체 기판(1) 상에 배치되는 제 1 더미 패턴들(13a)과 제 1 소자 패턴들(13b)은 서로 연결되어 그물망 형태를 구성할 수 있다. 제 2 더미 패턴들(15a), 제 2 샘플 더미 패턴(15s) 및 제 2 소자 패턴들(15b)은 서로 이격되는 섬 형태를 가질 수 있다. 상기 제 2 패턴들(15a, 15s, 15b)을 형성하기 전에 상기 제 2 샘플 더미 패턴(15s)의 제 3 임계 치수(CD3)가 측정될 위치인 제 1 지점(P1)과 제 2 지점(P2)에 인접하는 제 1 더미 패턴들(13a)의 부분은 제거될 수 있다. 이로써 상기 제 2 샘플 더미 패턴(15s)이 배치되는 위치에서 상기 제 1 더미 패턴(13a)이 구성하는 개구부는 평면적으로 제 1 방향(X)으로 길쭉한 바(bar) 형태를 구성할 수 있다. 도 8a를 C-C'선으로 자른 단면은 도 4에 대응될 수 있다. 상기 제 2 더미 패턴들(15a)과 상기 제 2 소자 패턴들(15b)의 모든 측면들은 각각 상기 제 1 더미 패턴들(13a)과 상기 제 1 소자 패턴들(13b)과 접할 수 있다. 도 8a에서 상기 제 2 샘플 더미 패턴(15s)의 제 1 방향(X)으로 서로 대향되는 좌우 측면들은, 제거된 제 1 더미 패턴들(13d)의 위치에 배치되어 상기 제 1 더미 패턴들(13a)과 접하지 않을 수 있다. 상기 제 2 샘플 더미 패턴(15s)의 제 2 방향(Y)으로 서로 대향되는 앞뒤 측면들은 상기 제 1 더미 패턴들(13a)과 접할 수 있다. 이로써 상기 제 1 더미 패턴들(13a)의 간섭 없이 상기 제 1 지점(P1)과 상기 제 2 지점(P2) 사이의 거리인 제 3 임계 치수(CD3)를 정확하게 측정할 수 있다. 그 외의 방법은 도 4를 참조하여 설명한 바와 동일/유사할 수 있다.
도 8b를 참조하면, 제 2 패턴들(15a, 15s, 15b)을 형성하기 전에 상기 제 2 샘플 더미 패턴(15s)의 제 4 임계 치수(CD4)가 측정될 위치인 제 3 지점(P3)과 제 4 지점(P4)에 인접하는 제 1 더미 패턴들(13a)의 일부는 제거될 수 있다. 이로써 상기 제 2 샘플 더미 패턴(15s)가 배치되는 위치에서 상기 제 1 더미 패턴(13a)이 구성하는 개구부는 평면적으로 제 2 방향(Y)으로 길쭉한 바 형태를 구성할 수 있다. 상기 제 2 샘플 더미 패턴(15s)의 제 1 방향(X)으로 서로 대향되는 좌우 측면들은, 제 1 더미 패턴들(13a)과 접할 수 있다. 상기 제 2 샘플 더미 패턴(15s)의 제 2 방향(Y)으로 서로 대향되는 앞뒤 측면들은, 제거된 제 1 더미 패턴들(13d)의 위치에 배치되어 상기 제 1 더미 패턴들(13a)과 접하지 않을 수 있다. 이로써 상기 제 1 더미 패턴들(13a)의 간섭 없이 상기 제 3 지점(P3)과 상기 제 4 지점(P4) 사이의 거리인 제 4 임계 치수(CD4)를 정확하게 측정할 수 있다. 그 외의 방법은 도 3a를 참조하여 설명한 바와 동일/유사할 수 있다.
도 8c를 참조하면, 제 2 패턴들(15a, 15s, 15b)을 형성하기 전에, 상기 제 2 샘플 더미 패턴(15s)의 제 3 및 제 4 임계 치수들(CD3, CD4)이 측정될 위치인 제 1 내지 제 4 지점들(P1, P2, P3, P4)에 인접하는 제 1 더미 패턴들(13a)의 일부는 제거될 수 있다. 이로써 상기 제 2 샘플 더미 패턴(15s)가 배치되는 위치에서 상기 제 1 더미 패턴(13a)이 구성하는 개구부는 평면적으로 십자(+) 형태를 구성할 수 있다. 상기 제 2 샘플 더미 패턴(15s)의 네 모서리들은, 제 1 더미 패턴들(13a)과 접할 수 있다. 상기 제 2 샘플 더미 패턴(15s)의 네 개의 측면들은, 제거된 제 1 더미 패턴들(13d)의 위치에 배치되어 상기 제 1 더미 패턴들(13a)과 접하지 않을 수 있다. 이로써 상기 제 1 더미 패턴들(13a)의 간섭 없이 상기 제 3 및 제 4 임계 치수들(CD3, CD4)을 정확하게 측정할 수 있다. 그 외의 방법은 도 3a를 참조하여 설명한 바와 동일/유사할 수 있다.
다음은 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 살펴보기로 한다.
도 9a 내지 도 14a는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 순차적으로 나타내는 평면도들이다. 도 9b 내지 도 14b는 각각 도 9a 내지 도 14a를 각각 D-D' 선과 E-E' 선으로 자른 단면도들이다.
도 9a 및 도 9b를 참조하면, 반도체 기판(100)이 제공될 수 있다. 상기 반도체 기판(100)은 더미 화소 영역(A1)과 실제 화소 영역(B1)을 포함할 수 있다. 상기 더미 화소 영역(A1)은 상기 실제 화소 영역(B1)의 가장자리에 배치될 수 있다. 예를 들면, 상기 더미 화소 영역(A1)은 상기 실제 화소 영역(B1)을 둘러쌀 수 있다. 상기 반도체 기판(100)은 서로 대향되는 제 1 면(100a)과 제 2 면(100b)을 포함할 수 있다. 상기 반도체 기판(100)은 제 1 도전형의 불순물로 도핑될 수 있다. 상기 반도체 기판(100)에 깊은 소자분리부(102)를 형성하며 단위 화소 영역들을 분리할 수 있다. 상기 더미 화소 영역(A1)과 상기 실제 화소 영역(B1)에는 복수개의 단위 화소 영역들이 배치될 수 있다. 이때 상기 깊은 소자분리부(102)의 하부면은 상기 제 2 면(100b)과 이격될 수 있다. 상기 깊은 소자분리부(102)는 상기 반도체 기판(100)을 식각하여 깊은 트렌치를 형성하고 이를 절연물질로 채운 후 평탄화 공정을 진행함으로써 형성될 수 있다. 상기 깊은 소자분리부(102)는 실리콘 산화막, 실리콘 질화막 및 실리콘 산화 질화막 중 적어도 하나의 물질로 이루어질 수 있다. 상기 깊은 소자분리부(102)는 평면도상 그물망 형태로 형성될 수 있다.
계속해서, 이온주입 공정을 진행하여 상기 깊은 소자분리부(102)에 의해 분리된 각 단위 화소 영역들의 상기 반도체 기판(100) 내에 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물을 주입하여 광전변환부(104)를 형성할 수 있다. 상기 반도체 기판(100)의 상기 제 1 면(100a) 상에 복수개의 트랜지스터들(미도시)과 배선들(미도시) 그리고 층간절연막(106)을 형성할 수 있다. 상기 층간절연막(106) 상에 패시베이션막(107)을 형성할 수 있다. 상기 층간절연막(106)은 예를 들면 실리콘 산화막이나 다공성 절연막으로 형성될 수 있다. 상기 패시베이션막(107)은 예를 들면 실리콘 질화막으로 형성될 수 있다.
상기 반도체 기판(100)의 상기 제 2 면(100b)에 인접한 부분을 그라인딩 공정을 진행하여 제거하고 상기 깊은 소자분리부(102)를 노출시킬 수 있다. 상기 반도체 기판(100)의 상기 제 2 면(100b) 상에 후면막(108)을 형성할 수 있다. 상기 후면막(108)은 고정전하막, 반사방지막 및/또는 평탄화막을 포함할 수 있다. 상기 고정 전하막은 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 이트륨(Y) 및 란타노이드를 포함하는 그룹에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물(metal oxide) 또는 금속 불화물(metal fluoride)로 이루어질 수 있다. 상기 반사방지막은 예를 들면 실리콘 질화막으로 이루어질 수 있다. 상기 평탄화막은 예를 들면 실리콘 산화막이나 안료가 첨가되지 않은 포토레지스트막으로 형성될 수 있다. 상기 후면막(108) 상에 더미 차광 패턴들(110a)과 실제 차광 패턴들(110b)을 형성할 수 있다. 상기 더미 차광 패턴들(110a)은 상기 더미 화소 영역(A1)에 배치될 수 있다. 상기 실제 차광 패턴들(110b)은 상기 실제 화소 영역(B1)에 배치될 수 있다. 상기 더미 차광 패턴들(110a)과 상기 실제 차광 패턴들(110b)은 서로 연결되어 평면적으로 그물망 형태를 구성할 수 있다. 상기 차광 패턴들(110a, 110b)은 예를 들면 텅스텐으로 형성될 수 있다. 상기 차광 패턴들(110a, 110b)은 이웃하는 단위 화소 영역으로 원하지 않는 빛이 입사되는 것을 막아 단위 화소 영역 간의 크로스 토크를 방지할 수 있다.
도 10a 및 도 10b를 참조하면, 상기 후면막(108) 상에 마스크 패턴(112)을 형성하여 상기 실제 차광 패턴들(110b)의 전부와 상기 더미 차광 패턴들(110a)의 일부를 덮을 수 있다. 상기 마스크 패턴(112)은 후속의 샘플 더미 컬러 필터들(114s, 116s, 118s)이 형성될 위치에 인접한 상기 더미 차광 패턴들(110a)을 노출시킬 수 있다. 상기 마스크 패턴(112)에 의해 노출된 상기 더미 차광 패턴들(110a)을 제거할 수 있다. 제거된 더미 차광 패턴들(110d)은 평면적으로 예를 들면 4개의 네모가 서로 맞붙은 형태를 가질 수 있다. 상기 마스크 패턴(112)을 제거하여 상기 차광 패턴들(110a, 110b)을 노출시킬 수 있다.
또는 도 9a 및 도 9b의 단계에서 상기 더미 차광 패턴들(110a)을 형성할 때, 상기 샘플 더미 컬러 필터들(114s, 116s, 118s)이 형성될 위치에 인접한 곳에서는 처음부터 상기 더미 차광 패턴들(110a)이 형성되지 않을 수 있다.
도 11a 및 도 11b를 참조하면, 상기 후면막(108) 상에 제 1 더미 컬러 필터들(114a), 제 1 샘플 더미 컬러 필터들(114s) 및 제 1 실제 컬러 필터들(114b)을 형성할 수 있다. 상기 제 1 더미 컬러 필터들(114a), 상기 제 1 샘플 더미 컬러 필터(114s) 및 상기 제 1 실제 컬러 필터들(114b)은 제 1 색의 염료나 안료가 포함된 포토레지스트 패턴으로 형성될 수 있다. 상기 제 1 더미 컬러 필터들(114a), 상기 제 1 샘플 더미 컬러 필터들(114s) 및 상기 제 1 실제 컬러 필터들(114b)은 서로 이격된 섬 형태로 형성될 수 있다. 상기 제 1 샘플 더미 컬러 필터(114s)는 상기 더미 차광 패턴들(110a)과 이격되도록 형성될 수 있다. 예를 들어, 상기 제 1 샘플 더미 컬러 필터(114s)는 상기 더미 차광 패턴들(110a)이 제거된 부분에 형성될 수 있다. 상기 제 1 더미 컬러 필터들(114a), 상기 제 1 샘플 더미 컬러 필터(114s) 및 상기 제 1 실제 컬러 필터들(114b)을 형성한 후에, 상기 반도체 기판(100)의 표면에 대한 이미지를 촬영하고 상기 제 1 샘플 더미 컬러 필터(114s)의 제 5 임계 치수(CD5)를 측정할 수 있다. 이때, 상기 더미 차광 패턴들(110a)의 간섭 없이 상기 제 5 임계 치수(CD5)를 정확하게 측정할 수 있다. 임계치수가 측정되는 위치에서 상기 제 1 샘플 더미 컬러 필터(114s)와 이에 최인접하는 더미 차광 패턴(110a) 간의 수평 거리는 상기 제 1 실제 컬러 필터들(114b) 중 하나와 이에 최인접하는 실제 차광 패턴(110b) 간의 수평 거리보다 클 수 있다.
도 12a 및 도 12b를 참조하면, 상기 후면막(108) 상에 제 2 더미 컬러 필터들(116a), 제 2 샘플 더미 컬러 필터들(116s) 및 제 2 실제 컬러 필터들(116b)을 형성할 수 있다. 상기 제 2 더미 컬러 필터들(116a), 상기 제 2 샘플 더미 컬러 필터(116s) 및 상기 제 2 실제 컬러 필터들(116b)은 상기 제 1 색과 다른 제 2 색의 염료나 안료가 포함된 포토레지스트 패턴으로 형성될 수 있다. 상기 제 2 더미 컬러 필터들(116a), 상기 제 2 샘플 더미 컬러 필터(116s) 및 상기 제 2 실제 컬러 필터들(116b)의 모서리들은 서로 접하도록 형성될 수 있다. 상기 제 2 컬러 필터들(116a, 116s, 116b)의 양 측벽들은 상기 제 1 컬러 필터들(114a, 114s, 114b)과 접할 수 있다. 상기 제 2 샘플 더미 컬러 필터(116s)는 상기 더미 차광 패턴들(110a)과 이격되도록 형성될 수 있다. 예를 들어, 상기 제 2 샘플 더미 컬러 필터(116s)는 상기 더미 차광 패턴들(110a)이 제거된 부분에 형성될 수 있다. 상기 제 2 더미 컬러 필터들(116a), 상기 제 2 샘플 더미 컬러 필터(116s) 및 상기 제 2 실제 컬러 필터들(116b)을 형성한 후에, 상기 반도체 기판(100)의 표면에 대한 이미지를 촬영하고 상기 제 2 샘플 더미 컬러 필터(116s)의 제 6 임계 치수(CD6)를 측정할 수 있다. 이때, 상기 더미 차광 패턴들(110a)의 간섭 없이 상기 제 6 임계 치수(CD6)를 정확하게 측정할 수 있다. 임계치수가 측정되는 위치에서 상기 제 2 샘플 더미 컬러 필터(116s)와 이에 최인접하는 더미 차광 패턴(110a) 간의 수평 거리는 상기 제 2 실제 컬러 필터들(116b) 중 하나와 이에 최인접하는 실제 차광 패턴(110b) 간의 수평 거리보다 클 수 있다.
도 13a 및 도 13b를 참조하면, 상기 후면막(108) 상에 제 3 더미 컬러 필터들(118a), 제 3 샘플 더미 컬러 필터들(118s) 및 제 3 실제 컬러 필터들(118b)을 형성할 수 있다. 상기 제 3 더미 컬러 필터들(118a), 상기 제 3 샘플 더미 컬러 필터들(118s) 및 상기 제 3 실제 컬러 필터들(118b)은 상기 제 1 색 및 상기 제 2 색과 다른 제 3 색의 염료나 안료가 포함된 포토레지스트 패턴으로 형성될 수 있다. 상기 제 3 더미 컬러 필터들(118a), 상기 제 3 샘플 더미 컬러 필터들(118s) 및 상기 제 3 실제 컬러 필터들(118b)은 서로 이격된 섬 형태로 형성될 수 있다. 상기 제 3 컬러 필터들(118a, 118s, 118b)의 네 측면들은 상기 제 2 컬러 필터들(116a, 116s, 116b)과 접할 수 있다. 상기 제 3 샘플 더미 컬러 필터(118s)는 상기 더미 차광 패턴들(110a)과 이격되도록 형성될 수 있다. 상기 제 3 더미 컬러 필터들(118a), 상기 제 3 샘플 더미 컬러 필터들(118s) 및 상기 제 3 실제 컬러 필터들(118b)을 형성한 후에, 상기 반도체 기판(100)의 표면에 대한 이미지를 촬영하고 상기 제 3 샘플 더미 컬러 필터(118s)의 제 7 임계 치수(CD7를 측정할 수 있다. 이때, 상기 더미 차광 패턴들(110a)의 간섭 없이 상기 제 7 임계 치수(CD7)를 정확하게 측정할 수 있다. 임계치수가 측정되는 위치에서 상기 제 3 샘플 더미 컬러 필터(118s)와 이에 최인접하는 더미 차광 패턴(110a) 간의 수평 거리는 상기 제 3 실제 컬러 필터들(118b) 중 하나와 이에 최인접하는 실제 차광 패턴(110b) 간의 수평 거리보다 클 수 있다.
도 14a 및 도 14b를 참조하면, 상기 컬러 필터들(114a, 114s, 114b, 116a, 116s, 116b, 118a, 118s, 118b) 상에 마이크로 렌즈들(120)을 형성할 수 있다. 상기 마이크로 렌즈들(120)은 투명한 포토레지스트 패턴들을 형성한 후에 리플로우 공정을 진행함으로써 형성될 수 있다.
이와 같은 방법으로 신뢰성이 향상된 이미지 센서를 제조할 수 있다.
도 14a 및 도 14b의 이미지 센서에 있어서, 더미 화소 영역(A1)에서 샘플 더미 컬러 필터들(114s, 116s, 118s)은 더미 차광 패턴들(110a)과 접하지 않을 수 있다. 그러나 상기 더미 화소 영역(A1)에서 임계 치수들이 측정되지 않는 더미 컬러 필터들(114a, 116a, 118a)은 상기 더미 차광 패턴들(110a)과 접할 수 있다. 또한 실제 화소 영역(B1)에서 실제 컬러 필터들(114b, 116b, 118b)은 실제 차광 패턴들(110b)과 접할 수 있다.
도 15a 내지 도 18a는 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 순차적으로 나타내는 평면도들이다. 도 15b 내지 도 18b는 각각 도 15a 내지 도 18a를 각각 F-F' 선과 G-G’ 선으로 자른 단면도들이다.
도 15a 및 도 15b를 참조하면, 반도체 기판(100)이 제공될 수 있다. 상기 반도체 기판(100)은 더미 화소 영역(A2)과 실제 화소 영역(B2)을 포함할 수 있다. 상기 반도체 기판(100)에 대한 설명은 도 9a 및 도 9b를 참조하여 설명한 바와 동일/유사할 수 있다. 상기 반도체 기판(100) 내부에 깊은 소자분리부(102)와 광전변환부(104)를 형성할 수 있다. 상기 반도체 기판(100)의 제 1 면(100a) 상에 복수개의 트랜지스터들(미도시)과 배선들(미도시) 그리고 층간절연막(106)을 형성할 수 있다. 상기 층간절연막(106) 상에 패시베이션막(107)을 형성할 수 있다. 상기 반도체 기판(100)의 제 2 면(100b) 상에 후면막(108)을 형성할 수 있다. 상기 후면막(108)은 고정전하막, 반사방지막 및/또는 평탄화막을 포함할 수 있다. 상기 후면막(108) 상에 더미 차광 패턴들(110a)과 실제 차광 패턴들(110b)을 형성할 수 있다. 상기 더미 차광 패턴들(110a)은 상기 더미 화소 영역(A2)에 배치될 수 있다. 상기 실제 차광 패턴들(110b)은 상기 실제 화소 영역(B2)에 배치될 수 있다. 상기 더미 차광 패턴들(110a)과 상기 실제 차광 패턴들(110b)은 서로 연결되어 평면적으로 그물망 형태를 구성할 수 있다. 마스크 패턴(미도시)을 이용하여 후속의 샘플 더미 컬러 필터들(114s, 116s, 118s)이 형성될 위치에 인접한 상기 더미 차광 패턴들(110a)을 일부 제거할 수 있다. 보다 구체적으로 본 실시예에서는 상기 샘플 더미 컬러 필터들(114s, 116s, 118s)의 임계 치수들이 측정되는 지점에 인접한 상기 더미 차광 패턴들(110a)을 일부 제거할 수 있다. 제거된 더미 차광 패턴들(110d)은 평면적으로 제 2 방향(Y)으로 길쭉한 바(bar) 형태들을 가질 수 있다. 제거된 더미 차광 패턴들(110d) 사이에는 제거되지 않은 더미 차광 패턴들(110a)이 배치될 수 있다.
또는 도 15a 및 도 15b의 단계에서 상기 더미 차광 패턴들(110a)을 형성할 때, 상기 샘플 더미 컬러 필터들(114s, 116s, 118s)의 임계 치수가 측정되는 지점에 인접한 곳에서는 처음부터 상기 더미 차광 패턴들(110a)이 형성되지 않을 수 있다.
도 16a 및 도 16b를 참조하면, 상기 후면막(108) 상에 제 1 더미 컬러 필터들(114a), 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd) 및 제 1 실제 컬러 필터들(114b)을 형성할 수 있다. 상기 제 1 더미 컬러 필터들(114a), 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd) 및 상기 제 1 실제 컬러 필터들(114b)은 제 1 색의 염료나 안료가 포함된 포토레지스트 패턴으로 형성될 수 있다. 상기 제 1 더미 컬러 필터들(114a), 상기 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd) 및 상기 제 1 실제 컬러 필터들(114b)은 서로 이격된 섬 형태로 형성될 수 있다. 본 실시예에서 상기 제 1 더미 컬러 필터들(114a), 상기 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd) 및 상기 제 1 실제 컬러 필터들(114b)은 각각 4개씩 인접하여 2X2 배열을 가지도록 형성될 수 있다. 상기 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd)은 제 1 a 샘플 더미 컬러 필터(114sa), 제 1 b 샘플 더미 컬러 필터(114sb), 제 1 c 샘플 더미 컬러 필터(114sc) 및 제 1 d 샘플 더미 컬러 필터(114sd)을 포함할 수 있다. 상기 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd)은 2X2 배열을 구성하는 하나의 세트를 구성할 수 있다.
상기 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd)의 제 8 임계 치수(CD8)을 측정할 수 있다. 이때 상기 제 8 임계 치수(CD8)는 각각의 상기 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd)의 폭을 측정하는 것이 아니라 상기 하나의 세트의 폭을 측정할 수 있다. 즉, 예를 들면, 제 1 b 샘플 더미 컬러 필터(114sb)와 제 1 c 샘플 더미 컬러 필터(114sc)은 서로 인접할 수 있다. 상기 제 1 b 샘플 더미 컬러 필터(114sb)는 상기 제 1 c 샘플 더미 컬러 필터(114sc)로부터 가장 이격된 측벽 상에 존재하는 제 5 지점(P5)을 가질 수 있다. 상기 제 1 c 샘플 더미 컬러 필터(114sc)는 상기 제 1 b 샘플 더미 컬러 필터(114sb)로부터 가장 이격된 측벽 상에 존재하는 제 6 지점(P6)을 가질 수 있다. 상기 제 5 지점(P5)과 상기 제 6 지점(P6)을 잇는 직선은 상기 제 2 방향(Y)과 직교하는 제 1 방향(X)에 평행할 수 있다. 상기 제 8 임계 치수(CD8)은 상기 제 5 지점(P5)과 제 6 지점(P6) 사이의 거리에 해당할 수 있다. 상기 제 5 지점(P5)에서 상기 제 1 b 샘플 더미 컬러 필터(114sb)는 상기 더미 차광 패턴(110a)과 중첩되거나 접하지 않고 이격될 수 있다. 상기 제 6 지점(P6)에서 상기 제 1 c 샘플 더미 컬러 필터(114sc)는 상기 더미 차광 패턴(110a)과 중첩되거나 접하지 않고 이격될 수 있다. 따라서, 상기 더미 차광 패턴들(110a)의 간섭 없이 상기 제 8 임계 치수(CD8)를 정확하게 측정할 수 있다. 상기 제 1 샘플 더미 컬러 필터들(114sa, 114sb, 114sc, 114sd)의 측벽들 중에 상기 제 8 임계 치수(CD8)가 측정되지 않는 지점들과 관계가 없는 측벽들은 상기 더미 차광 패턴들(110a)과 접할 수 있다. 예를 들면 상기 제 1 b 샘플 더미 컬러 필터(114sb)의 네 개의 측벽들 중에 상기 제 5 지점(P5)이 존재하지 않는 세 개의 측벽들은 상기 더미 차광 패턴들(110a)과 접할 수 있다.
도 17a 및 도 17b를 참조하면, 상기 후면막(108) 상에 제 2 더미 컬러 필터들(116a), 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd) 및 제 2 실제 컬러 필터들(116b)을 형성할 수 있다. 상기 제 2 더미 컬러 필터들(116a), 상기 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd) 및 상기 제 2 실제 컬러 필터들(116b)은 상기 제 1 색과 다른 제 2 색의 염료나 안료가 포함된 포토레지스트 패턴으로 형성될 수 있다. 본 실시예에서 상기 제 2 더미 컬러 필터들(116a), 상기 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd) 및 상기 제 2 실제 컬러 필터들(116b)은 각각 4개씩 인접하여 2X2 배열을 가지도록 형성될 수 있다. 상기 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd)은 제 2 a 샘플 더미 컬러 필터(116sa), 제 2 b 샘플 더미 컬러 필터(116sb), 제 2 c 샘플 더미 컬러 필터(116sc) 및 제 2 d 샘플 더미 컬러 필터(116sd)을 포함할 수 있다. 상기 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd)은 2X2 배열을 구성하는 하나의 세트를 구성할 수 있다.
상기 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd)의 제 9 임계 치수(CD9)을 측정할 수 있다. 이때 상기 제 9 임계 치수(CD9)는 각각의 상기 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd)의 폭을 측정하는 것이 아니라 상기 하나의 세트의 폭을 측정할 수 있다. 즉, 예를 들면, 제 2 b 샘플 더미 컬러 필터(116sb)와 제 2 c 샘플 더미 컬러 필터(116sc)은 서로 인접할 수 있다. 상기 제 2 b 샘플 더미 컬러 필터(116sb)는 상기 제 2 c 샘플 더미 컬러 필터(116sc)로부터 가장 이격된 측벽 상에 존재하는 제 7 지점(P7)을 가질 수 있다. 상기 제 2 c 샘플 더미 컬러 필터(116sc)는 상기 제 2 b 샘플 더미 컬러 필터(116sb)로부터 가장 이격된 측벽 상에 존재하는 제 8 지점(P8)을 가질 수 있다. 상기 제 7 지점(P7)과 상기 제 8 지점(P8)을 잇는 직선은 상기 제 2 방향(Y)과 직교하는 제 1 방향(X)에 평행할 수 있다. 상기 제 9 임계 치수(CD9)은 상기 제 7 지점(P7)과 상기 제 8 지점(P8) 사이의 거리에 해당할 수 있다. 상기 제 7 지점(P7)에서 상기 제 2 b 샘플 더미 컬러 필터(116sb)는 상기 더미 차광 패턴(110a)과 중첩되거나 접하지 않고 이격될 수 있다. 상기 제 8 지점(P8)에서 상기 제 2 c 샘플 더미 컬러 필터(116sc)는 상기 더미 차광 패턴(110a)과 중첩되거나 접하지 않고 이격될 수 있다. 따라서, 상기 더미 차광 패턴들(110a)의 간섭 없이 상기 제 9 임계 치수(CD9)를 정확하게 측정할 수 있다. 상기 제 2 샘플 더미 컬러 필터들(116sa, 116sb, 116sc, 116sd)의 측벽들 중에 상기 제 9 임계 치수(CD9)가 측정되지 않는 지점들과 관계가 없는 측벽들은 상기 더미 차광 패턴들(110a)과 접할 수 있다. 예를 들면 상기 제 2 b 샘플 더미 컬러 필터(116sb)의 네 개의 측벽들 중에 상기 제 7 지점(P7)이 존재하지 않는 세 개의 측벽들은 상기 더미 차광 패턴들(110a)과 접할 수 있다.
도 18a 및 도 18b를 참조하면, 상기 후면막(108) 상에 제 3 더미 컬러 필터들(118a), 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd) 및 제 3 실제 컬러 필터들(118b)을 형성할 수 있다. 상기 제 3 더미 컬러 필터들(118a), 상기 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd) 및 상기 제 3 실제 컬러 필터들(118b)은 상기 제 1 색 및 상기 제 2 색과 다른 제 3 색의 염료나 안료가 포함된 포토레지스트 패턴으로 형성될 수 있다. 본 실시예에서 상기 제 3 더미 컬러 필터들(118a), 상기 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd) 및 상기 제 3 실제 컬러 필터들(118b)은 각각 4개씩 인접하여 2X2 배열을 가지도록 형성될 수 있다. 상기 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd)은 제 3 a 샘플 더미 컬러 필터(118sa), 제 3 b 샘플 더미 컬러 필터(118sb), 제 3 c 샘플 더미 컬러 필터(118sc) 및 제 3 d 샘플 더미 컬러 필터(118sd)를 포함할 수 있다. 상기 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd)은 2X2 배열을 구성하는 하나의 세트를 구성할 수 있다.
상기 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd)의 제 10 임계 치수(CD10)를 측정할 수 있다. 이때 상기 제 10 임계 치수(CD10)는 각각의 상기 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd)의 폭을 측정하는 것이 아니라 상기 하나의 세트의 폭을 측정할 수 있다. 즉, 예를 들면, 제 3 b 샘플 더미 컬러 필터(118sb)와 제 3 c 샘플 더미 컬러 필터(118sc)는 서로 인접할 수 있다. 상기 제 3 b 샘플 더미 컬러 필터(118sb)는 상기 제 3 c 샘플 더미 컬러 필터(118sc)로부터 가장 이격된 측벽 상에 존재하는 제 9 지점(P9)을 가질 수 있다. 상기 제 3 c 샘플 더미 컬러 필터(118sc)는 상기 제 3 b 샘플 더미 컬러 필터(118sb)로부터 가장 이격된 측벽 상에 존재하는 제 10 지점(P10)을 가질 수 있다. 상기 제 9 지점(P9)과 상기 제 10 지점(P10)을 잇는 직선은 상기 제 2 방향(Y)과 직교하는 제 1 방향(X)에 평행할 수 있다. 상기 제 10 임계 치수(CD10)는 상기 제 9 지점(P9)과 상기 제 10 지점(P10) 사이의 거리에 해당할 수 있다. 상기 제 9 지점(P9)에서 상기 제 3 b 샘플 더미 컬러 필터(118sb)는 상기 더미 차광 패턴(110a)과 중첩되거나 접하지 않고 이격될 수 있다. 상기 제 10 지점(P10)에서 상기 제 3 c 샘플 더미 컬러 필터(118sc)는 상기 더미 차광 패턴(110a)과 중첩되거나 접하지 않고 이격될 수 있다. 따라서, 상기 더미 차광 패턴들(110a)의 간섭 없이 상기 제 10 임계 치수(CD10)를 정확하게 측정할 수 있다. 상기 제 3 샘플 더미 컬러 필터들(118sa, 118sb, 118sc, 118sd)의 측벽들 중에 상기 제 10 임계 치수(CD10)가 측정되지 않는 지점들과 관계가 없는 측벽들은 상기 더미 차광 패턴들(110a)과 접할 수 있다. 예를 들면 상기 제 3 b 샘플 더미 컬러 필터(118sb)의 네 개의 측벽들 중에 상기 제 9 지점(P9)이 존재하지 않는 세 개의 측벽들은 상기 더미 차광 패턴들(110a)과 접할 수 있다.
후속으로 도 14a 및 도 14b를 참조하여 설명한 바와 같이 마이크로 렌즈들(120)을 형성할 수 있다.
도 19는 본 발명의 실시예들에 따른 반도체 장치의 단면도이다.
도 19를 참조하면, 반도체 기판(1) 상에 제 1 패턴들(23a)을 형성할 수 있다. 상기 제 1 패턴들(23a) 중 일부를 제거할 수 있다. 구체적으로 후속에 임계치수가 측정될 제 2 샘플 패턴(25s)에 인접하는 제 1 패턴들(23a)을 제거할 수 있다. 또는 상기 제 1 패턴들(23a)을 형성할 때, 상기 제 2 샘플 패턴(25s)가 형성될 위치에 인접한 곳에서는 처음부터 상기 제 1 패턴들(23a)이 형성되지 않을 수 있다. 상기 반도체 기판 상에, 서로 동일한 형태와 동일한 수평 거리를 가지는 제 2 패턴들(25a)과 적어도 하나의 제 2 샘플 패턴(25s)을 형성할 수 있다. 하나의 제 2 패턴(25a)은 예를 들면 이웃하는 두 개의 상기 제 1 패턴들(23a) 사이에 형성될 수 있다. 즉, 상기 제 1 패턴들(23a) 사이의 공간들에 교번적으로 상기 제 2 패턴(25a)이 배치될 수 있다.
두 개의 제 2 패턴들(25a) 사이에는 두 개의 제 1 패턴들(23a)이 배치될 수 있다. 상기 제 2 샘플 패턴(25s)은 제거된 제 1 패턴들(23d)이 위치하던 곳들의 사이에 형성될 수 있다. 상기 제 2 샘플 패턴(25s)은 상기 제 1 패턴들(23a)과 접하지 않고 수직적으로 중첩되지 않으며 멀리 떨어질 수 있다. 상기 제 2 샘플 패턴(25s)의 제 11 임계 치수(CD11)를 측정할 수 있다. 임계치수가 측정되는 지점에서, 상기 임계 치수가 측정되는 방향으로, 상기 제 2 샘플 패턴(25s)에 가장 인접한 상기 제 1 패턴(23a)과 상기 제 2 샘플 패턴(25s) 간의 제 1 수평 거리(GD1)은 바람직하게는 100nm 이상일 수 있다. 상기 제 1 수평 거리(GD1)은 상기 제 2 패턴(25a)과 이에 가장 인접한 제 1 패턴(23a) 간의 제 2 수평 거리(GD2) 보다 클 수 있다. 본 실시예에서 상기 패턴들(23a, 25a, 25s)은 더미 영역이나 소자 영역에 한정되지 않을 수 있다.

Claims (10)

  1. 반도체 기판 상에 배치되는 제 1 패턴들; 및
    상기 반도체 기판 상에 배치되는 제 2 패턴들과 적어도 하나의 제 2 샘플 패턴을 포함하되,
    상기 제 2 패턴들과 상기 적어도 하나의 제 2 샘플 패턴은 서로 동일한 형태와 폭을 가지며, 상기 제 2 패턴들과 상기 적어도 하나의 제 2 샘플 패턴 간의 수평 거리는 일정하고,
    상기 제 2 샘플 패턴은 서로 대향되는 제 1 측벽과 제 2 측벽, 상기 제 1 측벽 상의 제 1 지점 및 상기 제 2 측벽 상의 제 2 지점을 포함하고,
    상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 패턴과 이에 최인접하는 제 1 패턴 간의 수평 거리는 상기 제 2 패턴들 중 하나와 이에 최인접하는 제 1 패턴 간의 수평 거리보다 큰 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 기판은 더미 영역과 소자 영역을 포함하며,
    상기 제 1 패턴들과 상기 제 2 패턴들은 상기 더미 영역과 상기 소자 영역에 모두 배치되고,
    상기 제 2 샘플 패턴은 상기 더미 영역에 배치되는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 패턴과 이에 이웃하는 상기 제 2 패턴 사이에는 상기 제 1 패턴이 배치되지 않는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 패턴과, 이에 가장 인접하는 제 1 패턴 또는 제 2 패턴 간의 수평 거리는 100nm 이상인 반도체 장치.
  5. 제 1 항에 있어서
    상기 제 2 샘플 패턴은 복수개로 제공되며 상기 제2 샘플 패턴들은 서로 인접하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 1 패턴들은 차광 패턴들이고,
    상기 제 2 패턴들과 상기 제 2 샘플 패턴은 컬러 필터인 반도체 장치.
  7. 소자 영역과 더미 영역을 포함하는 반도체 기판 상에 각각 배치되는 제 1 소자 패턴들과 제 1 더미 패턴들;
    상기 소자 영역의 상기 반도체 기판 상에 배치되는 제 2 소자 패턴들; 및
    상기 더미 영역의 상기 반도체 기판 상에 배치되는 제 2 더미 패턴들과 적어도 하나의 제 2 샘플 더미 패턴을 포함하되,
    상기 제 2 샘플 더미 패턴은 서로 대향되는 제 1 측벽과 제 2 측벽, 상기 제 1 측벽 상의 제 1 지점 및 제 2 측벽 상의 제 2 지점을 포함하고,
    상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 2 샘플 더미 패턴과 이에 최인접하는 제 1 더미 패턴 간의 수평 거리는 상기 제 2 소자 패턴들 중 하나와 이에 최인접하는 제 1 소자 패턴 간의 수평 거리보다 큰 반도체 장치.
  8. 제 7 항에 있어서,
    상기 제 2 샘플 더미 패턴은 복수개로 제공되며 상기 제2 샘플 더미 패턴들은 서로 인접하는 반도체 장치.
  9. 실제 화소 영역과 더미 화소 영역을 포함하는 반도체 기판 상에 각각 배치되는 실제 차광 패턴들과 더미 차광 패턴들;
    상기 실제 화소 영역의 상기 반도체 기판 상에 배치되는 제 1 실제 컬러 필터들; 및
    상기 더미 화소 영역의 상기 반도체 기판 상에 배치되는 제 1 더미 컬러 필터들과 적어도 하나의 제 1 샘플 더미 컬러 필터를 포함하되,
    상기 제 1 샘플 더미 컬러 필터는 서로 대향되는 제 1 측벽과 제 2 측벽, 상기 제 1 측벽 상의 제 1 지점 및 제 2 측벽 상의 제 2 지점을 포함하고,
    상기 제 1 지점과 상기 제 2 지점을 연결하는 선분과 평행한 방향으로, 상기 제 1 샘플 더미 컬러 필터와 이에 최인접하는 더미 차광 패턴 간의 수평 거리는 상기 제 1 실제 컬러 필터들 중 하나와 이에 최인접하는 실제 차광 패턴 간의 수평 거리보다 큰 이미지 센서.
  10. 제 9 항에 있어서,
    제 1 샘플 더미 컬러 필터는 상기 제 1 측벽과 상기 제 2 측벽의 일 단부들을 연결하는 제 3 측벽과 상기 제 1 측벽과 상기 제 2 측벽의 다른 단부들을 연결하는 제 4 측벽을 더 포함하고, 상기 제 3 측벽과 상기 제 4 측벽 중 적어도 하나는 상기 더미 차광 패턴들과 접하는 이미지 센서.
KR1020170074367A 2017-06-13 2017-06-13 반도체 장치 및 이미지 센서 KR102375887B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170074367A KR102375887B1 (ko) 2017-06-13 2017-06-13 반도체 장치 및 이미지 센서
US15/840,635 US10121808B1 (en) 2017-06-13 2017-12-13 Semiconductor devices and image sensors
CN201810600349.7A CN109087923B (zh) 2017-06-13 2018-06-12 半导体器件和图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170074367A KR102375887B1 (ko) 2017-06-13 2017-06-13 반도체 장치 및 이미지 센서

Publications (2)

Publication Number Publication Date
KR20180136033A KR20180136033A (ko) 2018-12-24
KR102375887B1 true KR102375887B1 (ko) 2022-03-18

Family

ID=63963937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170074367A KR102375887B1 (ko) 2017-06-13 2017-06-13 반도체 장치 및 이미지 센서

Country Status (3)

Country Link
US (1) US10121808B1 (ko)
KR (1) KR102375887B1 (ko)
CN (1) CN109087923B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523851B1 (ko) * 2018-07-31 2023-04-21 에스케이하이닉스 주식회사 더미 픽셀들을 포함하는 이미지 센싱 장치
KR20230037955A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 이미지 센서, 이를 포함하는 카메라 모듈, 이를 포함하는 전자 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040009412A1 (en) 2002-07-15 2004-01-15 Myung-Ah Kang Method of manufacturing chromeless phase shift mask

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087540A (ko) * 2000-03-07 2001-09-21 윤종용 반도체 장치의 제조방법
KR100438787B1 (ko) 2002-05-13 2004-07-05 삼성전자주식회사 박막 두께 측정 방법
TWI259935B (en) 2004-01-08 2006-08-11 Samsung Electronics Co Ltd Method of adjusting deviation of critical dimension of patterns
KR101115092B1 (ko) * 2004-07-29 2012-02-28 인텔렉츄얼 벤처스 투 엘엘씨 전하운송효율을 향상시키기 위한 이미지 센서 및 제조 방법
KR100628230B1 (ko) * 2004-12-30 2006-09-26 동부일렉트로닉스 주식회사 경사진 계면의 컬러필터를 갖는 이미지 센서 및 그 제조방법
KR20070006982A (ko) * 2005-07-09 2007-01-12 삼성전자주식회사 수광 효율이 향상된 독출 소자 공유 이미지 센서
KR100668742B1 (ko) 2005-11-25 2007-01-29 주식회사 하이닉스반도체 구형 리세스채널용 트랜치의 임계치수 측정방법
KR100853788B1 (ko) 2006-11-27 2008-08-25 동부일렉트로닉스 주식회사 이미지 센서에서의 층 두께 측정 방법 및 이를 위한 이미지센서의 두께 측정 패턴
KR20080051554A (ko) 2006-12-06 2008-06-11 삼성전자주식회사 반도체 장치의 임계 선폭 평가 방법
KR100945919B1 (ko) * 2007-02-21 2010-03-05 주식회사 하이닉스반도체 반도체 소자의 포토마스크 형성방법
KR101550067B1 (ko) * 2008-12-24 2015-09-03 인텔렉추얼디스커버리 주식회사 이미지 센서 및 이의 제조 방법
KR20100077988A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 이미지 센서 및 그의 제조 방법
JP2010210389A (ja) * 2009-03-10 2010-09-24 Omron Corp スポット位置測定方法および計測装置
KR101647779B1 (ko) * 2009-09-09 2016-08-11 삼성전자 주식회사 이미지 센서, 그 제조 방법, 및 상기 이미지 센서를 포함하는 장치
KR20110079326A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP2012008424A (ja) * 2010-06-28 2012-01-12 Olympus Corp 撮像システム
US8334083B2 (en) 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
US20150062391A1 (en) * 2012-03-30 2015-03-05 Nikon Corporation Image sensor, photographing method, and image-capturing device
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
KR20150085956A (ko) 2014-01-17 2015-07-27 삼성전자주식회사 반도체 소자의 계측 방법, 반도체 계측 시스템, 및 이들을 이용한 반도체 소자의 제조방법
KR20160008364A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 영상 촬영 장치
US9329471B1 (en) 2014-11-05 2016-05-03 Globalfoundries Inc. Achieving a critical dimension target based on resist characteristics
US9613813B2 (en) 2014-11-06 2017-04-04 Varian Semiconductor Equipment Associates, Inc. Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask
KR102270099B1 (ko) * 2014-12-08 2021-06-29 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP6566734B2 (ja) * 2015-06-11 2019-08-28 キヤノン株式会社 固体撮像素子
CN104932137B (zh) * 2015-07-03 2018-06-05 京东方科技集团股份有限公司 一种彩膜基板、阵列基板、显示面板及显示装置
KR102437162B1 (ko) * 2015-10-12 2022-08-29 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040009412A1 (en) 2002-07-15 2004-01-15 Myung-Ah Kang Method of manufacturing chromeless phase shift mask

Also Published As

Publication number Publication date
US10121808B1 (en) 2018-11-06
CN109087923B (zh) 2023-08-29
CN109087923A (zh) 2018-12-25
KR20180136033A (ko) 2018-12-24

Similar Documents

Publication Publication Date Title
DE102016119029B4 (de) Bildsensorvorrichtung und Verfahren zu ihrer Herstellung
US11158664B2 (en) Band-pass filter for stacked sensor
US10002899B2 (en) Microlens for a phase detection auto focus (PDAF) pixel of a composite grid structure
US9905605B2 (en) Phase detection autofocus techniques
CN109786409A (zh) 影像感测装置及其形成方法
CN106057832B (zh) 用于使光输入更为一致的堆叠栅格
US8669632B2 (en) Solid-state imaging device and method for manufacturing the same
US9054002B2 (en) Method for manufacturing photoelectric conversion device
TW201639137A (zh) 背面感光式影像感測器及其形成方法
CN109768056A (zh) 图像传感装置的形成方法
US20120300102A1 (en) Photoelectric conversion apparatus and method of manufacturing photoelectric conversion apparatus
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
KR102375887B1 (ko) 반도체 장치 및 이미지 센서
US9060144B2 (en) Image sensor and manufacturing method thereof
CN116034480A (zh) 成像装置和电子装置
CN108321143A (zh) 掩模及其制造方法、半导体装置
US9947708B2 (en) Semiconductor device and manufacturing method of the same
JP6222989B2 (ja) 電子装置の製造方法
JP2010287864A (ja) 半導体装置及び半導体装置の製造方法
KR20240037964A (ko) 광 검출 장치 및 그 제조 방법 그리고 전자 기기
KR20230037955A (ko) 이미지 센서, 이를 포함하는 카메라 모듈, 이를 포함하는 전자 장치 및 그 제조 방법
CN217903122U (zh) 图像传感器与光刻掩膜版
DE102018122345A1 (de) Halbleiter-bildsensor
US20230071106A1 (en) Image sensor, camera device including the image sensor, electronic device including the camera device, and method of manufacturing the image sensor
US20230215891A1 (en) Image sensor integrated chip and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant