CN113990890B - 基于复合介质栅pn结的全局快门光敏探测器及工作方法 - Google Patents
基于复合介质栅pn结的全局快门光敏探测器及工作方法 Download PDFInfo
- Publication number
- CN113990890B CN113990890B CN202111240585.0A CN202111240585A CN113990890B CN 113990890 B CN113990890 B CN 113990890B CN 202111240585 A CN202111240585 A CN 202111240585A CN 113990890 B CN113990890 B CN 113990890B
- Authority
- CN
- China
- Prior art keywords
- composite dielectric
- global shutter
- gate
- mos capacitor
- dielectric gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 13
- 238000002955 isolation Methods 0.000 claims abstract description 54
- 239000003990 capacitor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 230000005684 electric field Effects 0.000 claims description 33
- 230000009471 action Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 4
- 230000001276 controlling effect Effects 0.000 claims description 3
- 238000005286 illumination Methods 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种基于复合介质栅PN结的全局快门光敏探测器。其单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容在衬底上依次设有底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。本发明能在不额外占用探测器单元空间的情况下，实现探测器的全局曝光功能，并能避免现有浅槽隔离界面处暗电流噪声的影响。
Description
技术领域
本发明涉及成像探测器件，尤其是红外、可见光波段至紫外波段的成像探测器件的结构、工作机制，具体涉及一种基于复合介质栅PN结全局快门结构的光敏探测器及其工作方法。
背景技术
当前常见的CMOS-APS通常由一个感光二极管和三至六个晶体管组成，利用晶体管分工的方式实现更加复杂的功能。CMOS-APS采用X-Y寻址方式读取信号，因此其成像速度较CCD快，同时CMOS-APS与CMOS工艺兼容，易于与外围电路整合。但因其像元中包含多个晶体管，其像元的填充系数低，这使得CMOS-APS的满阱电荷量低，为保证高的成像质量，像元尺寸很难进一步缩小。
在已有专利CN201210442007.X中，提出了一种基于复合介质栅MOSFET的双晶体管光敏探测器，该探测器既提高了成像质量，又缩小了像元尺寸。但为了使得复合介质栅MOS电容与复合介质栅晶体管实现隔离，采用的是中间构造浅槽隔离区的方式，由于SiO2-Si界面存在较多缺陷，在光电子收集过程中会不可避免的引入较多的暗电流。若采用在其周围掺入一层P型隔离区，又会带来满阱电荷变小等问题。此外，该探测器缺少器件内部的全局快门结构，目前成像只能采用卷帘曝光的读取方式，导致动态物体的成像受到严重制约。
发明内容
针对以上现有探测器存在的技术问题，本发明提出一种通过PN结实现全局快门的光敏探测器，利用PN结隔离替代原有的浅槽隔离以减少暗电流等效应。本发明的另一个目的是提供该光敏探测器的工作方法，通过对PN结加电压的方式，控制曝光过程中光电子的收集通道的开启与关闭，从而实现全局曝光功能。
为达上述目的，本发明探测器采用的技术方案如下：
基于复合介质栅PN结的全局快门光敏探测器，该探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，所述第一浮栅与第二浮栅相连；所述复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，其中，N+型掺杂区作为PN结的全局快门电极，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。
进一步地，所述复合介质栅MOS电容的每一侧的N+型掺杂区的两侧均设有所述P或P+型掺杂隔离区，其中，靠近复合介质栅MOS电容一侧的掺杂隔离区用于光电子收集开启阶段全局快门结构与复合介质栅MOS电容的隔离，远离复合介质栅MOS电容一侧的掺杂隔离区用于全局快门结构与复合介质栅晶体管的隔离。
进一步地，所述P或P+型掺杂隔离区在衬底中的深度大于N+型掺杂区在衬底中的深度。
进一步地，靠近复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度小于远离复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度。
进一步地，所述探测器的背面设有深槽隔离区，深槽隔离区与用于隔离全局快门结构与复合介质栅晶体管的掺杂隔离区连通。
进一步地，所述复合介质栅MOS电容的衬底中设有N-型电场调控区，用于光电子收集关闭阶段电场调控电子流入全局快门结构中的N+型掺杂区。
进一步地，所述N-型电场调控区在衬底中的深度和靠近复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度相同。
进一步地，所述第一底层绝缘介质层与第二底层绝缘介质层相连，所述第一顶层绝缘介质层和第二顶层绝缘介质层相连，所述第一控制栅极和第二控制栅极相连。
本发明利用上述基于复合介质栅PN结的全局快门光敏探测器的工作方法，包括如下步骤：
(1)光电子的产生：在所述复合介质栅MOS电容的控制栅极上加正压，衬底上加负压，N-型电场调控区与部分体硅的电子在垂直方向电场作用下被耗尽，光照中产生光生电子空穴对；
(2)光电子收集的开启：产生的电子空穴对，在控制栅和衬底垂直方向电场的作用下，光电子被收集到复合介质栅MOS电容下方；
(3)光电子收集的关闭：在所述N+型全局快门电极上施加正压，PN结反偏导致N+型全局快门电极与N-型电场调控区中间的体硅被全耗尽，原先中间体硅处的势垒消失，产生横向电场。在横向电场的作用下，光电子运动到N-型电场调控区会沿N+型全局快门电极漏走而避免被复合介质栅MOS电容收集。
(4)光电子的读出：被收集的光电子改变复合介质栅MOS电容的表面势，进而改变MOS电容的浮栅电势，等效于改变复合介质栅晶体管部分的阈值电压；
(5)光电子的复位：在所述复合介质栅MOS电容的控制栅极加负偏压，衬底和复合介质栅晶体管的源极都接地，一定时间后，原先步骤(2)收集积累的光电子从N+型全局快门电极漏走或被衬底复合。
本发明用于关闭光电子收集以实现全局快门的机理如下：在N+型全局快门电极上施加正压，会使得其与下方P型衬底的PN结反偏，耗尽区延伸，越过P+型隔离区与N-型电场调控区相连，N-型电场调控区电势升高。此时光照产生的光电子在纵向电场作用下向复合介质栅MOS电容表面运动的过程中，经过N-型电场调控区时，会在横向电场的作用下向两边运动，最终从N+型全局快门电极漏走而避免被复合介质栅MOS电容收集，从而实现电子收集通道的关闭。
本发明通过PN结实现全局快门功能，其具体的特点和优越性有：
(1)可实现全局曝光功能：通过合理的加压方式可以为光敏探测器增加全局快门功能，相对于卷帘曝光有利于拓展光敏探测器在动态场景中的运用。
(2)噪声小：相对于浅槽隔离，PN结隔离可以有效避免界面处暗电流噪声的影响，提高成像质量。
(3)面积小：PN结全局快门结构不仅可以实现全局曝光，也可实现电隔离功能，不需要在水平空间上引入格外的隔离结构，节省了空间，充分保证了探测器相对于CMOS-APS的高填充系数优势。
附图说明
图1为本发明光敏探测器的三维结构图；
图2为图1中沿aa’方向的剖面图；
图3为采用背面深槽隔离的光敏探测器沿图1中aa’方向的剖面图；
图4为图1中沿bb’方向的剖面图；
图5为采用背面深槽隔离的光敏探测器沿图1中bb’方向的剖面图；
图6为图1中沿cc’方向的剖面图；
图7为采用背面深槽隔离的光敏探测器沿图1中cc’方向的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方案做进一步地详细描述。
本实施例提供一种基于复合介质栅PN结的全局快门光敏探测器的器件结构，探测器单元制作在同一P型衬底上，包括一个具有读取作用的复合介质栅晶体管2和一个具有感光作用的复合介质栅MOS电容3，两者中间在衬底中设有具有实现全局快门功能以及隔离作用的掺杂区4。
如图1所示，探测器单元的晶体管2和MOS电容3共用复合介质栅，自下而上包括底层绝缘介质层6、浮栅7、顶层介质层8和控制栅极9，介质层为沉积工艺形成，本实施例中，底层介质层6为氧化硅材质，顶层介质层8为氧化硅-氮化硅-氧化硅的三层结构，介质层厚度为十纳米左右，浮栅7厚度为数十纳米左右，栅极长度与宽度均为亚微米至数微米左右。对于复合介质栅晶体管2，如图4，在衬底表面有通过离子注入形成的N型源极5a和漏极5b，单独可视为一个普通浮栅晶体管。图1、图2和图6中，对于复合介质栅MOS电容，在衬底中距离衬底表面某一深度处，设有通过离子注入形成的轻掺杂N-电场调控区11作为曝光停止时的光电子向上运动阻挡层。曝光期间，衬底施加负电压形成耗尽区10作为光电子的收集区，耗尽区10由衬底表面延伸至衬底数微米深度，包含N-电场调控区11。进入耗尽区的光电子会在垂直电场的作用下最终被收集到衬底表面。耗尽区10的四周设有隔离区，其中沿图1中aa’方向起隔离作用的为掺杂区4，包括重掺杂的P或P+隔离区12与14以及中间在全局曝光停止时实现电子引流阻止电子收集的N+型掺杂区13，其中，隔离区12用于实现光电子收集开启阶段N+型掺杂区13与复合介质栅MOS电容3的隔离，隔离区14用于N+型掺杂区13与复合介质栅晶体管2的隔离，在深度上，隔离区14大于隔离区12略大于掺杂区3。另外沿图1中bb’方向起隔离作用的为重掺杂的P或P+隔离区12，用于实现bb’方向像素间的隔离。如果有多个像素单元排列时，掺杂区4与隔离区12可分别用于不同列、行像素单元的隔离。本发明引入N-电场调控区11旨在调节衬底的电场分布，用于光电子收集结束阶段，将其引入全局快门结构N+型掺杂区13，阻挡多余光电子被复合介质栅MOS电容收集，进而实现像素全局曝光功能。
图3、图5、图7为采用了背面深槽隔离15的全局快门光敏探测器的截面图。该结构与P或P+型掺杂隔离区12在水平空间上处于同一位置，其上端被掺杂隔离区12包裹，以减少其与硅衬底接触处杂质能级引入的暗电流影响。在工艺实现上，背面深槽隔离15制作于工艺流程开始阶段。通过将晶圆翻转，刻蚀形成凹槽，再进行氧化物沉积填充可形成此结构。
本实施例光敏探测器的工作方法，包括如下步骤：
(1)光电子的产生：如图2所示，在控制栅极9加正压，衬底1加负压。用于控制全局快门开关的N+型掺杂区13(全局快门电极)保持与衬底一样的负压，在电场的作用下，形成光电子产生区，即耗尽区10，耗尽区10被全部耗尽，为一空间电荷区，当光入射到该区域时，产生光生电子和光生空穴。
(2)光电子收集的开启：如图2所示，产生的光生电子空穴对后，由于控制栅9的电势比上述耗尽区10更高，在垂直方向上产生向下的电场。光电子在该电场的作用下被收集到底层绝缘层6的下方，空穴则被排斥到衬底1和N+型掺杂区13中。
(3)光电子收集的关闭：如图2所示，在N+型掺杂区13上施加正压，PN结反偏导致其与N-型电场调控区11中间的体硅被全耗尽，原先体硅处势垒消失，产生横向电场。在横向电场的作用下，光电子运动到N-型电场调控区11会沿N+型掺杂区13漏走而避免被复合介质栅MOS电容收集。
(4)光电子的读出：如图1所示，被收集的光电子改变绝缘层6与耗尽区10交界处的表面电势，进而改变浮栅7的电势，相当于改变了复合介质栅晶体管2的阈值电压。
(5)光电子的复位：如图2所示，在控制栅极9加负偏压，衬底1和复合介质栅晶体管2的源极5a都接地，一定时间后，原先步骤(2)积累的光电子从N+型掺杂区13漏走或被衬底1复合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之中。
Claims (9)
1.基于复合介质栅PN结的全局快门光敏探测器，该探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，所述第一浮栅与第二浮栅相连；其特征在于，所述复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，其中，N+型掺杂区作为PN结的全局快门电极，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。
2.根据权利要求1所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述复合介质栅MOS电容的每一侧的N+型掺杂区的两侧均设有所述P或P+型掺杂隔离区，其中，靠近复合介质栅MOS电容一侧的掺杂隔离区用于光电子收集开启阶段全局快门结构与复合介质栅MOS电容的隔离，远离复合介质栅MOS电容一侧的掺杂隔离区用于全局快门结构与复合介质栅晶体管的隔离。
3.根据权利要求2所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述P或P+型掺杂隔离区在衬底中的深度大于N+型掺杂区在衬底中的深度。
4.根据权利要求2所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，靠近复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度小于远离复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度。
5.根据权利要求2、3或4所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述探测器的背面设有深槽隔离区，深槽隔离区与用于隔离全局快门结构与复合介质栅晶体管的掺杂隔离区连通。
6.根据权利要求1所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述复合介质栅MOS电容的衬底中设有N-型电场调控区，用于光电子收集关闭阶段电场调控电子流入全局快门结构中的N+型掺杂区。
7.根据权利要求6所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述N-型电场调控区在衬底中的深度和靠近复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度相同。
8.根据权利要求1所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述第一底层绝缘介质层与第二底层绝缘介质层相连，所述第一顶层绝缘介质层和第二顶层绝缘介质层相连，所述第一控制栅极和第二控制栅极相连。
9.如权利要求1所述基于复合介质栅PN结的全局快门光敏探测器的工作方法，其特征在于，该方法包括如下步骤：
(1)光电子的产生：在所述复合介质栅MOS电容的控制栅极上加正压，衬底上加负压，N-型电场调控区与部分体硅的电子在垂直方向电场作用下被耗尽，光照中产生光生电子空穴对；
(2)光电子收集的开启：产生的电子空穴对，在控制栅和衬底垂直方向电场的作用下，光电子被收集到复合介质栅MOS电容下方；
(3)光电子收集的关闭：在所述N+型全局快门电极上施加正压，PN结反偏导致N+型全局快门电极与N-型电场调控区中间的体硅被全耗尽，原先中间体硅处的势垒消失，产生横向电场，在横向电场的作用下，光电子运动到N-型电场调控区会沿N+型全局快门电极漏走而避免被复合介质栅MOS电容收集；
(4)光电子的读出：被收集的光电子改变复合介质栅MOS电容的表面势，进而改变MOS电容的浮栅电势，等效于改变复合介质栅晶体管部分的阈值电压；
(5)光电子的复位：在所述复合介质栅MOS电容的控制栅极加负偏压，衬底和复合介质栅晶体管的源极都接地，一定时间后，原先步骤(2)收集积累的光电子从N+型全局快门电极漏走或被衬底复合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111240585.0A CN113990890B (zh) | 2021-10-25 | 2021-10-25 | 基于复合介质栅pn结的全局快门光敏探测器及工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111240585.0A CN113990890B (zh) | 2021-10-25 | 2021-10-25 | 基于复合介质栅pn结的全局快门光敏探测器及工作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113990890A CN113990890A (zh) | 2022-01-28 |
| CN113990890B true CN113990890B (zh) | 2024-04-09 |
Family
ID=79740940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111240585.0A Active CN113990890B (zh) | 2021-10-25 | 2021-10-25 | 基于复合介质栅pn结的全局快门光敏探测器及工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113990890B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015131527A1 (zh) * | 2014-03-04 | 2015-09-11 | 华为技术有限公司 | 一种半浮栅器件及其制备方法 |
| CN107180844A (zh) * | 2017-06-26 | 2017-09-19 | 南京大学 | 一种复合介质栅电容耦合变增益光敏探测器及其工作方法 |
| CN107658321A (zh) * | 2016-07-25 | 2018-02-02 | 南京大学 | 基于复合介质栅的双器件光敏探测单元、探测器及其方法 |
| CN109728006A (zh) * | 2017-10-30 | 2019-05-07 | 南京吉相传感成像技术研究院有限公司 | 基于复合介质栅mosfet的全局曝光光敏探测器 |
| CN111540758A (zh) * | 2020-05-09 | 2020-08-14 | 南京大学 | 基于复合介质栅横向耗尽的光敏探测器及其方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9729810B2 (en) * | 2015-03-23 | 2017-08-08 | Tower Semiconductor Ltd. | Image sensor pixel with memory node having buried channel and diode portions |
-
2021
- 2021-10-25 CN CN202111240585.0A patent/CN113990890B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015131527A1 (zh) * | 2014-03-04 | 2015-09-11 | 华为技术有限公司 | 一种半浮栅器件及其制备方法 |
| CN107658321A (zh) * | 2016-07-25 | 2018-02-02 | 南京大学 | 基于复合介质栅的双器件光敏探测单元、探测器及其方法 |
| CN107180844A (zh) * | 2017-06-26 | 2017-09-19 | 南京大学 | 一种复合介质栅电容耦合变增益光敏探测器及其工作方法 |
| CN109728006A (zh) * | 2017-10-30 | 2019-05-07 | 南京吉相传感成像技术研究院有限公司 | 基于复合介质栅mosfet的全局曝光光敏探测器 |
| CN111540758A (zh) * | 2020-05-09 | 2020-08-14 | 南京大学 | 基于复合介质栅横向耗尽的光敏探测器及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113990890A (zh) | 2022-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168902B1 (ko) | 고체 촬상장치 | |
| US9559134B2 (en) | Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors | |
| US7274394B2 (en) | Solid state image pickup device and manufacturing method therefor | |
| US10971533B2 (en) | Vertical transfer gate with charge transfer and charge storage capabilities | |
| CN101471360B (zh) | 图像传感器及其制造方法 | |
| TWI499050B (zh) | 影像感測器的單元畫素及其光電探測器 | |
| US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
| CN109728006B (zh) | 基于复合介质栅mosfet的全局曝光光敏探测器 | |
| US7354791B2 (en) | Solid-state imaging device, method for manufacturing the same, and method for driving the same | |
| JP2018510516A (ja) | イメージセンサ画素のゲートレスリセット | |
| KR100780545B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| CN100533751C (zh) | 具有改进的内部栅极结构的半导体辐射检测器及其检测方法 | |
| CN111540758A (zh) | 基于复合介质栅横向耗尽的光敏探测器及其方法 | |
| US6551910B2 (en) | Method of manufacturing solid-state image pickup device | |
| WO2014002365A1 (ja) | 固体撮像装置及びその製造方法 | |
| CN111584532B (zh) | 转移管的垂直栅及cmos传感器的形成方法 | |
| Roy et al. | Low noise global shutter image sensor working in the charge domain | |
| CN113990890B (zh) | 基于复合介质栅pn结的全局快门光敏探测器及工作方法 | |
| JP3695748B2 (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
| CN116435323A (zh) | Cmos图像传感器及其形成方法 | |
| CN110620125A (zh) | 降低cmos图像传感器中随机电报噪声的结构及形成方法 | |
| JP2002134731A (ja) | 光電変換素子および固体撮像素子 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| JP2008153428A (ja) | 固体撮像素子及びその製造方法 | |
| KR100813800B1 (ko) | 암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |