CN102487078A - 绝缘栅双极型功率管及其制造方法 - Google Patents
绝缘栅双极型功率管及其制造方法 Download PDFInfo
- Publication number
- CN102487078A CN102487078A CN2010105744325A CN201010574432A CN102487078A CN 102487078 A CN102487078 A CN 102487078A CN 2010105744325 A CN2010105744325 A CN 2010105744325A CN 201010574432 A CN201010574432 A CN 201010574432A CN 102487078 A CN102487078 A CN 102487078A
- Authority
- CN
- China
- Prior art keywords
- drift region
- collector
- epitaxial loayer
- emitter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 230000003139 buffering effect Effects 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 42
- 239000010410 layer Substances 0.000 description 14
- 239000000203 mixture Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种绝缘栅双极型功率管及其制造方法，该绝缘栅双极型功率管包括：基底，所述基底包括衬底和所述衬底上的外延层；位于所述外延层内的阱区；位于所述阱区和外延层交接处的栅氧化层和多晶硅栅；位于所述外延层内的集电极漂移区和位于所述阱区内的发射极漂移区；所述集电极漂移区上形成的集电极、所述发射极漂移区上形成的发射极和所述多晶硅栅上形成的栅极。本发明提供的绝缘栅双极型功率管及其制造方法，将传统结构中的位于半导体晶片背面的集电极，设置到与发射极和栅极半导体晶片同一面的衬底中，方便了与其它半导体器件的接线，进而有利于绝缘栅双极型功率管与其它半导体器件的集成。
Description
技术领域：
本发明涉及半导体制造领域，尤其涉及一种绝缘栅双极型功率管及其制造方法。
背景技术：
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型功率管)是由BGT(bipolar junction transistor，双型三极管)和MOSFET(金属氧化物半导体场效应管)组成的复合全控型电压驱动式电力电子器件，兼有MOSFET的高输入阻抗和GTR(Giant Transistor，电力晶体管)的低导通压降两方面的优点。GTR的饱和压降低，载流密度大，但驱动电流较大；MOSFET的驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小，且饱和压降低，非常适合应用于直流电压为1500V的高压变流系统，如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
如图1所示，为现有技术中常用的一种绝缘栅双极型功率管的结构示意图，该绝缘栅双极型功率管包括：衬底、衬底正面上生长的N型外延层、外延层内形成的P+阱区、P+阱区内形成的N+发射极漂移区、P+阱区和N+发射极漂移区交接处形成的发射极、连接P+阱区、N+发射极漂移区和N型外延层的栅极、衬底背面形成的外延层、衬底背面的外延层内注入形成的P+集电极漂移区、P+集电极漂移区上形成的集电极。
通过对现有的绝缘栅双极型功率管的研究，发明人发现，由于其发射极和栅极一般做在半导体晶片的正面，集电极一般做在半导体晶片的背面，而其它半导体器件，例如在超大规模集成电路中广泛使用的MOS晶体管，其源极、漏极和栅极一般做在都在半导体晶片的同一面，因此这种绝缘栅双极型功率管不利于与其它半导体器件集成。
发明内容
为解决上述技术问题，本发明的目的在于提供一种绝缘栅双极型功率管及其制造方法，以实现将绝缘栅双极型功率管的发射极、集电极和栅极设置在半导体晶片的同一面，方便绝缘栅双极型功率管与其它半导体器件的集成。
为实现上述目的，本发明提供了如下技术方案：
一种绝缘栅双极型功率管，包括：
基底，所述基底包括衬底和所述衬底上的外延层；
位于所述外延层内的阱区；
位于所述阱区和外延层交接处的栅氧化层和多晶硅栅；
位于所述外延层内的集电极漂移区和位于所述阱区内的发射极漂移区；
所述集电极漂移区上形成的集电极、所述发射极漂移区上形成的发射极和所述多晶硅栅上形成的栅极。
优选的，
所述集电极漂移区和发射极漂移区分别位于所述栅氧化层的两侧。
优选的，
所述外延层为N型掺杂，所述衬底为P型掺杂，所述阱区为P型掺杂，所述集电极漂移区为P型掺杂，所述发射极漂移区为N型掺杂。
优选的，所述的绝缘栅双极型功率管，还包括：
缓冲层，位于所述外延层内，且位于所述集电极漂移区外围。
优选的，所述缓冲区为N型掺杂。
优选的，所述发射极漂移区和所述栅氧化层存在部分交接。
本发明还提供了一种绝缘栅双极型功率管制造方法，包括：
提供基底，所述基底包括衬底和所述衬底上的外延层；
在所述外延层内形成阱区；
在所述阱区和外延层的交接处形成栅氧化层和多晶硅栅；
在所述外延层内形成集电极漂移区，在所述阱区内形成发射极漂移区；
在所述集电极漂移区、发射极漂移区和多晶硅栅上分别进行金属接触形成集电极、发射极和栅极。
优选的，
所述集电极漂移区和发射极漂移区分别形成于所述栅氧化层的两侧。
优选的，
在所述外延层内形成集电极漂移区之前，还包括：
在所述阱区内形成缓冲区；
在所述外延层内形成集电极漂移区，具体为：
在所述外延层的缓冲区内形成集电极漂移区。
优选的，
所述外延层为N型掺杂，所述衬底为P型掺杂，所述阱区为P型掺杂，所述集电极漂移区为P型掺杂，所述发射极漂移区为N型掺杂。
应用本发明实施例所提供的技术方案，所提供的绝缘栅双极型功率管及其制造方法，将传统结构中的位于半导体晶片背面的集电极，设置到与发射极和栅极半导体晶片同一面的衬底中，方便了与其它半导体器件的接线，进而有利于绝缘栅双极型功率管与其它半导体器件的集成。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的绝缘栅双极型功率管结构示意图；
图2为本发明实施例一提供的绝缘栅双极型功率管结构示意图；
图3为本发明实施例一提供的PT型绝缘栅双极型功率管结构示意图；
图4为本发明实施例二提供的绝缘栅双极型功率管制造方法流程图；
图5a-5e为本发明实施例二提供的绝缘栅双极型功率管制造流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，现技术中的绝缘栅双极型功率管，其发射极和栅极一般做在半导体晶片的正面，集电极一般做在半导体晶片的背面，因此这种绝缘栅双极型功率管不利于与其它半导体器件集成。
为此，本发明具体实施例提供了一种绝缘栅双极型功率管，包括：
基底，所述基底包括衬底和所述衬底上的外延层；位于所述外延层内的阱区；位于所述阱区和外延层交接处的栅氧化层和多晶硅栅；位于所述外延层内的集电极漂移区和位于所述阱区内的发射极漂移区；所述集电极漂移区上形成的集电极、所述发射极漂移区上形成的发射极和所述多晶硅栅上形成的栅极。
本实施例提供的绝缘栅双极型功率管的发射极、集电极和栅极设置在半导体晶片的同一面，方便绝缘栅双极型功率管与其它半导体器件的集成。
以上是本申请的核心思想，下面结合附图对所述绝缘栅双极型功率管的结构进行详细的说明。
实施例一：
本实施例提供了一种绝缘栅双极型功率管，如图2所示，为该绝缘栅双极型功率管的一种结构示意图，包括：
基底201，所述基底包括衬底201a和所述衬底上的外延层201b；
需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
本实施例中的外延层201b可为在衬底201a上一次性生长的N型外延层，外延层的厚度可按照器件的具体应用要求确定。外延层201b可以位于半导体晶片的正面，也可以位于背面。本实施例中的衬底201a可为硅衬底。
位于所述外延层内的阱区202；所述阱区202可以为P型掺杂，本实施例中形成阱区202采用的方法可以为，先采用光刻工艺在外延层201b表面上形成阱区202的光刻胶图案，之后以该光刻胶图案为掩膜采用注入硼离子的方式形成阱区202。
位于所述阱区202和外延层201b交接处的栅氧化层203和多晶硅栅204；具体的，采用热氧化工艺在基底201的外延层201b表面形成栅氧化层(图中未示出)，本实施例中的栅氧化层至少包括氧化硅，然后在所述栅氧化层上沉积多晶硅层(图中未示出)，通过光刻工艺形成栅极图形，并通过腐蚀工艺去除栅极图形外部的栅氧化层和多晶硅层，保留的多晶硅层即为多晶硅栅204。本发明其他实施例中，所述栅区还可以包括掺杂多晶硅、或者由多晶硅和多晶硅上的金属硅化物组成的叠层。如图2所示，栅氧化层203和多晶硅栅204覆盖的连接了所述阱区202和外延层201b一侧的交接处。
位于所述外延层内的集电极漂移区205和位于所述阱区202内的发射极漂移区206；具体的，可以通过光刻工艺分别形成集电极漂移区图形和位于所述阱区202内的发射极漂移区图形，通过在集电极漂移区图形区域的P+注入形成集电极漂移区，通过在发射极漂移区图形区域的N+注入形成发射极漂移区。其中，如图2所示，由于存在的扩散飘移的现象，所以所述阱区202内的发射极漂移区206可能会和所述栅氧化层203存在部分交接，即发射极漂移区206和阱区202一侧的交接处被所述栅氧化层203所覆盖连接。
所述集电极漂移区上形成的集电极207、所述发射极漂移区上形成的发射极208和所述多晶硅栅上形成的栅极209。其中，发射极208可以设置在发射极漂移区206和阱区202的另一侧的交接处。本实施例中所述集电极形成方式可以为，先在所述基底的上表面淀积一层隔离层，即层间介质层，之后通过光刻工艺在层间介质层一通孔的光刻胶图案，之后以该光刻胶图案(图中未示出)为掩膜，采用腐蚀工艺在层间介质层内形成通孔，之后通过通孔将金属与连接，即形成了集电极，所述发射极和栅极的行成方式与集电极相同，在此不再赘述。
如图2中所示，所述集电极漂移区205和发射极漂移区206分别位于所述栅氧化层203和多晶硅栅204的两侧。此外，所述集电极漂移区205和发射极漂移区206也可以位于所述栅氧化层203和多晶硅栅204的两侧，只要能确保所述集电极漂移区205和发射极漂移区206位于所述衬底201a同一侧面的外延层中即可。
综上所述，所述外延层201b可以为N型掺杂，所述衬底201a可以为P型掺杂，所述阱区202可以为P型掺杂，所述集电极漂移区205可以为P型掺杂，所述发射极漂移区206可以为N型掺杂。
此外，本实施例还提供了一种包含缓冲层的PT型绝缘栅双极型功率管，如图3所示，所述的绝缘栅双极型功率管还可以包括：
缓冲区210，位于所述外延层内201b中，所述集电极漂移区205被所述缓冲区210所包围。其中，所述缓冲区210可以为N型掺杂。
本实施例提供的绝缘栅双极型功率管，将传统结构中的位于半导体晶片背面的集电极设置到与发射极和栅极半导体晶片同一面的衬底中，方便了与其它半导体器件的接线，进而有利于绝缘栅双极型功率管与其它半导体器件的集成。
实施例二：
相应于实施例一提供的绝缘栅双极型功率管，本实施例还提供了一种绝缘栅双极型功率管制造方法，如图4所示的方法流程图，该方法具体包括以下步骤：
步骤S401，提供基底，所述基底包括衬底和所述衬底上的外延层；
本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
如图5所示，为本实施例提供的基底的结构示意图，本实施例中的外延层201b可为在衬底201a上一次性生长的N型外延层，外延层的厚度可按照器件的具体应用要求确定。外延层201b可以位于半导体晶片的正面，也可以位于背面。本实施例中的衬底201a可为硅衬底。
步骤S402，在所述外延层内形成阱区；
如图6所示，为形成阱区后的结构示意图，所述阱区202可以为P型掺杂，本实施例中形成阱区202采用的方法可以为，先采用光刻工艺在外延层201b表面上形成阱区202的光刻胶图案，之后以该光刻胶图案为掩膜采用注入硼离子的方式形成阱区202。
步骤S403，在所述阱区和外延层的交接处形成栅氧化层和多晶硅栅；
如图7所示，为形成栅氧化层203和多晶硅栅204后的结构示意图，本实施例中，采用热氧化工艺在基底201的外延层201b表面形成栅氧化层(图中未示出)，本实施例中的栅氧化层至少包括氧化硅，然后在所述栅氧化层上沉积多晶硅层(图中未示出)，通过光刻工艺形成栅极图形，并通过腐蚀工艺去除栅极图形外部的栅氧化层和多晶硅层，保留的多晶硅层即为多晶硅栅204。本发明其他实施例中，所述栅区还可以包括掺杂多晶硅、或者由多晶硅和多晶硅上的金属硅化物组成的叠层。如图7所示，栅氧化层203和多晶硅栅204覆盖的连接了所述阱区202和外延层201b一侧的交接处。
步骤S404，在所述外延层内形成集电极漂移区，在所述阱区内形成发射极漂移区；
如图8所示，为形成集电极漂移区205和发射极漂移区206后的结构示意图，具体的，可以通过光刻工艺分别形成集电极漂移区图形和位于所述阱区202内的发射极漂移区图形，通过在集电极漂移区图形区域的P+注入形成集电极漂移区205，通过在发射极漂移区图形区域的N+注入形成发射极漂移区206。其中，如图2所示，由于存在的扩散飘移的现象，所以所述阱区202内的发射极漂移区206可能会和所述栅氧化层203存在部分交接，即发射极漂移区206和阱区202一侧的交接处被所述栅氧化层203所覆盖连接。
步骤S405，在所述集电极漂移区、发射极漂移区和多晶硅栅上分别进行金属接触形成集电极、发射极和栅极。
如图9所示，为形成集电极207、发射极208和栅极209后得到的绝缘栅双极型功率管结构示意图，本实施例中发射极208可以设置在发射极漂移区206和阱区202的另一侧的交接处，可以通过在所述集电极漂移区205进行金属接触形成集电极，在所述发射极漂移区206进行金属接触形成发射极，在所述多晶硅栅204上进行金属接触形成栅极。具体的，所述集电极207形成方式可以为，先在所述基底的上表面淀积一层隔离层，即层间介质层，之后通过光刻工艺在层间介质层通孔的光刻胶图案，之后以该光刻胶图案(图中未示出)为掩膜，采用腐蚀工艺在层间介质层内形成通孔，之后通过通孔将金属与连接，即形成了集电极，所述发射极208和栅极209的形成方式与集电极207相同，在此不再赘述。
综上所述，所述外延层201b可以为N型掺杂，所述衬底201a可以为P型掺杂，所述阱区202可以为P型掺杂，所述集电极漂移区205可以为P型掺杂，所述发射极漂移区206可以为N型掺杂。
此外，本实施例还提供了一种制造包含缓冲层的PT型绝缘栅双极型功率管的方法，该方法与上述在外延层内形成集电极漂移区之前，还包括：
在所述阱区内形成缓冲区；所述在所述外延层内形成集电极漂移区，具体为：在所述外延层的缓冲区内形成集电极漂移区。其中，最终得到的包含缓冲层的PT型绝缘栅双极型功率管的结构可参见实施例一所提供的附图3所示，在此不再赘述。本实施例中形成缓冲区采用的方法可以为，先采用光刻工艺在外延层201b表面上形成缓冲区的光刻胶图案，之后以该光刻胶图案为掩膜采用注入N+离子的方式形成缓冲区。
本实施例提供的绝缘栅双极型功率管制造方法，将传统结构中的位于半导体晶片背面的集电极设置到与发射极和栅极半导体晶片同一面的衬底中，方便了与其它半导体器件的接线，进而有利于绝缘栅双极型功率管与其它半导体器件的集成。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种绝缘栅双极型功率管，其特征在于，包括：
基底，所述基底包括衬底和所述衬底上的外延层；
位于所述外延层内的阱区；
位于所述阱区和外延层交接处的栅氧化层和多晶硅栅；
位于所述外延层内的集电极漂移区和位于所述阱区内的发射极漂移区；
所述集电极漂移区上形成的集电极、所述发射极漂移区上形成的发射极和所述多晶硅栅上形成的栅极。
2.根据权利要求1所述的绝缘栅双极型功率管，其特征在于：
所述集电极漂移区和发射极漂移区分别位于所述栅氧化层的两侧。
3.根据权利要求1所述的绝缘栅双极型功率管，其特征在于：
所述外延层为N型掺杂，所述衬底为P型掺杂，所述阱区为P型掺杂，所述集电极漂移区为P型掺杂，所述发射极漂移区为N型掺杂。
4.根据权利要求1所述的绝缘栅双极型功率管，其特征在于，还包括：
缓冲层，位于所述外延层内，且位于所述集电极漂移区外围。
5.根据权利要求4所述的绝缘栅双极型功率管，其特征在于：
所述缓冲区为N型掺杂。
6.根据权利要求1所述的绝缘栅双极型功率管，其特征在于：
所述发射极漂移区和所述栅氧化层存在部分交接。
7.一种绝缘栅双极型功率管制造方法，其特征在于，包括：
提供基底，所述基底包括衬底和所述衬底上的外延层；
在所述外延层内形成阱区；
在所述阱区和外延层的交接处形成栅氧化层和多晶硅栅；
在所述外延层内形成集电极漂移区，在所述阱区内形成发射极漂移区；
在所述集电极漂移区、发射极漂移区和多晶硅栅上分别进行金属接触形成集电极、发射极和栅极。
8.根据权利要求7所述的方法，其特征在于：
所述集电极漂移区和发射极漂移区分别形成于所述栅氧化层的两侧。
9.根据权利要求7所述的方法，其特征在于，在所述外延层内形成集电极漂移区之前，还包括：
在所述阱区内形成缓冲区；
在所述外延层内形成集电极漂移区，具体为：
在所述外延层的缓冲区内形成集电极漂移区。
10.根据权利要求7所述的方法，其特征在于：
所述外延层为N型掺杂，所述衬底为P型掺杂，所述阱区为P型掺杂，所述集电极漂移区为P型掺杂，所述发射极漂移区为N型掺杂。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105744325A CN102487078A (zh) | 2010-12-06 | 2010-12-06 | 绝缘栅双极型功率管及其制造方法 |
| PCT/CN2011/083300 WO2012075905A1 (en) | 2010-12-06 | 2011-12-01 | Insulated gate bipolar transistor (igbt) and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105744325A CN102487078A (zh) | 2010-12-06 | 2010-12-06 | 绝缘栅双极型功率管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102487078A true CN102487078A (zh) | 2012-06-06 |
Family
ID=46152549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105744325A Pending CN102487078A (zh) | 2010-12-06 | 2010-12-06 | 绝缘栅双极型功率管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102487078A (zh) |
| WO (1) | WO2012075905A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325821A (zh) * | 2013-06-19 | 2013-09-25 | 南宁市柳川华邦电子有限公司 | 一种绝缘栅双极型双向可选功率管 |
| WO2015010618A1 (zh) * | 2013-07-23 | 2015-01-29 | 无锡华润上华半导体有限公司 | 注入增强型绝缘栅双极型晶体管的制造方法 |
| CN104576365A (zh) * | 2013-10-25 | 2015-04-29 | 无锡华润上华半导体有限公司 | cluster-IGBT的制备方法 |
| WO2019128587A1 (zh) * | 2017-12-29 | 2019-07-04 | 苏州东微半导体有限公司 | 半导体功率器件 |
| CN109994468A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 半导体超结功率器件 |
| CN109994549A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 半导体功率器件 |
| CN109994538A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 一种半导体超结功率器件 |
| CN109994470A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 一种半导体功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335655A (ja) * | 1997-06-03 | 1998-12-18 | Nissan Motor Co Ltd | 横型絶縁ゲート型バイポーラトランジスタ |
| CN1741282A (zh) * | 2004-08-27 | 2006-03-01 | 三菱电机株式会社 | 半导体器件 |
| US20090194785A1 (en) * | 2008-01-11 | 2009-08-06 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101510558A (zh) * | 2008-02-15 | 2009-08-19 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150651A (ja) * | 2003-11-20 | 2005-06-09 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
| KR100880231B1 (ko) * | 2007-06-20 | 2009-01-28 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
-
2010
- 2010-12-06 CN CN2010105744325A patent/CN102487078A/zh active Pending
-
2011
- 2011-12-01 WO PCT/CN2011/083300 patent/WO2012075905A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335655A (ja) * | 1997-06-03 | 1998-12-18 | Nissan Motor Co Ltd | 横型絶縁ゲート型バイポーラトランジスタ |
| CN1741282A (zh) * | 2004-08-27 | 2006-03-01 | 三菱电机株式会社 | 半导体器件 |
| US20090194785A1 (en) * | 2008-01-11 | 2009-08-06 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101510558A (zh) * | 2008-02-15 | 2009-08-19 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325821A (zh) * | 2013-06-19 | 2013-09-25 | 南宁市柳川华邦电子有限公司 | 一种绝缘栅双极型双向可选功率管 |
| WO2015010618A1 (zh) * | 2013-07-23 | 2015-01-29 | 无锡华润上华半导体有限公司 | 注入增强型绝缘栅双极型晶体管的制造方法 |
| CN104347397A (zh) * | 2013-07-23 | 2015-02-11 | 无锡华润上华半导体有限公司 | 注入增强型绝缘栅双极型晶体管的制造方法 |
| US9583587B2 (en) | 2013-07-23 | 2017-02-28 | Csmc Technologies Fabi Co., Ltd. | Method for manufacturing injection-enhanced insulated-gate bipolar transistor |
| CN104576365A (zh) * | 2013-10-25 | 2015-04-29 | 无锡华润上华半导体有限公司 | cluster-IGBT的制备方法 |
| CN104576365B (zh) * | 2013-10-25 | 2017-11-21 | 无锡华润上华科技有限公司 | cluster‑IGBT的制备方法 |
| WO2019128587A1 (zh) * | 2017-12-29 | 2019-07-04 | 苏州东微半导体有限公司 | 半导体功率器件 |
| CN109994468A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 半导体超结功率器件 |
| CN109994549A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 半导体功率器件 |
| CN109994538A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 一种半导体超结功率器件 |
| CN109994470A (zh) * | 2017-12-29 | 2019-07-09 | 苏州东微半导体有限公司 | 一种半导体功率器件 |
| US11189698B2 (en) | 2017-12-29 | 2021-11-30 | Suzhou Oriental Semiconductor Co., Ltd | Semiconductor power device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012075905A1 (en) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102487078A (zh) | 绝缘栅双极型功率管及其制造方法 | |
| CN100349301C (zh) | 功率半导体器件 | |
| CN103489905B (zh) | 窄的有源单元ie型沟槽栅极igbt及其制造方法 | |
| CN105322002B (zh) | 反向传导igbt | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN106252396A (zh) | 半导体器件及其制造方法 | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN102714224A (zh) | 具有选择性掺杂的jfet区的功率半导体器件及形成这样的器件的相关方法 | |
| CN102593168A (zh) | 半导体器件和逆导igbt | |
| TW200832700A (en) | Semiconductor device | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN104465767B (zh) | 半导体器件、集成电路及半导体器件的制造方法 | |
| CN102842610A (zh) | Igbt芯片及其制作方法 | |
| CN104599971B (zh) | 用于制造竖直半导体器件的方法和竖直半导体器件 | |
| CN107026207A (zh) | 包括横向晶体管的半导体器件 | |
| CN101393928A (zh) | 一种阳极短路的隧道泵igbt | |
| CN106067480A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| JP2022167848A (ja) | 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN102646701A (zh) | 一种jfet器件及其形成方法 | |
| KR20080025368A (ko) | 반도체 장치 및 제조 방법 | |
| JP2003303965A (ja) | 半導体素子及びその製造方法 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| US8399915B2 (en) | Semiconductor device | |
| JPH08330601A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120606 |